JP4774665B2

JP4774665B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4774665B2
Application number: JP2003028613A
Authority: JP
Inventors: 洋介村上
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-02-05
Filing date: 2003-02-05
Publication date: 2011-09-14
Anticipated expiration: 2023-02-05
Also published as: JP2004241572A

Description

【０００１】
【発明の属する技術分野】
本発明は、炭素管状体及びその両端の電極からなる単位構造を高密度に多数配列したカーボンナノチューブアレイに適用して好適な半導体装置及びその製造方法に関する。詳しくは、一端部を除く他の部分を保護膜に覆われると共に、基板上に島状に設けられた触媒層の端部から一方向に向けて延在する炭素管状体を備え、この触媒層の端部を荷電粒子線の照射幅により規定することによって、一次元量子細線として動作可能な炭素管状体及びその両端の電極からなる単位構造を高密度に多数配列できるようにしたものである。
【０００２】
【従来の技術】
現在、従来方式の半導体プロセス技術による半導体デバイスの高密度化及び高集積化は限界に近づいている。特に、ゲート長が０．１μｍ未満の半導体デバイスを製造するための微細加工技術は、ＡｒＦレーザによる露光では光学的に限界であることから、Ｆ₂レーザ、電子線（ＥＢ）又はＸ線を用いた露光技術への移行期にあるが、ゲート長が０．１μｍ未満の半導体デバイスを生産するための技術として確立された露光技術はない。このため、半導体デバイスの小型化及び高速度化を、微細加工技術の向上に基づく半導体デバイスの高密度化及び高集積化により実現することは困難になりつつある。
【０００３】
カーボンナノチューブ（以下、ＣＮＴと記載）は、単層（単一壁）ＣＮＴにおける直径が数ｎｍであることから、自然の一次元電気伝導細線として動作し得る構造を有している。このため、ＣＮＴは、一次元量子細線による超高速動作が可能なナノメートル・サイズの電子デバイス、即ち、ナノデバイスを、露光技術による制限を受けずに実現できる材料として注目され、半導体特性を有するＣＮＴを用いてＦＥＴ（Field Effect Transistor）等の電子デバイスを試作し、このデバイス特性を評価する試みが盛んになされている（例えば、非特許文献１及び２参照）。
【０００４】
ＣＮＴは、Ｆｅ粒子のような微細な金属触媒を成長起点とし、Ｃ₂Ｈ₂等を原料ガスとしたＣＶＤ法により成長させ得ることが知られている（例えば、非特許文献１参照）。この触媒を成長起点とするＣＮＴの合成技術と従来方式の半導体プロセス技術とを組み合わせることによって、ＣＮＴを基板上の特定の位置に配してＣＮＴを用いた電子デバイスを実現する技術も開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−１１８２４８号公報（第７−９頁、第１６−１９図及び第２６図）
【非特許文献１】
Ali Javey et al. "Nano Letters", American Chemical Society, 2002, vol.2, No.9, p.929-932
【非特許文献２】
Nobuhide Yoneya et al. "Applied Physics Letters", American Institute of Physics, 16 September 2002, vol.81, No.12, p.2250-2252
【非特許文献３】
O.A.Nerushev et al. "Physica B", Elsevier Science B.V., 2002, No.323, p.51-59
【０００６】
【発明が解決しようとする課題】
ところで、従来方式のＣＮＴを用いた電子デバイスの製造方法によれば、以下のような問題がある。
（１）半導体特性を有するＣＮＴを、特定の位置で定められた方向に向けて正確に配置する効果的な実装技術がない。このため、ＣＮＴはナノメートル・サイズであるにも拘らず試作された素子の大きさは数μｍにも達している。
（２）半導体特性を有するＣＮＴのキャリア濃度を同一基板上で局所的に制御することが困難である。このため、ｐ型又はｎ型の半導体特性を有する多数のＣＮＴを基板上の特定の位置に形成することができない。従って、ｐ型ＦＥＴ及びｎ型ＦＥＴから構成される相補型の回路を工業的に生産することができない。
【０００７】
そこで、この発明は上述した課題を解決したものであって、ＣＮＴの位置、形状及び成長方向を制御すること及びＣＮＴとその両端の電極とからなる単位構造を高密度に多数配列できるようにした半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記問題を解決するために、本発明に係る半導体装置は、荷電粒子線の照射幅により規定される形状及び一端部を有し、基板上に設けられた島状の触媒層と、この触媒層の一端部が露出されて、他の部分を覆った保護膜と、この保護膜から露出された触媒層の一端部から一の方向に向けて設けられた炭素管状体と、この炭素管状体の両端に設けられた電極とを備えるものである。
【０００９】
本発明に係る半導体装置によれば、触媒層が、基板上に島状に設けられ、荷電粒子線の照射幅により規定された形状及び面積である一端部を除いて、他の部分を保護膜により覆われる。この触媒層の端部から一方向に向けて炭素管状体が設けられ、この炭素管状体の両端に電極が設けられる。
【００１０】
従って、触媒層の一端部の位置、形状及び面積が炭素管状体の向き及び径を規定するので、荷電粒子線の照射幅により規定された数ナノメートルの径を有する炭素管状体とその両端の電極からなるナノメートル・サイズの微小な単位構造を、基板上の特定の位置に高密度に多数配列できる。よって、一次元量子細線として超高速動作が可能な炭素管状体からなる論理回路を搭載した半導体装置を実現できる。
【００１１】
本発明に係る半導体装置の製造方法は、荷電粒子線の照射幅により規定される島状の触媒層を基板上に形成する工程と、この基板上に形成された触媒層を保護膜により覆う工程と、この触媒層を覆う保護膜を選択的に除去して、少なくとも荷電粒子線の照射幅を有する触媒層の端部を露出する工程と、露出された触媒層の端部から一の方向に向けて炭素管状体を形成する工程と、この炭素管状体の両端に電極を形成する工程とを含むものである。
【００１２】
本発明に係る半導体装置の製造方法によれば、保護膜から露出する触媒層の端部の位置及び形状を任意に変更できるので、この触媒層の端部を起点として形成される炭素管状体の位置、形状及び成長方向を正確に制御できる。
【００１３】
従って、荷電粒子線の照射幅により規定された数ナノメートルの径を有する炭素管状体とその両端の電極からなるナノメートル・サイズの単位構造を、基板上の特定の位置に高密度に多数配列することが容易となる。よって、一次元量子細線を備えて超高速動作が可能な半導体装置を工業的に製造することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る半導体装置及びその製造方法の実施形態の一例について説明する。
図１は、本発明の実施形態としての半導体装置１００の構成例を示す模式図である。
この実施形態では、一端部を除く他の部分を保護膜により覆われて基板上に島状に設けられた触媒層と、保護膜に覆われた触媒層の端部から一方向に向けて設けられた炭素管状体としてのカーボンナノチューブと、カーボンナノチューブの両端に設けられた電極とを備え、このカーボンナノチューブが設けられる触媒層の端部を荷電粒子線の照射幅により規定する。
【００１５】
これによって、数ナノメートルの径を有するカーボンナノチューブとその両端に設けられた電極からなるナノメートル・サイズの単位構造を基板上の特定の位置に高密度に多数配列できるようにしたものである。
【００１６】
図１に示す半導体装置１００は、カーボンナノチューブ１（以下、ＣＮＴ１と記載）を用いた半導体装置の一例であり、ｎ型の半導体特性を有するＣＮＴ１とその両端に夫々設けられた第１及び第２の電極２，３とからなる単位構造２０ｎが組み込まれたｎ型ＦＥＴ２０ｎと、ｐ型の半導体特性を有するＣＮＴ１とその両端に夫々接続する第１及び第２の電極２，３とからなる単位構造２０ｐが組み込まれたｐ型ＦＥＴ２０ｐとで構成される論理回路が高速動作する半導体装置である。
【００１７】
半導体装置１００では、図１に示すように、Ｓｉ基板６表面に形成されたＳｉＯｘ（酸化シリコン）膜５上に、２つの単位構造２０ｎ，２０ｐが配列したカーボンナノチューブアレイ５０が形成されており、単位構造２０ｎと単位構造２０ｐとの間及びＣＮＴ１上の空隙を埋め込むように、層間絶縁膜９が成膜されている。単位構造２０ｎ，２０ｐの夫々のＣＮＴ１は、保護膜７に覆われた触媒層４の端部から一方向に向けて設けられており、その両端には導電性物質からなる第１及び第２の電極２，３が設けられている。第１の電極２は、触媒層４の表面を覆う保護膜７表面に、導電性物質が更に積層されることにより形成されている。
【００１８】
Ｓｉ基板６は、入力電圧Ｖ_inを印加するためのバックゲート（Backgate）となる。単位構造２０ｎの第１の電極２は、ｎ型ＦＥＴ２０ｎのドレイン（Drain）電極であり、ドレイン電圧Ｖ_-を印加される。単位構造２０ｐの第２の電極３は、ｐ型ＦＥＴ２０ｐのドレイン電極であり、ドレイン電圧Ｖ₊を印加される。そして、共用コンタクト（図示せず）が、単位構造２０ｎの第２の電極３及び単位構造２０ｐの第１の電極２と接続して出力電圧Ｖ_outを出力する。これにより半導体装置１００は、電圧インバータ回路として動作する。
【００１９】
半導体装置１００は、相補型ＦＥＴによる最も簡単な論理回路の構成例であって、カーボンナノチューブアレイ５０を備えた半導体装置の一例である。より多数の単位構造２０を高密度に配列したカーボンナノチューブアレイ５０を実装することによって、より複雑な論理回路をカーボンナノチューブアレイ５０を用いて構成できる。
【００２０】
半導体装置１００に実装されるカーボンナノチューブアレイ５０は、図２（ａ）に示すように、ＣＮＴ１と、ＣＮＴ１の一方の端部に接続する第１の電極２と、ＣＮＴ１の他方の端部に接続する第２の電極３とからなる単位構造２０が、基板６上の任意の位置に高密度に多数配列されて構成される。また、構造２１のように、２つの単位構造２０に含まれる夫々のＣＮＴ１が交差した形状とすることもできる。このとき構造２１に含まれる２本のＣＮＴ１は、電気的絶縁状態にあるが、ＣＮＴ１の交差位置でアーキング（Arcing）を起こさせたり、この交差位置に電極等を設けることによって、電気的に接続した構造とすることもできる。
【００２１】
カーボンナノチューブアレイ５０が形成される基板６は、従来方式の半導体プロセス技術を利用することができるので、Ｓｉ，ＧａＡｓ又はＩｎＰ等の半導体基板であることが望ましいが、特に半導体基板に限定されるものではなく、石英基板、サファイア基板及びこれらの絶縁基板表面に半導体又は導電性薄膜等が堆積された基板並びにＳＯＩ（Silicon on Insulator）基板のような積層基板も用いることができる。なお、ポリイミド及びポリカーボネイトのような有機物からなる基板は、カーボンナノチューブアレイ５０の製造に使用する荷電粒子線により基板表面のＣ−Ｃ結合が切断され、カーボン（Ｃ）等による汚染が発生するので、そのまま用いることは好ましくない。
【００２２】
このような基板６表面には、図２（ｂ）に示すように、第１絶縁膜５が形成されても良い。この第１絶縁膜５は、例えば基板６が図１に示した半導体装置１００に用いたようなＳｉ基板である場合、熱酸化又はＣＶＤ（Chemical Vapor Deposition）等により成膜されたＳｉＯｘ及びＳｉＮ（窒化シリコン）膜等が採用される。第１絶縁膜５の厚さは、特に限定されるものではないが、従来の半導体プロセス技術で成膜可能な範囲、即ち、１０ｎｍ乃至１μｍ程度で、基板６に造り込まれる他の素子の製造プロセスと整合が取れる範囲であれば良い。
【００２３】
基板６上に第１絶縁膜５が形成された場合、カーボンナノチューブアレイ５０は第１絶縁膜５上に形成される。カーボンナノチューブアレイ５０では、触媒層４が第１絶縁膜５上の任意の位置に複数の島状に配列されており、夫々の触媒層４の表面を保護膜７がＣＮＴ１の成長起点となった部分を除いて覆っている。触媒層４の保護膜７で覆われていない部分にはＣＮＴ１の一方の端部が接続している。第１の電極２は、このＣＮＴ１の端部と接続すると共に保護膜７の表面を覆う導電性物質により構成される。第２の電極３は、ＣＮＴ１の第１の電極２が接続されていない端部に接続された導電性物質により構成される。
【００２４】
このようなカーボンナノチューブアレイ５０において、触媒層４は、ＣＮＴ１の成長起点となる物質であって、特に、Ｆｅ（鉄），Ｃｏ（コバルト）又はＮｉ（ニッケル）のような磁性体であることが望ましい。一方、保護膜７は、ＣＮＴ１の成長を防止する物質であれば、無機物、有機物、金属及びこれらの混合物質又は合成物質のいずれであっても特に制限されるものではないが、触媒層４の表面を均一に覆うことができる薄膜であることが望ましい。
【００２５】
第１及び第２の電極２，３は、Ａｌ（アルミニウム），Ｓｉ（シリコン），Ｔｉ（チタン），Ｃｏ（コバルト），Ｃｕ（銅），Ｍｏ（モリブデン），Ｗ（タングステン），Ｐｔ（白金）及びＡｕ（金）のように、従来方式の半導体装置において電極材料として用いられる金属元素群から選択される１つ以上の元素を含む導電性物質により構成され、ＣＮＴ１の両端部に夫々形成される。
【００２６】
ＣＮＴ１は、単位構造２０が基板６上に高密度に配列されてナノメートル・サイズの電子デバイス、即ち、ナノデバイスとして機能するように、長さが５０ｎｍ以下であることが望ましい。
【００２７】
ＣＮＴ１には、Ｌｉ（リチウム），Ｎａ（ナトリウム），Ｋ（カリウム），Ｒｂ（ルビジウム）及びＣｓ（セシウム）からなるアルカリ金属元素群又はＳｃ（スカンジウム），Ｙ（イットリウム），ランタノイド元素及びアクチノイド元素からなる希土類元素群に含まれる元素が、電子供与体としてドープされてもよい。このような電子供与体は、ＣＮＴ１に内包された状態であっても良い。このときＣＮＴ１はｎ型半導体の特性を有するので、このようなＣＮＴ１を用いた単位構造２０を基板６上の特定の位置に形成することによって、ＣＮＴ１によるｎ型ＦＥＴが基板６上の所定の位置に配される。
【００２８】
ＣＮＴ１は、電子受容体を内包することもできる。電子受容体としては、６０個以上の炭素原子が球殻状又は筒状の網構造を構成するフラーレン（Fullerene）が適当である。ＣＮＴ１に内包されるフラーレンは、更に、１個以上の金属原子を内包することができる。内包された金属原子は、フラーレン内部でイオン化されて金属イオンになっていても良い。この金属原子及び／又は金属イオンは、フラーレン内部に金属のハロゲン化合物として取り込まれた後に金属原子及び／又は金属イオンに還元されることによりフラーレンに内包される。このため、フラーレンに内包される金属原子及び／又は金属イオンは、そのハロゲン化合物が安定な状態を維持できる希土類元素群又は遷移金属元素群から選択され得る。また、ＣＮＴ１に内包されるフラーレンは、希土類元素群又は遷移金属元素群から選択される１つ以上の元素を含む磁性体を内包することもできる。
【００２９】
例えば、ＣＮＴ１に磁性体内包フラーレン等を内包させることによりＣＮＴ１の磁性の有無のような磁気特性を制御すると、ＴＭＲ（Tunneling Magneto Resistance）現象を利用したＭＲＡＭ（Magnetic Random Access Memory）のような次世代のデバイスを、カーボンナノチューブアレイ５０を実装した高集積で小型の半導体装置１００として工業的に実現することも可能である。
【００３０】
なお、ＣＮＴ１は、単層（単一壁）ナノチューブ又は多層（多重壁）ナノチューブのいずれか一方に特に限定されるものではなく、単層ナノチューブ及び多層ナノチューブを、所望のデバイス特性及び集積度に応じて基板６上に配することができる。
【００３１】
カーボンナノチューブアレイ５０をＦＥＴのような電子デバイスとして動作させる場合、ＣＮＴ１には半導体特性を有するＣＮＴが採用されることは自明であるが、カーボンナノチューブアレイ５０は配線としても使用できる。この場合、ＣＮＴ１には導電性（金属性）のＣＮＴが採用される。特に、金属内包フラーレン等を内包させたＣＮＴ１は超伝導特性を有することが期待できるので、配線の微細化及び高密度化による配線遅延等の問題を解決し得る。
【００３２】
このように本実施形態に係る半導体装置１００によれば、ＣＮＴ１とその両端に接続する第１及び第２の電極２，３からなる単位構造２０を高密度に多数配列したカーボンナノチューブアレイ５０をＳｉ基板６上の特定の位置に配することができる。また、カーボンナノチューブアレイ５０のデバイス特性を、ＣＮＴ１に内包させる物質により制御できるので、基板６上の特定の位置に所望のデバイス特性を有するカーボンナノチューブアレイ５０を配置することができる。
【００３３】
従って、一次元量子細線として超高速動作が可能なカーボンナノチューブアレイ５０を実装したナノメートル・サイズの相補型ＦＥＴからなる複雑な論理回路を動作させ得る半導体装置１００を実現できる。
【００３４】
次に、本実施形態に係る半導体装置１００の製造方法について、図３乃至図８を参照しながら詳しく説明する。
[第１の製造方法]
この製造方法では、上述したようなＳｉ基板６表面のＳｉＯｘ膜５上にｐ型ＦＥＴ２０ｐとｎ型ＦＥＴ２０ｎとを夫々形成することによって、電圧インバータ回路として動作する半導体装置１００を製造することを前提条件とする。
【００３５】
これを前提条件として、先ず、図３（ａ）及び（ｂ）に示すように、Ｓｉ基板６表面にＳｉＯｘ膜５を形成し、このＳｉＯｘ膜５上の任意の位置に、荷電粒子線を用いた加工により複数の島状に触媒層４を配列する。なお、図３には、１つの触媒層４が孤立して堆積された様子を示したが、実際には、このような触媒層４が複数形成され、２つの島状の触媒が一対を構成するように整然と配列される。
【００３６】
この触媒層４の形成に用いる荷電粒子線は、例えば、収束イオンビーム（ＦＩＢ：Focused Ion Beam）装置により生成する。
ＦＩＢ装置は、一般に、液体金属イオンとして公知のＧａイオン（Ｇａ⁺）等をイオン源として用い、Ｇａ融液等をエミッタ先端に垂らし、これに３０ｋＶ程度の加速電圧をかけることによってイオンを引き出す。このようにして引き出されたＧａイオン等によるビームは、ＦＩＢ装置の鏡筒内で電界により加速されると共に静電レンズ系によりビーム径が絞り込まれて、収束イオンビーム（以下、ＦＩＢと記載）となる。
【００３７】
このようなＦＩＢ装置は、半導体デバイス製造における微細加工プロセス等に利用される。例えば、ＦＩＢを、Ｓｉ基板等の表面に形成された薄膜の所望の位置に照射することによって、この薄膜のＳＩＭ（Scanning Ion Microscopy）像観察及びマスクレスエッチング（Maskless Etching）が可能となる。また、所望する物質の前駆体が含まれた原料ガスを供給しながらＳｉ基板等の表面にＦＩＢを照射することによって、この基板表面の限定された位置に所望の物質を堆積させるマスクレスデポジション（Maskless Deposition）が可能となる。このように、ＦＩＢ装置によれば、マスクレスエッチング及びマスクレスデポジションが可能となるので、任意の物質をサブミクロンのスケールで微細加工することができる。
【００３８】
ＦＩＢ装置は、任意の物質の微細加工をマスクを使用することなく行うため、ＦＩＢ照射による加工位置を正確に特定するための手段が内部に組み込まれている。走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）がＦＩＢ装置に組み込まれている場合、ＳＥＭ像観察によりＦＩＢ照射位置を正確に特定することができる。ＳＥＭが組み込まれていない場合、イオンビームの照射により被加工物質に若干の損傷を与えるが、ＳＩＭ像観察によりＦＩＢ照射位置を特定する。現在、市販されているＦＩＢ装置では、分解能が約６ｎｍ程度のＳＩＭ像を観察することができるほどに装置性能が向上している。
【００３９】
このようなＧａをイオン源とするＦＩＢ装置内において、Ｎｉ（ＣＯ）₄，Ｆｅ（ＣＯ）₅又はＦｅ（ＯＨ）₅のようなＮｉ，Ｆｅ又はＣｏ等の金属元素が含まれた原料ガスを供給しながら、Ｓｉ基板６表面に形成されたＳｉＯｘ膜５表面にＦＩＢを照射し、Ｎｉ，Ｆｅ又はＣｏ等の磁性を有する金属からなる触媒層４を、複数の島状に配列されるように堆積する。
【００４０】
触媒層４の形成条件は、ビーム電流が１００乃至２００ｐＡ、加速電圧が３０ｋＶ程度の設定でＦＩＢを照射しながらＮｉ（ＣＯ）₄ガスを原料ガスとして供給する。このとき照射量が１ｎＡの垂直入射のＦＩＢによるＮｉの堆積速度は、０．５乃至１．０μｍ³／秒程度である。触媒層４の大きさ及び形状は、ＦＩＢのビーム径を１０ｎｍ以下に絞り込むことにより１０ｎｍφ程度の円形島状とすることもできるが、本実施形態においては、ＦＩＢを走査することによって、図３に示すように、短辺の長さが１００ｎｍ程度で、厚さが１０ｎｍ程度の矩形状とする。
【００４１】
触媒層４の形成においては、原料ガスを分解して触媒層４を合成するために必要なエネルギーを、触媒層４を形成する範囲内に限定して与えることができればよいので、ＦＩＢの代わりに電子ビーム（ＥＢ）を用いることも可能である。
【００４２】
次に、図４（ａ）及び（ｂ）に示すように、ＣＮＴ１の成長を防止する保護膜７を成膜する。この保護膜７としては、例えば、フェナントレン（Phenanthrene：Ｃ₁₄Ｈ₁₀）のような芳香族系炭化水素化合物を原料ガスとして供給しながらＦＩＢを触媒層４表面に向けて照射することによって、触媒層４の全表面をピンホール等の欠陥なく覆うアモルファスカーボン（Ｃ）の薄膜を触媒層４表面に高精度に形成することができる。
【００４３】
このようなアモルファスカーボン薄膜では、触媒層４の側表面での堆積速度が上表面と比較して遅い。よって、触媒層４の側表面にも充分な厚さの保護膜７を成膜するため、触媒層４の上表面で厚さが３０ｎｍ程度のアモルファスカーボン薄膜が堆積するような条件を選択する。このとき触媒層４の側表面では、厚さが５ｎｍ程度のアモルファスカーボン薄膜が堆積する。アモルファスカーボン薄膜の堆積条件が、ビーム電流が３００ｐＡ、加速電圧が３０ｋＶの場合、照射量が１ｎＡの垂直入射のＦＩＢによるカーボン（Ｃ）の堆積速度は、０．０２乃至０．０４μｍ³／秒程度である。
【００４４】
次に、図５（ａ）及び（ｂ）に示すように、保護膜７で覆われた触媒層４にＦＩＢによるマスクレスエッチングを施し、ＣＮＴ１の成長起点となる露出面に含まれる辺の長さが１０ｎｍ以下になるまで触媒層４を微細化する。ＦＩＢ装置によっては、ビームの安定性及びドリフトによる位置ずれ等を考慮する必要があるため、一度の加工で１０ｎｍ以下に微細化する方法によらず、ＦＩＢによるエッチング、触媒層４の形状確認、再エッチング及び形状の再確認を繰り返す方法を採用する。この方法により触媒層４の露出面に含まれる辺の長さを確実に１０ｎｍ以下の所望の長さに微細化できる。
【００４５】
このとき保護膜７は、ビームが広がったりずれたりしたような場合においても、加工位置以外ではＦＩＢによる照射損傷が触媒層４に入らないように触媒層４を保護する。また、保護膜７は、触媒層４の形状確認の際に用いられるＳＩＭ像観察により触媒層４が損傷することも防ぐ。
【００４６】
このようなＦＩＢによるマスクレスエッチングにおいては、ビーム電流が２０ｐＡ、加速電圧が３０ｋＶの場合、照射量が１ｎＡの垂直入射のＦＩＢにより０．５μｍ³／秒程度のエッチング速度が得られるので、エッチングと形状確認とを繰り返す方法を用いても充分に実用的である。ＦＩＢによるマスクレスエッチングの速度は、ＦＩＢの加速電圧及びビーム電流の変更により制御することができるが、実際には、ＦＩＢ装置の仕様によって、加速電圧が１０乃至４０ｋＶ、ビーム電流が１ｐＡ乃至３０ｎＡ程度の範囲において、ＦＩＢの照***度及びＦＩＢによる照射損傷等を鑑みて加速電圧及びビーム電流を設定することによりエッチング速度が決定される。
【００４７】
触媒層４は、ＦＩＢによるマスクレスエッチング後、図５（ｂ）に示すように、ＦＩＢにより削り込まれた方向の面が露出し、この加工方向の辺の長さが１０ｎｍ以下となっている。また、触媒層４は、保護膜７により上表面を保護されているので、触媒層４の厚さは１０ｎｍのままである。即ち、触媒層４のＣＮＴ１を成長させる方向の断面は、１辺の長さが略１０ｎｍの正方形状になっている。
【００４８】
ＣＮＴ１は、成長起点となる触媒層４の形状に依存した形状で合成されるので、触媒層４を１辺の長さが略１０ｎｍの正方形状の断面を有するように加工することによって、この断面と直交する方向に直径が１０ｎｍ未満の単層のＣＮＴ１を１本だけ成長させることが可能となる。
【００４９】
次に、保護膜７を、ＦＩＢでのマスクレスエッチングにより微細化された触媒層４の全表面を覆うように、再び成膜する。そして、ＦＩＢでのマスクレスエッチングによって、図６（ａ）乃至（ｃ）に示すように、触媒層４のＣＮＴ１を成長させる方向の表面に成膜された保護膜７を除去して触媒層４を露出させると共に、この保護膜７が除去された触媒層４の露出面から触媒層４を再びエッチングし、触媒層４の露出面の位置を微調整する。なお、図３に示した触媒層４の形成工程において、ＦＩＢのビーム径を１０ｎｍ以下に絞り込むことにより、直径が１０ｎｍ程度の円形島状のように触媒層４が微細に形成された場合、図４に示した保護膜７の形成及び図５に示した触媒層４の微細加工は必要ないので、最初の触媒層４の形成工程の後、この保護膜７の成膜及び触媒層４の露出面の形成を行う。
【００５０】
このようにして加工された触媒層４は、この表面が保護膜７により覆われているが、ＣＮＴ１の成長方向では保護膜７から露出している。保護膜７は、ＣＮＴ１の成長抑制物質であるアモルファスカーボンをＦＩＢを照射しながら堆積させたものであるから、ＣＮＴ１は、触媒層４の保護膜７により覆われた部分からは成長することができない。即ち、触媒層４の全表面を保護膜７で覆った後、ＣＮＴ１を成長させたい方向の保護膜７を除去して触媒層４の露出面を形成することによって、ＣＮＴ１の成長方向を高精度に制御することができる。
【００５１】
従って、触媒層４をＳｉ基板６上に形成する位置と触媒層４が保護膜７から露出する位置とを高精度に制御することによって、Ｓｉ基板６上の特定の位置にＣＮＴ１を特定の方向に向けて正確に配することが可能となる。このとき、触媒層４の露出面を形成する方向は特に限定されず、触媒層４の上表面を覆う保護膜７にＦＩＢを照射して直径が１０ｎｍ未満の開口部を設けることによって、触媒層４の露出面を触媒層４の上表面に取り、ここを成長起点としてＳｉ基板６表面と垂直方向にＣＮＴ１を成長させることもできる。また、触媒層４の上表面を覆う保護膜７の除去面積を大きくし、多数のＣＮＴ１をＳｉ基板６表面と垂直方向に成長させることもできる。
【００５２】
本実施形態では、保護膜７としてアモルファスカーボン薄膜を用いたが、保護膜７は、ＣＮＴ１の成長抑制物質であれば特にその材料を限定されず、無機物、有機物、金属及びこれらの化合物であっても良い。
【００５３】
次に、Ｃ₂Ｈ₂のような炭素含有物質を原料ガスとした熱ＣＶＤによりＣＮＴ１を合成する。ＣＮＴ１の合成は、内壁が石英で覆われたスチール製の気密チャンバーを用い、石英とスチール製のチャンバー壁との間に設置されたカーボンヒーターによりチャンバー内を７５０℃程度に加熱した状態で、ドライポンプによりチャンバー内を排気しながら、大気圧（１０１３２５Ｐａ）を維持できる流量のＣ₂Ｈ₂を約３０分間供給することにより行う。このときＣＮＴ１は、図７（ａ）に示すように、触媒層４の露出面を成長起点として、その先端部に触媒４ａが付着した状態で露出面と直交する方向に成長する。
【００５４】
触媒層４としてＮｉ，Ｆｅ及びＣｏのような磁性体を用いた場合、触媒層４の露出面と直交する方向に磁場を印加しながらＣＮＴ１を合成することによって、ＣＮＴ１の先端部に付着した触媒４ａをこの磁場方向に引き付けながらＣＮＴ１を成長させることができる。これによって、ＣＮＴ１の成長方向を磁場方向に規制することができるので、長さが３０ｎｍ以上のＣＮＴ１であっても、曲がることなく直線状に成長させることができる。
【００５５】
ＣＮＴ１の合成は、ＣＮＴ１が所望の長さに成長したときに終了するが、ＣＮＴ１の成長速度にはばらつきがあるため、長さが５０ｎｍ程度のＣＮＴ１を合成する条件であっても、１００ｎｍ程度の長さにまで成長するＣＮＴ１も存在する。このように所望の長さ以上に成長したＣＮＴ１は、ＣＶＤによる合成が終了した後、切断位置８にＦＩＢを照射することにより所望の長さに加工される。
【００５６】
次に、図７（ｂ）に示すように、ｎ型ＦＥＴ２０ｎを構成するＣＮＴ１の成長起点側及び終点側の夫々の端部に導電性物質からなる第１の電極２及び第２の電極３を形成する。ここで、ＣＮＴ１の切断位置８付近のＣ−Ｃ結合がＣＮＴ１切断時のＦＩＢ照射により損傷している可能性があるので、これを修復するためのアニール処理を電極形成前に行っても良い。アニール処理は、気密チャンバー内に電極形成前のＳｉ基板６を載置し、これをＣＮＴ１を構成するカーボンが酸化されないように、１×１０^-6Ｐａ以上の高真空を維持しながら４００℃程度まで昇温することにより行う。
【００５７】
第１及び第２の電極２，３の形成は、ＦＩＢ装置によるマスクレスデポジションにより行う。例えば、有機金属ガスのような金属元素を含む原料ガスをＦＩＢ装置内に供給しながらＣＮＴ１の成長起点側及び終点側の夫々の端部にＦＩＢを照射することによって、このＦＩＢが照射された部分に原料ガスに含まれた金属を堆積させる。
【００５８】
ＣＮＴ１の成長起点側では、第１の電極２となる導電性物質が保護膜７の表面を完全に覆うように形成される。これによって、第１の電極２は、触媒層４の露出面であった位置でＣＮＴ１の成長起点側の端部と電気的に接続する。第２の電極３は、ＣＮＴ１の終点側の端部、即ち、ＦＩＢによる切断位置８に形成されたＣＮＴ１の開口部と電気的に接続するように形成される。第２の電極３を構成する導電性物質は、ＣＮＴ１の開口部を充分に覆うことができ、かつ他の配線との接続に際しても抵抗値の上昇及び断線等の欠陥が発生しないように、厚さが１００ｎｍ程度になるように堆積する。これによってｎ型ＦＥＴ２０ｎを完成する。
【００５９】
ＦＩＢ装置による導電性物質のマスクレスデポジションに用いる原料ガスは、例えば、Ｗにより第１及び第２の電極２，３を形成する場合、Ｗ（ＣＯ）₆のようにＷを含み、ＦＩＢ照射により分解してＷを堆積させるガスを用いる。堆積条件としては、原料ガスとしてＷ（ＣＯ）₆をＦＩＢ装置内に供給しながら、ビーム電流が１００乃至２００ｐＡ、加速電圧が３０ｋＶ程度の設定で、第１又は第２の電極２，３を形成する位置にＦＩＢを照射する。このとき、照射量が１ｎＡの垂直入射のＦＩＢにより０．５乃至１．０μｍ³／秒程度のＷの堆積速度が得られる。
【００６０】
第１及び第２の電極２，３として用いるＷ等の導電性物質だけではなく触媒層４として用いるＮｉ等の磁性金属及び保護膜７として用いるアモルファスカーボン薄膜は、全てＦＩＢ又はＥＢのような荷電粒子線を用いたマスクレスデポジションにより堆積する。このような荷電粒子線による薄膜の堆積速度は、荷電粒子をビーム化するときの加速電圧及びビーム電流の変更により制御することができる。実際には、例えば、ＦＩＢ装置では、加速電圧が１０乃至４０ｋＶ、ビーム電流が１ｐＡ乃至３０ｎＡ程度の範囲において、ＦＩＢの照***度及びＦＩＢによる照射損傷等を鑑みて加速電圧及びビーム電流を設定することにより堆積速度が決定される。
【００６１】
次に、単位構造２０ｐを構成するＣＮＴ１に電子受容体を内包させる。上述した熱ＣＶＤにより合成されるＣＮＴ１は通常ｎ型の半導体特性を有する。よって、単位構造２０ｐを構成するＣＮＴ１に電子受容体を内包させることによって、単位構造２０ｐに含まれるＣＮＴ１の半導体特性をｐ型に変更する。
【００６２】
ＣＮＴ１に電子受容体としてフラーレンを内包させる場合、ＦＩＢの照射によりＣＮＴ１の切断位置８に開口部を形成した後、このＣＮＴ１が配置されたＳｉ基板６を内壁が石英で覆われた気密チャンバー内にフラーレンと共に載置し、１×１０^-6Ｐａ以上の高真空を維持しながら４００℃程度に加熱する。これによって、フラーレンはＣＮＴ１の開口部からＣＮＴ１内の空隙に浸入し、ＣＮＴ１に内包される。
【００６３】
次に、ｎ型ＦＥＴ２０ｎに含まれるＣＮＴ１の両端に第１及び第２の電極２，３を形成したときと同様にして、電子受容体を内包したＣＮＴ１の両端に第１及び第２の電極２，３を形成する。これによってｐ型ＦＥＴ２０ｐを完成する。
【００６４】
最後に、ｎ型ＦＥＴ２０ｎ及びｐ型ＦＥＴ２０ｐの夫々の第１及び第２の電極２，３の間を埋めて各電極間の電気的絶縁性を保つと共にＣＮＴ１を物理的及び化学的衝撃から保護するため、層間絶縁膜９を成膜する。層間絶縁膜９は、ＳｉＯｘのような従来の半導体デバイスにおいて層間絶縁膜として使用される電気的絶縁性を有する膜を、厚さが１００ｎｍ程度となるように公知のＣＶＤ又は塗布法等により成膜する。
【００６５】
このような絶縁性の膜が第１及び第２の電極２，３の上表面に成膜された場合、公知のドライエッチング法等を用いた全面エッチバック又はＣＭＰ（Chemical Mechanical Polish）のような平坦化方法により除去し、第１及び第２の電極２，３が電気的に接続可能となるようにする。このようにして半導体装置１００を完成する。
【００６６】
この第１の製造方法では、触媒層４の露出面の位置及び面積をＳｉ基板６上で任意に変更することができるので、この触媒層４の露出面を成長起点として合成されるＣＮＴ１の位置、形状及び成長方向を正確に制御できる。従って、ＣＮＴ１及びその両端の電極からなる単位構造２０をＳｉ基板６上の特定の位置に形成することができるので、複数の単位構造２０が配列されることにより電圧インバータ回路のような論理回路として超高速度で動作し得る半導体装置１００を、Ｓｉ基板６上に高密度に多数形成することができる。
【００６７】
また、第１及び第２の電極２，３を形成する前に、ＣＮＴ１の端部から電子供与体又は電子受容体等をＣＮＴ１に内包させることができるので、ＣＮＴ１の内包物によりＣＮＴ１の物理的及び化学的特性を制御できる。よって、ＣＮＴ１を組み込んだ半導体装置のデバイス特性を容易に制御できる。
【００６８】
[第２の製造方法]
ＣＮＴ１を３０ｎｍ以上の長さまで直線状に成長させる別の方法として、図８（ａ）及び（ｂ）に示すように、Ｓｉ基板６表面に形成されたＳｉＯｘ膜５に、ＣＮＴ１の成長方向に沿った溝１０を予め形成しておくこともできる。
この方法では、先ず、単位構造２０を配置する部分のＳｉＯｘ膜５をエッチングして溝１０を形成する。ＳｉＯｘ膜５のエッチングは、ＦＩＢによるマスクレスエッチングを用いることが望ましいが、従来のフォトリソグラフィ法とドライエッチング法とを組み合わせても良い。
【００６９】
次に、ＳｉＯｘ膜５に形成された溝１０の内部に、第１の製造方法と同様にして、保護膜７に覆われた触媒層４を形成する。そして、溝１０内の保護膜７を除去して触媒層４の露出面を形成する。この溝１０内に形成された触媒層４の露出面を成長起点としてＣＮＴ１を合成することによって、溝１０に沿って直線状に成長したＣＮＴ１を得ることができる。この後、第１の製造方法と同様にして、第１及び第２の電極２，３と層間絶縁膜９とを形成して半導体装置１００を完成する。
【００７０】
この第２の製造方法では、１００ｎｍ以上のＣＮＴ１を直線状で形成できるばかりではなく、溝１０の形状を変更することによって、鉤状又は曲線状等の任意の形状のＣＮＴ１を合成することができる。従って、ＣＮＴ１を配線として引き回すような場合に好都合である。
【００７１】
[第３の製造方法]
第１の電極２を形成する前にＣＮＴ１の成長起点側の触媒層４及び保護膜７を除去し、第１の電極２と第２の電極３とを同じ構造とすることもできる。
この場合、第１の製造方法と同様にしてＣＮＴ１の合成工程迄を終了し、第１及び第２の電極２，３を形成する前に、層間絶縁膜９を１００ｎｍ程度の厚さで成膜してＣＮＴ１を保護する。
【００７２】
次に、この層間絶縁膜９の表面にＦＩＢを照射することによって、ＣＮＴ１の両端部の層間絶縁膜９とＣＮＴ１の成長起点側の触媒層４及び保護膜７とをマスクレスエッチングにより除去する。そして、ＣＮＴ１の両端部で層間絶縁膜９に形成された開口部に、ＦＩＢ装置でのマスクレスデポジションにより、第１の製造方法と同様にして、Ｗのような導電性物質を堆積することによって、第１及び第２の電極２，３を形成する。このようにして半導体装置１００を完成する。
【００７３】
この第３の製造方法では、ＦＩＢ装置でのマスクレスエッチングによって、第１及び第２の電極２，３の形成位置にある層間絶縁膜９と共に、この下層のＳｉＯｘ膜５も除去してから第１及び第２の電極２，３を形成することができる。
【００７４】
従って、従来の半導体プロセスによりＳｉＯｘ膜５下層に配線層及びメモリ素子等を予め作り込み、これらと単位構造２０とを第１又は第２の電極２，３により電気的に接続することができる。よって、従来の半導体プロセスによるサブミクロン又はミクロンスケールの比較的大きな基本構造とナノスケールの単位構造２０とを合わせて組み込んだ半導体装置を自在に設計及び製造することができる。
【００７５】
このように、本発明に係る実施形態としての半導体装置の製造方法によれば、ＣＮＴ１を、Ｓｉ基板６上の特定の位置で定められた方向に向けて正確に配置することができるので、ＣＮＴ１と第１及び第２の電極２，３とからなる単位構造２０をＳｉ基板６上の特定の位置に高密度に多数形成することができる。従って、一次元量子細線として超高速動作が可能なカーボンナノチューブアレイ５０を実装した半導体装置を効率的に製造することができる。
【００７６】
ＣＮＴ１に電子供与体、電子受容体又は磁性体内包フラーレン等を内包させることによって、ＣＮＴ１の物理的及び化学的特性を任意に変更することができる。従って、Ｓｉ基板６上の特定の位置に配されたＣＮＴ１を含むカーボンナノチューブアレイ５０のデバイス特性を容易に制御することができるので、ｐ型ＦＥＴ及びｎ型ＦＥＴから構成される相補型回路のように実用的かつ複雑な論理回路を高集積した半導体装置１００を工業的に生産することが可能となる。
【００７７】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、荷電粒子線の照射幅により規定される形状及び一端部を有し、基板上に設けられた島状の触媒層と、この触媒層の一端部が露出されて、他の部分を覆った保護膜と、この保護膜から露出された触媒層の一端部から一の方向に向けて設けられた炭素管状体と、この炭素管状体の両端に設けられた電極とを備えるものである。
【００７８】
この構造によって、荷電粒子線の照射幅に依存した径の炭素管状体とその両端の電極からなるナノメートル・サイズの単位構造を基板上の特定の位置に高密度に多数配列できるので、一次元量子細線を備えて超高速動作が可能な半導体装置を実現できる。
【００７９】
本発明に係る半導体装置の製造方法によれば、基板上の島状の触媒層を覆う保護膜を選択的に除去して少なくとも荷電粒子線の照射幅を有する触媒層の端部を露出し、露出した触媒層の端部から一方向に向けて炭素管状体を形成し、この炭素管状体の両端に電極を形成するものである。
【００８０】
この構成によって、保護膜から露出する触媒層の端部の位置及び形状を任意に変更できるので、この触媒層の端部を起点として形成される炭素管状体の位置、形状及び成長方向を容易に制御できる。
【００８１】
従って、荷電粒子線の照射幅により規定された数ナノメートルの径を有する炭素管状体とその両端の電極からなるナノメートル・サイズの単位構造を、基板上の特定の位置に高密度に多数配列できるので、一次元量子細線を備えて超高速動作が可能な半導体装置を工業的に製造することができる。
【００８２】
この発明は、炭素管状体及びその両端の電極からなる単位構造を高密度に多数配列したカーボンナノチューブアレイに適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明の実施形態としての半導体装置１００の構成例を示す模式的断面図である。
【図２】本発明の実施形態としての半導体装置１００に実装されるカーボンナノチューブアレイ５０の構成例を示す図であって、図２（ａ）はカーボンナノチューブアレイ５０の模式的平面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ線での拡大断面図である。
【図３】本発明の実施形態としての半導体装置１００の製造方法を示す工程図（その１）であって、図３（ａ）は模式的平面図であり、図３（ｂ）は図３（ａ）のＢ−Ｂ線断面図である。
【図４】本発明の実施形態としての半導体装置１００の製造方法を示す工程図（その２）であって、図４（ａ）は模式的平面図であり、図４（ｂ）は図４（ａ）のＣ−Ｃ線断面図である。
【図５】本発明の実施形態としての半導体装置１００の製造方法を示す工程図（その３）であって、図５（ａ）は模式的平面図であり、図５（ｂ）は図５（ａ）のＤ−Ｄ線断面図である。
【図６】本発明の実施形態としての半導体装置１００の製造方法を示す工程図（その４）であって、図６（ａ）は模式的平面図であり、図６（ｂ）は図６（ａ）のＥ−Ｅ線断面図であり、図６（ｃ）は図６（ａ）のＦ−Ｆ線断面図である。
【図７】本発明の実施形態としての半導体装置１００の製造方法を示す工程図（その５）である。
【図８】本発明の実施形態としての半導体装置１００の別の製造方法を示す工程図であって、図８（ａ）は模式的平面図であり、図８（ｂ）は図８（ａ）のＧ−Ｇ線断面図である。
【符号の説明】
１・・・カーボンナノチューブ、２・・・第１の電極、３・・・第２の電極、４・・・触媒、６・・・基板、７・・・保護膜、５０・・・カーボンナノチューブアレイ、１００・・・半導体装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device suitable for application to a carbon nanotube array in which a large number of unit structures composed of a carbon tubular body and electrodes at both ends thereof are arranged at high density, and a method for manufacturing the same. Specifically, the catalyst layer is provided with a carbon tubular body that is covered with a protective film except for one end portion and extends in one direction from the end portion of the catalyst layer provided in an island shape on the substrate. By defining the end of the electrode by the irradiation width of the charged particle beam, a large number of unit structures composed of a carbon tubular body operable as a one-dimensional quantum wire and electrodes at both ends thereof can be arranged at high density.
[0002]
[Prior art]
At present, high density and high integration of semiconductor devices by conventional semiconductor process technology are approaching the limit. In particular, since the microfabrication technique for manufacturing a semiconductor device having a gate length of less than 0.1 μm is optically limited in exposure with an ArF laser, F ₂ Although there is a transition to an exposure technique using a laser, an electron beam (EB) or an X-ray, there is no exposure technique established as a technique for producing a semiconductor device having a gate length of less than 0.1 μm. For this reason, it is becoming difficult to reduce the size and increase the speed of semiconductor devices by increasing the density and integration of semiconductor devices based on improvements in microfabrication technology.
[0003]
The carbon nanotube (hereinafter referred to as CNT) has a structure that can operate as a natural one-dimensional electric conductive thin wire because the diameter of the single-walled (single wall) CNT is several nm. For this reason, CNT is attracting attention as a material capable of realizing nanometer-sized electronic devices capable of ultra-high-speed operation using one-dimensional quantum wires, that is, nanodevices without being restricted by exposure technology, and has semiconductor characteristics. There have been many attempts to prototype electronic devices such as FETs (Field Effect Transistors) using CNTs and evaluate the device characteristics (see, for example, Non-Patent Documents 1 and 2).
[0004]
CNT starts from a fine metal catalyst such as Fe particles, and C ₂ H ₂ It is known that it can be grown by a CVD method using, for example, a raw material gas (see Non-Patent Document 1, for example). Also disclosed is a technology for realizing an electronic device using CNTs by arranging CNTs at specific positions on a substrate by combining CNT synthesis technology with this catalyst as a growth starting point and conventional semiconductor process technology. (For example, refer to Patent Document 1).
[0005]
[Patent Document 1]
JP 2002-118248 A (pages 7-9, 16-19 and 26)
[Non-Patent Document 1]
Ali Javey et al. "Nano Letters", American Chemical Society, 2002, vol.2, No.9, p.929-932
[Non-Patent Document 2]
Nobuhide Yoneya et al. "Applied Physics Letters", American Institute of Physics, 16 September 2002, vol.81, No.12, p.2250-2252
[Non-Patent Document 3]
OANerushev et al. "Physica B", Elsevier Science BV, 2002, No.323, p.51-59
[0006]
[Problems to be solved by the invention]
By the way, according to the manufacturing method of the electronic device using conventional CNT, there are the following problems.
(1) There is no effective mounting technique for accurately arranging CNTs having semiconductor characteristics in a direction determined at a specific position. For this reason, although the CNT is nanometer size, the size of the prototyped device has reached several μm.
(2) It is difficult to locally control the carrier concentration of CNT having semiconductor characteristics on the same substrate. For this reason, many CNTs having p-type or n-type semiconductor characteristics cannot be formed at specific positions on the substrate. Therefore, a complementary circuit composed of a p-type FET and an n-type FET cannot be industrially produced.
[0007]
Therefore, the present invention solves the above-described problems, and controls the position, shape, and growth direction of CNTs, and allows a large number of unit structures composed of CNTs and electrodes at both ends thereof to be arranged at high density. An object of the present invention is to provide a semiconductor device and a manufacturing method thereof.
[0008]
[Means for Solving the Problems]
In order to solve the above problem, a semiconductor device according to the present invention includes: Having a shape and one end defined by the irradiation width of the charged particle beam, Island-shaped catalyst layer provided on the substrate and one end of this catalyst layer Is exposed, Protective film covering other parts and this protective film Exposed from Of the catalyst layer one A carbon tubular body provided in one direction from the end, and electrodes provided at both ends of the carbon tubular body are provided. Get Is.
[0009]
According to the semiconductor device of the present invention, the catalyst layer is provided in an island shape on the substrate, and the other part is a protective film except for one end portion having a shape and an area defined by the irradiation width of the charged particle beam. Covered by. A carbon tubular body is provided from one end of the catalyst layer in one direction, and electrodes are provided at both ends of the carbon tubular body.
[0010]
Therefore, since the position, shape and area of one end of the catalyst layer define the direction and diameter of the carbon tubular body, the carbon tubular body having a diameter of several nanometers defined by the irradiation width of the charged particle beam and the both ends of the carbon tubular body A large number of nanometer-sized minute unit structures made of electrodes can be arranged at high density at specific positions on the substrate. Therefore, it is possible to realize a semiconductor device equipped with a logic circuit made of a carbon tubular body capable of ultra-high speed operation as a one-dimensional quantum wire.
[0011]
A method of manufacturing a semiconductor device according to the present invention includes a step of forming an island-shaped catalyst layer defined by the irradiation width of a charged particle beam on a substrate, and a step of covering the catalyst layer formed on the substrate with a protective film And a step of selectively removing the protective film covering the catalyst layer to expose at least an end portion of the catalyst layer having a charged particle beam irradiation width, and in one direction from the exposed end portion of the catalyst layer. Forming a carbon tubular body toward the surface and forming electrodes on both ends of the carbon tubular body. Mumo It is.
[0012]
According to the method for manufacturing a semiconductor device according to the present invention, the position and shape of the end portion of the catalyst layer exposed from the protective film can be arbitrarily changed. Therefore, the carbon tubular body formed using the end portion of the catalyst layer as a starting point. The position, shape and growth direction can be accurately controlled.
[0013]
Therefore, a large number of nanometer-sized unit structures consisting of a carbon tubular body having a diameter of several nanometers defined by the irradiation width of the charged particle beam and electrodes at both ends thereof are arranged at high density at specific positions on the substrate. Easy to do. Therefore, it is possible to industrially manufacture a semiconductor device that includes a one-dimensional quantum wire and can operate at ultra high speed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an embodiment of a semiconductor device and a manufacturing method thereof according to the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing a configuration example of a semiconductor device 100 as an embodiment of the present invention.
In this embodiment, the catalyst layer is provided in an island shape on the substrate with the other part except the one end covered with the protective film, and provided in one direction from the end of the catalyst layer covered with the protective film. A carbon nanotube as a carbon tubular body is provided, and electrodes are provided at both ends of the carbon nanotube, and the end of the catalyst layer on which the carbon nanotube is provided is defined by the irradiation width of the charged particle beam.
[0015]
As a result, a large number of nanometer-sized unit structures consisting of carbon nanotubes having a diameter of several nanometers and electrodes provided at both ends thereof can be arranged at high density at specific positions on the substrate.
[0016]
A semiconductor device 100 shown in FIG. 1 is an example of a semiconductor device using carbon nanotubes 1 (hereinafter referred to as CNT1), and includes CNT1 having n-type semiconductor characteristics and first and second provided at both ends thereof. Unit structure comprising n-type FET 20n in which unit structure 20n composed of electrodes 2 and 3 is incorporated, CNT1 having p-type semiconductor characteristics, and first and second electrodes 2 and 3 connected to both ends thereof, respectively. A logic circuit composed of a p-type FET 20p incorporating 20p is a semiconductor device that operates at high speed.
[0017]
In the semiconductor device 100, as shown in FIG. 1, a carbon nanotube array 50 in which two unit structures 20n and 20p are arranged is formed on a SiOx (silicon oxide) film 5 formed on the surface of a Si substrate 6. An interlayer insulating film 9 is formed so as to fill the gap between the unit structure 20n and the unit structure 20p and on the CNT1. The CNTs 1 of the unit structures 20n and 20p are provided in one direction from the end of the catalyst layer 4 covered with the protective film 7, and the first and second made of a conductive material are provided at both ends thereof. Electrodes 2 and 3 are provided. The first electrode 2 is formed by further laminating a conductive material on the surface of the protective film 7 covering the surface of the catalyst layer 4.
[0018]
Si substrate 6 has an input voltage V _in It becomes a back gate (Backgate) for applying. The first electrode 2 of the unit structure 20n is a drain electrode of the n-type FET 20n, and the drain voltage V _- Applied. The second electrode 3 of the unit structure 20p is the drain electrode of the p-type FET 20p, and the drain voltage V ₊ Applied. A common contact (not shown) is connected to the second electrode 3 of the unit structure 20n and the first electrode 2 of the unit structure 20p to connect the output voltage V _out Is output. Thereby, the semiconductor device 100 operates as a voltage inverter circuit.
[0019]
The semiconductor device 100 is an example of the simplest logic circuit configuration using complementary FETs, and is an example of a semiconductor device including a carbon nanotube array 50. By mounting the carbon nanotube array 50 in which a larger number of unit structures 20 are arranged at high density, a more complicated logic circuit can be configured using the carbon nanotube array 50.
[0020]
The carbon nanotube array 50 mounted on the semiconductor device 100 is connected to the CNT1, the first electrode 2 connected to one end of the CNT1, and the other end of the CNT1, as shown in FIG. A plurality of unit structures 20 including the second electrodes 3 are arranged at high density at arbitrary positions on the substrate 6. Moreover, it can also be set as the shape where each CNT1 contained in the two unit structures 20 cross | intersect like the structure 21. FIG. At this time, the two CNTs 1 included in the structure 21 are in an electrically insulated state, but are electrically connected by causing arcing at the crossing position of the CNT1 or by providing an electrode or the like at the crossing position. The structure can also be made.
[0021]
Since the substrate 6 on which the carbon nanotube array 50 is formed can use a conventional semiconductor process technology, it is preferably a semiconductor substrate such as Si, GaAs or InP, but is particularly limited to a semiconductor substrate. Instead, a quartz substrate, a sapphire substrate, a substrate in which a semiconductor or a conductive thin film or the like is deposited on the surface of these insulating substrates, and a laminated substrate such as an SOI (Silicon on Insulator) substrate can also be used. In addition, since the substrate made of an organic material such as polyimide and polycarbonate has a C—C bond on the substrate surface cut by a charged particle beam used for manufacturing the carbon nanotube array 50, contamination with carbon (C) or the like occurs. It is not preferable to use it as it is.
[0022]
A first insulating film 5 may be formed on the surface of the substrate 6 as shown in FIG. For example, when the substrate 6 is an Si substrate such as that used in the semiconductor device 100 shown in FIG. 1, the first insulating film 5 is formed by SiOx and SiN (such as thermal oxidation or CVD (Chemical Vapor Deposition)). A silicon nitride film or the like is employed. The thickness of the first insulating film 5 is not particularly limited, but is within a range that can be formed by a conventional semiconductor process technique, that is, about 10 nm to 1 μm, and manufacture of other elements built in the substrate 6. As long as it is consistent with the process.
[0023]
When the first insulating film 5 is formed on the substrate 6, the carbon nanotube array 50 is formed on the first insulating film 5. In the carbon nanotube array 50, the catalyst layer 4 is arranged in a plurality of islands at arbitrary positions on the first insulating film 5, and the protective film 7 serves as a growth starting point of the CNT 1 on the surface of each catalyst layer 4. Covered except for the part. One end of the CNT 1 is connected to a portion of the catalyst layer 4 that is not covered with the protective film 7. The first electrode 2 is made of a conductive material that is connected to the end of the CNT 1 and covers the surface of the protective film 7. The 2nd electrode 3 is comprised with the electroconductive substance connected to the edge part to which the 1st electrode 2 of CNT1 is not connected.
[0024]
In such a carbon nanotube array 50, the catalyst layer 4 is a material that is a growth starting point of the CNT 1, and is particularly a magnetic material such as Fe (iron), Co (cobalt), or Ni (nickel). desirable. On the other hand, the protective film 7 is not particularly limited as long as it is a substance that prevents the growth of the CNT 1, and any of inorganic substances, organic substances, metals, and mixed substances or synthetic substances thereof can be used. A thin film that can uniformly cover the surface is desirable.
[0025]
The first and second electrodes 2 and 3 are made of Al (aluminum), Si (silicon), Ti (titanium), Co (cobalt), Cu (copper), Mo (molybdenum), W (tungsten), Pt (platinum). ) And Au (gold), each of which is formed of a conductive material containing one or more elements selected from a group of metal elements used as an electrode material in a conventional semiconductor device, and is formed at both ends of CNT1. The
[0026]
The CNT 1 desirably has a length of 50 nm or less so that the unit structures 20 are arranged at high density on the substrate 6 and function as a nanometer-sized electronic device, that is, a nanodevice.
[0027]
CNT1 includes an alkali metal element group consisting of Li (lithium), Na (sodium), K (potassium), Rb (rubidium), and Cs (cesium), or Sc (scandium), Y (yttrium), a lanthanoid element, and an actinoid element. An element contained in the rare earth element group consisting of may be doped as an electron donor. Such an electron donor may be encapsulated in CNT1. At this time, since the CNT1 has the characteristics of an n-type semiconductor, the unit structure 20 using such a CNT1 is formed at a specific position on the substrate 6 so that the n-type FET formed by the CNT1 has a predetermined position on the substrate 6. Arranged.
[0028]
CNT1 can also include an electron acceptor. As the electron acceptor, fullerene in which 60 or more carbon atoms form a spherical shell or cylindrical network structure is suitable. The fullerene included in the CNT1 can further include one or more metal atoms. The encapsulated metal atom may be ionized inside the fullerene to form a metal ion. The metal atom and / or metal ion is incorporated into the fullerene by being taken into the fullerene as a metal halogen compound and then reduced to the metal atom and / or metal ion. For this reason, the metal atom and / or metal ion included in the fullerene can be selected from a rare earth element group or a transition metal element group in which the halogen compound can maintain a stable state. In addition, the fullerene included in the CNT 1 can also include a magnetic material including one or more elements selected from a rare earth element group or a transition metal element group.
[0029]
For example, if magnetic properties such as the presence or absence of magnetism of CNT1 are controlled by enclosing CNT1 with magnetic inclusion fullerene or the like, the next generation such as MRAM (Magnetic Random Access Memory) using TMR (Tunneling Magneto Resistance) phenomenon. This device can be industrially realized as a highly integrated and small semiconductor device 100 on which the carbon nanotube array 50 is mounted.
[0030]
CNT1 is not particularly limited to either single-walled (single-walled) nanotubes or multi-walled (multi-walled) nanotubes. Single-walled nanotubes and multi-walled nanotubes can be selected according to desired device characteristics and integration degree. Can be disposed on the substrate 6.
[0031]
When the carbon nanotube array 50 is operated as an electronic device such as an FET, it is obvious that CNTs having semiconductor characteristics are adopted as the CNT1, but the carbon nanotube array 50 can also be used as wiring. In this case, conductive (metallic) CNTs are employed for CNT1. In particular, since CNT1 including metal-encapsulated fullerene can be expected to have superconducting properties, problems such as wiring delay due to miniaturization and high density of wiring can be solved.
[0032]
As described above, according to the semiconductor device 100 according to the present embodiment, the carbon nanotube array 50 in which the unit structures 20 including the CNT 1 and the first and second electrodes 2 and 3 connected to both ends of the CNT 1 are arranged at high density is formed by the Si It can be arranged at a specific position on the substrate 6. In addition, since the device characteristics of the carbon nanotube array 50 can be controlled by a substance included in the CNT 1, the carbon nanotube array 50 having desired device characteristics can be arranged at a specific position on the substrate 6.
[0033]
Therefore, it is possible to realize the semiconductor device 100 capable of operating a complex logic circuit composed of a nanometer-sized complementary FET on which the carbon nanotube array 50 capable of ultra-high speed operation as a one-dimensional quantum wire is mounted.
[0034]
Next, a method for manufacturing the semiconductor device 100 according to the present embodiment will be described in detail with reference to FIGS.
[First manufacturing method]
This manufacturing method is based on the premise that the semiconductor device 100 that operates as a voltage inverter circuit is manufactured by forming the p-type FET 20p and the n-type FET 20n on the SiOx film 5 on the surface of the Si substrate 6 as described above. And
[0035]
With this as a precondition, first, as shown in FIGS. 3A and 3B, an SiOx film 5 is formed on the surface of the Si substrate 6, and a charged particle beam is used at an arbitrary position on the SiOx film 5. The catalyst layers 4 are arranged in a plurality of islands by processing. FIG. 3 shows a state where one catalyst layer 4 is isolated and deposited, but actually, a plurality of such catalyst layers 4 are formed and two island-shaped catalysts constitute a pair. Arranged in an orderly fashion.
[0036]
The charged particle beam used for forming the catalyst layer 4 is generated by, for example, a focused ion beam (FIB) apparatus.
The FIB apparatus generally uses a known Ga ion (Ga) as a liquid metal ion. ⁺ ) Or the like as an ion source, Ga melt or the like is dropped on the tip of the emitter, and ions are extracted by applying an acceleration voltage of about 30 kV to this. The beam of Ga ions or the like extracted in this way is accelerated by an electric field in the lens barrel of the FIB apparatus and the diameter of the beam is narrowed down by an electrostatic lens system, so that a focused ion beam (hereinafter referred to as FIB) is obtained. Become.
[0037]
Such an FIB apparatus is used for a microfabrication process or the like in semiconductor device manufacturing. For example, by irradiating a desired position of a thin film formed on the surface of a Si substrate or the like with FIB, SIM (Scanning Ion Microscopy) image observation and maskless etching (Maskless Etching) of the thin film can be performed. Further, by supplying a source gas containing a precursor of a desired substance while irradiating the surface of the Si substrate or the like with FIB, a maskless deposition for depositing the desired substance on a limited position on the surface of the substrate. (Maskless Deposition) is possible. As described above, according to the FIB apparatus, maskless etching and maskless deposition can be performed, so that an arbitrary substance can be finely processed on a submicron scale.
[0038]
Since the FIB apparatus performs fine processing of an arbitrary material without using a mask, means for accurately specifying a processing position by FIB irradiation is incorporated therein. When a scanning electron microscope (SEM) is incorporated in the FIB apparatus, the FIB irradiation position can be accurately specified by SEM image observation. When the SEM is not incorporated, the workpiece is slightly damaged by the ion beam irradiation, but the FIB irradiation position is specified by the SIM image observation. At present, commercially available FIB apparatuses have improved apparatus performance to such an extent that a SIM image with a resolution of about 6 nm can be observed.
[0039]
In an FIB apparatus using such Ga as an ion source, Ni (CO) _Four , Fe (CO) _Five Or Fe (OH) _Five While supplying a raw material gas containing a metal element such as Ni, Fe or Co as described above, the surface of the SiOx film 5 formed on the surface of the Si substrate 6 is irradiated with FIB, and magnetism such as Ni, Fe or Co is obtained. The catalyst layer 4 made of a metal is deposited so as to be arranged in a plurality of islands.
[0040]
The formation conditions of the catalyst layer 4 are as follows: Ni (CO) while irradiating FIB with a beam current of 100 to 200 pA and an acceleration voltage of about 30 kV. _Four Gas is supplied as a raw material gas. At this time, the deposition rate of Ni by FIB with a normal incidence of 1 nA is 0.5 to 1.0 μm. ^Three Per second. The size and shape of the catalyst layer 4 can be made into a circular island shape of about 10 nmφ by narrowing the beam diameter of the FIB to 10 nm or less, but in this embodiment, by scanning the FIB, FIG. As shown, the rectangular shape has a short side length of about 100 nm and a thickness of about 10 nm.
[0041]
In the formation of the catalyst layer 4, it is sufficient that the energy necessary for synthesizing the catalyst layer 4 by decomposing the raw material gas is limited to the range in which the catalyst layer 4 is formed. It is also possible to use an electron beam (EB).
[0042]
Next, as shown in FIGS. 4A and 4B, a protective film 7 for preventing the growth of CNT1 is formed. As this protective film 7, for example, phenanthrene (Phenanthrene: C) ₁₄ H _Ten Amorphous carbon (C) that covers the entire surface of the catalyst layer 4 without defects such as pinholes by irradiating the surface of the catalyst layer 4 with FIB while supplying an aromatic hydrocarbon compound such as The thin film can be formed on the surface of the catalyst layer 4 with high accuracy.
[0043]
In such an amorphous carbon thin film, the deposition rate on the side surface of the catalyst layer 4 is slower than the upper surface. Therefore, in order to form the protective film 7 having a sufficient thickness on the side surface of the catalyst layer 4, conditions are selected such that an amorphous carbon thin film having a thickness of about 30 nm is deposited on the upper surface of the catalyst layer 4. At this time, an amorphous carbon thin film having a thickness of about 5 nm is deposited on the side surface of the catalyst layer 4. When the deposition condition of the amorphous carbon thin film is that the beam current is 300 pA and the acceleration voltage is 30 kV, the deposition rate of carbon (C) by the FIB with a normal incidence of 1 nA is 0.02 to 0.04 μm. ^Three Per second.
[0044]
Next, as shown in FIGS. 5A and 5B, the catalyst layer 4 covered with the protective film 7 is subjected to maskless etching by FIB, and the length of the side included in the exposed surface that becomes the growth starting point of the CNT 1. The catalyst layer 4 is refined until the thickness becomes 10 nm or less. Depending on the FIB apparatus, it is necessary to consider the beam misalignment due to beam stability and drift, etc., so that the FIB etching, the catalyst layer 4 shape confirmation, A method of repeating etching and reconfirmation of the shape is adopted. By this method, the length of the side included in the exposed surface of the catalyst layer 4 can be reliably reduced to a desired length of 10 nm or less.
[0045]
At this time, the protective film 7 protects the catalyst layer 4 so that irradiation damage due to the FIB does not enter the catalyst layer 4 except in the processing position even when the beam spreads or deviates. Further, the protective film 7 prevents the catalyst layer 4 from being damaged by the SIM image observation used when confirming the shape of the catalyst layer 4.
[0046]
In such maskless etching by FIB, when the beam current is 20 pA and the acceleration voltage is 30 kV, the irradiation amount is 0.5 μm by the FIB of 1 nA normal incidence. ^Three Since an etching rate of about / sec can be obtained, it is sufficiently practical to use a method in which etching and shape confirmation are repeated. The speed of maskless etching by FIB can be controlled by changing the acceleration voltage and beam current of FIB. Actually, however, the acceleration voltage is 10 to 40 kV and the beam current is about 1 pA to 30 nA depending on the specifications of the FIB apparatus. In this range, the etching rate is determined by setting the acceleration voltage and the beam current in consideration of the irradiation accuracy of the FIB and the irradiation damage caused by the FIB.
[0047]
After the maskless etching by FIB, the catalyst layer 4 has a surface in the direction cut by the FIB exposed as shown in FIG. 5B, and the side length in this processing direction is 10 nm or less. . Further, since the upper surface of the catalyst layer 4 is protected by the protective film 7, the thickness of the catalyst layer 4 remains 10 nm. That is, the cross section of the catalyst layer 4 in the direction in which the CNTs 1 are grown has a square shape with a side of approximately 10 nm.
[0048]
Since the CNT 1 is synthesized in a shape depending on the shape of the catalyst layer 4 serving as a growth starting point, this cross section is obtained by processing the catalyst layer 4 so as to have a square cross section with a side length of about 10 nm. It is possible to grow only one single-walled CNT1 having a diameter of less than 10 nm in a direction perpendicular to the diameter.
[0049]
Next, the protective film 7 is formed again so as to cover the entire surface of the catalyst layer 4 refined by maskless etching with FIB. Then, as shown in FIGS. 6A to 6C, the protective film 7 formed on the surface of the catalyst layer 4 in the direction in which the CNTs 1 are grown is removed by maskless etching with FIB to remove the catalyst layer 4. The catalyst layer 4 is etched again from the exposed surface of the catalyst layer 4 from which the protective film 7 has been removed, and the position of the exposed surface of the catalyst layer 4 is finely adjusted. In the step of forming the catalyst layer 4 shown in FIG. 3, when the catalyst layer 4 is finely formed like a circular island having a diameter of about 10 nm by narrowing the beam diameter of the FIB to 10 nm or less, FIG. Since the formation of the protective film 7 shown in FIG. 4 and the fine processing of the catalyst layer 4 shown in FIG. 5 are not necessary, the formation of the protective film 7 and the exposure of the catalyst layer 4 are performed after the first catalyst layer 4 forming step. Surface formation is performed.
[0050]
The surface of the catalyst layer 4 processed in this way is covered with the protective film 7, but is exposed from the protective film 7 in the growth direction of the CNT1. Since the protective film 7 is formed by depositing amorphous carbon, which is a growth inhibitor of CNT1, while irradiating the FIB, the CNT1 cannot grow from a portion of the catalyst layer 4 covered by the protective film 7. . That is, after covering the entire surface of the catalyst layer 4 with the protective film 7, the protective film 7 in the direction in which the CNT 1 is to be grown is removed to form an exposed surface of the catalyst layer 4. Can be controlled.
[0051]
Therefore, by controlling the position where the catalyst layer 4 is formed on the Si substrate 6 and the position where the catalyst layer 4 is exposed from the protective film 7 with high accuracy, the CNT 1 is positioned at a specific position on the Si substrate 6 in a specific direction. It becomes possible to arrange correctly toward. At this time, the direction in which the exposed surface of the catalyst layer 4 is formed is not particularly limited, and the catalyst layer 4 is irradiated with FIB to provide an opening having a diameter of less than 10 nm. The exposed surface of 4 can be taken on the upper surface of the catalyst layer 4, and the CNT1 can be grown in a direction perpendicular to the surface of the Si substrate 6 using this as the growth starting point. Further, the removal area of the protective film 7 covering the upper surface of the catalyst layer 4 can be increased, and a large number of CNTs 1 can be grown in a direction perpendicular to the surface of the Si substrate 6.
[0052]
In this embodiment, an amorphous carbon thin film is used as the protective film 7. However, the protective film 7 is not particularly limited as long as it is a growth-inhibiting substance of CNT1, and is made of an inorganic substance, an organic substance, a metal, and a compound thereof. Also good.
[0053]
Next, C ₂ H ₂ CNT1 is synthesized by thermal CVD using a carbon-containing material such as The synthesis of CNT1 was performed by using a steel airtight chamber whose inner wall was covered with quartz, with the chamber heated to about 750 ° C. with a carbon heater installed between the quartz and the steel chamber wall. C at a flow rate that can maintain atmospheric pressure (101325 Pa) while evacuating the chamber with a pump ₂ H ₂ For about 30 minutes. At this time, as shown in FIG. 7A, the CNT 1 grows in a direction orthogonal to the exposed surface with the exposed surface of the catalyst layer 4 as a growth starting point and the catalyst 4a attached to the tip thereof.
[0054]
When a magnetic material such as Ni, Fe and Co is used as the catalyst layer 4, the catalyst attached to the tip of the CNT 1 is synthesized by applying the magnetic field in a direction perpendicular to the exposed surface of the catalyst layer 4. CNT1 can be grown while attracting 4a in this magnetic field direction. Thereby, the growth direction of the CNT1 can be regulated to the direction of the magnetic field, so that even the CNT1 having a length of 30 nm or more can be grown linearly without bending.
[0055]
The synthesis of CNT1 ends when CNT1 grows to a desired length. However, since the growth rate of CNT1 varies, even under conditions for synthesizing CNT1 having a length of about 50 nm, the synthesis of CNT1 is about 100 nm. There is also CNT1 that grows to length. Thus, the CNT1 grown to have a desired length or more is processed to a desired length by irradiating the cutting position 8 with FIB after the synthesis by CVD is completed.
[0056]
Next, as shown in FIG. 7B, the first electrode 2 and the second electrode 3 made of a conductive material are provided at the growth start side and end point sides of the CNT 1 constituting the n-type FET 20n. Form. Here, since there is a possibility that the C—C bond near the cutting position 8 of the CNT1 is damaged by the FIB irradiation at the time of cutting the CNT1, annealing treatment for repairing this may be performed before the electrode formation. In the annealing treatment, the Si substrate 6 before electrode formation is placed in an airtight chamber, and this is 1 × 10 5 so that the carbon constituting the CNT1 is not oxidized. ^-6 The temperature is raised to about 400 ° C. while maintaining a high vacuum of Pa or higher.
[0057]
The first and second electrodes 2 and 3 are formed by maskless deposition using an FIB apparatus. For example, the FIB is irradiated by irradiating the FIB to the growth start side and end point sides of the CNT 1 while supplying a source gas containing a metal element such as an organic metal gas into the FIB apparatus. The metal contained in the source gas is deposited.
[0058]
On the growth start side of the CNT 1, a conductive material that becomes the first electrode 2 is formed so as to completely cover the surface of the protective film 7. As a result, the first electrode 2 is electrically connected to the end of the CNT 1 on the growth start side at the position that was the exposed surface of the catalyst layer 4. The second electrode 3 is formed so as to be electrically connected to the end of the CNT 1 on the end side, that is, the opening of the CNT 1 formed at the FIB cutting position 8. The conductive material constituting the second electrode 3 can sufficiently cover the opening of the CNT 1 and has a thickness so as not to cause defects such as an increase in resistance value and disconnection even when connected to other wiring. The film is deposited to a thickness of about 100 nm. This completes the n-type FET 20n.
[0059]
The source gas used for the maskless deposition of the conductive material by the FIB apparatus is, for example, W (CO) when the first and second electrodes 2 and 3 are formed of W. ₆ A gas containing W and being decomposed by FIB irradiation to deposit W is used. The deposition condition is W (CO) as the source gas. ₆ FIB is irradiated to the position where the first or second electrode 2 or 3 is formed with a beam current of 100 to 200 pA and an acceleration voltage of about 30 kV. At this time, the irradiation amount is 0.5 to 1.0 μm by the normal incidence FIB of 1 nA. ^Three A deposition rate of about W / second is obtained.
[0060]
Not only the conductive material such as W used as the first and second electrodes 2 and 3 but also the magnetic metal such as Ni used as the catalyst layer 4 and the amorphous carbon thin film used as the protective film 7 are all charged like FIB or EB. Deposited by maskless deposition using particle beam. The deposition rate of the thin film by such a charged particle beam can be controlled by changing the acceleration voltage and beam current when beaming the charged particles. Actually, for example, in the FIB apparatus, the acceleration voltage and the beam current are set in consideration of the FIB irradiation accuracy and the FIB irradiation damage in the range of the acceleration voltage of 10 to 40 kV and the beam current of about 1 pA to 30 nA. Determines the deposition rate.
[0061]
Next, an electron acceptor is included in CNT1 constituting the unit structure 20p. The CNT1 synthesized by the above-described thermal CVD usually has n-type semiconductor characteristics. Therefore, by incorporating the electron acceptor in the CNT1 constituting the unit structure 20p, the semiconductor characteristics of the CNT1 included in the unit structure 20p are changed to p-type.
[0062]
When fullerene is included in the CNT1 as an electron acceptor, an opening is formed at the cutting position 8 of the CNT1 by FIB irradiation, and then the Si substrate 6 on which the CNT1 is disposed is placed in an airtight chamber whose inner wall is covered with quartz. 1x10 with fullerene ^-6 Heat to about 400 ° C. while maintaining a high vacuum of Pa or higher. As a result, fullerene penetrates into the voids in CNT 1 from the opening of CNT 1 and is contained in CNT 1.
[0063]
Next, in the same manner as when the first and second electrodes 2 and 3 are formed on both ends of the CNT1 included in the n-type FET 20n, the first and second electrodes 2 are formed on both ends of the CNT1 containing the electron acceptor. , 3 is formed. Thus, the p-type FET 20p is completed.
[0064]
Finally, the space between the first and second electrodes 2 and 3 of the n-type FET 20n and the p-type FET 20p is filled to maintain electrical insulation between the electrodes and to protect the CNT 1 from physical and chemical impacts. Therefore, an interlayer insulating film 9 is formed. The interlayer insulating film 9 is an electrically insulating film used as an interlayer insulating film in a conventional semiconductor device such as SiOx, which is formed by a known CVD or coating method so as to have a thickness of about 100 nm. To do.
[0065]
When such an insulating film is formed on the upper surfaces of the first and second electrodes 2 and 3, the entire surface is etched back using a known dry etching method or the like, such as CMP (Chemical Mechanical Polish). The first and second electrodes 2 and 3 are removed by a planarization method so that they can be electrically connected. In this way, the semiconductor device 100 is completed.
[0066]
In this first manufacturing method, the position and area of the exposed surface of the catalyst layer 4 can be arbitrarily changed on the Si substrate 6, so that the position of the CNT 1 synthesized using the exposed surface of the catalyst layer 4 as a growth starting point. The shape and growth direction can be accurately controlled. Accordingly, the unit structure 20 composed of the CNT 1 and the electrodes at both ends thereof can be formed at a specific position on the Si substrate 6, so that a plurality of unit structures 20 are arranged as a logic circuit such as a voltage inverter circuit. A large number of semiconductor devices 100 capable of operating at an extremely high speed can be formed on the Si substrate 6 with high density.
[0067]
In addition, since the electron donor, the electron acceptor, or the like can be included in the CNT1 from the end of the CNT1 before the first and second electrodes 2 and 3 are formed, And control chemical properties. Therefore, it is possible to easily control the device characteristics of the semiconductor device incorporating the CNT1.
[0068]
[Second manufacturing method]
As another method for linearly growing CNT1 to a length of 30 nm or more, as shown in FIGS. 8A and 8B, the SiOx film 5 formed on the surface of the Si substrate 6 is aligned along the CNT1 growth direction. The groove 10 can also be formed in advance.
In this method, first, the trench 10 is formed by etching the portion of the SiOx film 5 where the unit structure 20 is disposed. The etching of the SiOx film 5 is desirably performed by maskless etching using FIB, but a conventional photolithography method and a dry etching method may be combined.
[0069]
Next, the catalyst layer 4 covered with the protective film 7 is formed in the groove 10 formed in the SiOx film 5 in the same manner as in the first manufacturing method. Then, the protective film 7 in the groove 10 is removed to form an exposed surface of the catalyst layer 4. By synthesizing CNT1 using the exposed surface of the catalyst layer 4 formed in the groove 10 as a growth starting point, CNT1 grown linearly along the groove 10 can be obtained. Thereafter, in the same manner as in the first manufacturing method, the first and second electrodes 2 and 3 and the interlayer insulating film 9 are formed to complete the semiconductor device 100.
[0070]
In this second manufacturing method, not only can the CNT1 of 100 nm or more be formed in a straight line, but by changing the shape of the groove 10, it is possible to synthesize CNT1 having an arbitrary shape such as a bowl or a curve. . Therefore, it is convenient when the CNT1 is routed as a wiring.
[0071]
[Third production method]
Before the first electrode 2 is formed, the catalyst layer 4 and the protective film 7 on the growth start side of the CNT 1 can be removed, and the first electrode 2 and the second electrode 3 can have the same structure.
In this case, similar to the first manufacturing method, the process up to the synthesis of CNT1 is completed, and before forming the first and second electrodes 2 and 3, the interlayer insulating film 9 is formed with a thickness of about 100 nm. Thus, CNT1 is protected.
[0072]
Next, by irradiating the surface of the interlayer insulating film 9 with FIB, the interlayer insulating film 9 at both ends of the CNT 1 and the catalyst layer 4 and the protective film 7 on the growth starting side of the CNT 1 are removed by maskless etching. Then, a conductive material such as W is deposited in the openings formed in the interlayer insulating film 9 at both ends of the CNT 1 by maskless deposition using an FIB apparatus in the same manner as in the first manufacturing method. Thus, the first and second electrodes 2 and 3 are formed. In this way, the semiconductor device 100 is completed.
[0073]
In the third manufacturing method, the underlying SiOx film 5 is removed together with the interlayer insulating film 9 at the position where the first and second electrodes 2 and 3 are formed by maskless etching in the FIB apparatus, and then the first manufacturing method. The first and second electrodes 2 and 3 can be formed.
[0074]
Accordingly, a wiring layer, a memory element, and the like can be formed in advance under the SiOx film 5 by a conventional semiconductor process, and these can be electrically connected to the unit structure 20 by the first or second electrode 2 or 3. Therefore, a semiconductor device incorporating a relatively large basic structure of submicron or micron scale by a conventional semiconductor process and the nanoscale unit structure 20 can be freely designed and manufactured.
[0075]
Thus, according to the method for manufacturing a semiconductor device as an embodiment of the present invention, the CNT1 can be accurately arranged in a direction determined at a specific position on the Si substrate 6, so that the CNT1 A large number of unit structures 20 including the first and second electrodes 2 and 3 can be formed at a specific position on the Si substrate 6 with high density. Therefore, it is possible to efficiently manufacture a semiconductor device on which the carbon nanotube array 50 capable of ultra-high speed operation as a one-dimensional quantum wire is mounted.
[0076]
By including an electron donor, an electron acceptor, a magnetic substance-encapsulated fullerene, or the like in CNT1, the physical and chemical properties of CNT1 can be arbitrarily changed. Accordingly, the device characteristics of the carbon nanotube array 50 including the CNT1 arranged at a specific position on the Si substrate 6 can be easily controlled, so that it is like a complementary circuit composed of a p-type FET and an n-type FET. In addition, it is possible to industrially produce the semiconductor device 100 in which practical and complex logic circuits are highly integrated.
[0077]
【The invention's effect】
As described above, according to the semiconductor device of the present invention, An island-shaped catalyst layer provided on the substrate having a shape and one end defined by the irradiation width of the charged particle beam, and a protective film covering the other part with one end of the catalyst layer exposed And a carbon tubular body provided in one direction from one end of the catalyst layer exposed from the protective film, and electrodes provided at both ends of the carbon tubular body. Is.
[0078]
With this structure, a large number of nanometer-sized unit structures consisting of a carbon tubular body with a diameter depending on the irradiation width of the charged particle beam and electrodes at both ends thereof can be arranged at high density at a specific position on the substrate. A semiconductor device capable of ultra-high speed operation with a quantum wire can be realized.
[0079]
According to the semiconductor device manufacturing method of the present invention, the protective film covering the island-shaped catalyst layer on the substrate is selectively removed to expose at least the end portion of the catalyst layer having a charged particle beam irradiation width, A carbon tubular body is formed from one end of the exposed catalyst layer in one direction, and electrodes are formed at both ends of the carbon tubular body.
[0080]
With this configuration, the position and shape of the end portion of the catalyst layer exposed from the protective film can be arbitrarily changed, so the position, shape and growth direction of the carbon tubular body formed from the end portion of the catalyst layer can be easily set. Can be controlled.
[0081]
Therefore, a large number of nanometer-sized unit structures consisting of a carbon tubular body having a diameter of several nanometers defined by the irradiation width of the charged particle beam and electrodes at both ends thereof are arranged at high density at specific positions on the substrate. Therefore, it is possible to industrially manufacture a semiconductor device having a one-dimensional quantum wire and capable of operating at ultra high speed.
[0082]
The present invention is extremely suitable when applied to a carbon nanotube array in which a large number of unit structures composed of a carbon tubular body and electrodes at both ends thereof are arranged at high density.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a configuration example of a semiconductor device 100 as an embodiment of the present invention.
FIG. 2 is a diagram showing a configuration example of a carbon nanotube array 50 mounted on a semiconductor device 100 as an embodiment of the present invention, and FIG. 2 (a) is a schematic plan view of the carbon nanotube array 50; FIG.2 (b) is an expanded sectional view in the AA line of Fig.2 (a).
FIG. 3 is a process diagram (part 1) illustrating a method for manufacturing a semiconductor device 100 as an embodiment of the present invention, in which FIG. 3 (a) is a schematic plan view, and FIG. 3 (b) is FIG. It is BB sectional drawing of (a).
4A and 4B are process diagrams (part 2) illustrating the manufacturing method of the semiconductor device 100 according to the embodiment of the present invention, in which FIG. 4A is a schematic plan view, and FIG. It is CC sectional view taken on the line of (a).
5A and 5B are process diagrams (part 3) illustrating the method for manufacturing the semiconductor device 100 according to the embodiment of the present invention, in which FIG. 5A is a schematic plan view, and FIG. It is the DD sectional view taken on the line of (a).
6A and 6B are process diagrams (part 4) illustrating the method for manufacturing the semiconductor device 100 according to the embodiment of the present invention, in which FIG. 6A is a schematic plan view, and FIG. It is the EE sectional view taken on the line of (a), FIG.6 (c) is the FF sectional view taken on the line of Fig.6 (a).
FIG. 7 is a process diagram (part 5) illustrating the method for manufacturing the semiconductor device 100 as the embodiment of the invention;
8A and 8B are process diagrams showing another method for manufacturing the semiconductor device 100 according to the embodiment of the present invention, in which FIG. 8A is a schematic plan view, and FIG. 8B is FIG. It is a GG line sectional view of).
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Carbon nanotube, 2 ... 1st electrode, 3 ... 2nd electrode, 4 ... Catalyst, 6 ... Substrate, 7 ... Protective film, 50 ... Carbon nanotube Array, 100 ... Semiconductor device

Claims

基板に荷電粒子線を照射しながら金属元素が含まれた原料ガスを供給することにより前記基板上に前記金属元素を堆積させて前記金属元素からなる島状の触媒層を形成する工程と、Forming an island-shaped catalyst layer made of the metal element by depositing the metal element on the substrate by supplying a source gas containing the metal element while irradiating the substrate with a charged particle beam;
前記触媒層を炭素管状体の成長を防止する保護膜により覆う工程と、Covering the catalyst layer with a protective film that prevents the growth of the carbon tubular body;
前記保護膜および前記触媒層を荷電粒子線の照射によるマスクレスエッチングにより選択的に除去することにより前記触媒層の一端部を露出させ、この際、この露出した一端部の前記マスクレスエッチングによる加工方向の辺の長さが１０ｎｍ以下となるようにする工程と、One end portion of the catalyst layer is exposed by selectively removing the protective film and the catalyst layer by maskless etching by irradiation with charged particle beams, and at this time, the exposed end portion is processed by the maskless etching. A step of causing the length of the side in the direction to be 10 nm or less;
前記触媒層の前記一端部から一の方向に向けて炭素管状体を形成する工程と、Forming a carbon tubular body from the one end of the catalyst layer in one direction;
前記炭素管状体の両端に電極を形成する工程とを含む半導体装置の製造方法。Forming a electrode at both ends of the carbon tubular body.

前記保護膜を、前記炭素管状体の成長抑制物質の前駆体が含まれた原料ガスを前記荷電粒子線の照射下に供給することにより成膜する請求項１に記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the protective film is formed by supplying a source gas containing a precursor of a growth inhibiting substance of the carbon tubular body under irradiation of the charged particle beam.

前記保護膜はアモルファスカーボン膜である請求項１または２に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the protective film is an amorphous carbon film.

前記電極を、金属元素が含まれた原料ガスを荷電粒子線の照射下に供給することにより前記金属元素を堆積させることにより形成する請求項１〜３のいずれか一項に記載の半導体装置の製造方法。The semiconductor device according to claim 1, wherein the electrode is formed by depositing the metal element by supplying a source gas containing the metal element under irradiation of a charged particle beam. Production method.

前記炭素管状体の一端部より荷電粒子線を照射することにより当該炭素管状体の長さを制御する工程が前記電極を形成する工程の前に実施される請求項１〜４のいずれか一項に記載の半導体装置の製造方法。The process of controlling the length of the said carbon tubular body by irradiating a charged particle beam from the one end part of the said carbon tubular body is implemented before the process of forming the said electrode. The manufacturing method of the semiconductor device as described in 2. above.

前記炭素管状体を形成する工程は、前記一の方向に印加された磁場の下で行われる請求項１〜５のいずれか一項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the carbon tubular body is performed under a magnetic field applied in the one direction.

前記荷電粒子線は収束イオンビームである請求項１〜６のいずれか一項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the charged particle beam is a focused ion beam.

前記荷電粒子線は電子ビームである請求項１〜６のいずれか一項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the charged particle beam is an electron beam.

前記炭素管状体に電子供与体を内包させるか又は含有させる請求項１〜８のいずれか一項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the carbon tubular body includes or contains an electron donor.

前記電子供与体は、Ｌｉ，Ｎａ，Ｋ，Ｒｂ及びＣｓからなるアルカリ金属元素群又はＳｃ，Ｙ，ランタノイド元素及びアクチノイド元素からなる希土類元素群から選択されるいずれか１つ以上の元素を含む請求項９に記載の半導体装置の製造方法。The electron donor includes at least one element selected from an alkali metal element group consisting of Li, Na, K, Rb and Cs, or a rare earth element group consisting of Sc, Y, a lanthanoid element and an actinoid element. Item 10. A method for manufacturing a semiconductor device according to Item 9.

前記炭素管状体に電子受容体を内包させる請求項１〜８のいずれか一項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein an electron acceptor is included in the carbon tubular body.

前記電子受容体は、６０個以上の炭素原子からなる球殻状又は筒状の炭素分子である請求項１１に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 11, wherein the electron acceptor is a spherical or cylindrical carbon molecule composed of 60 or more carbon atoms.

前記炭素分子は、１個以上の金属原子及び／又は金属イオンを内包している請求項１２に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 12, wherein the carbon molecule includes one or more metal atoms and / or metal ions.

前記金属原子及び／又は金属イオンは、希土類元素群又は遷移金属元素群から選択される１つ以上の元素を含む請求項１３に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 13, wherein the metal atom and / or metal ion includes one or more elements selected from a rare earth element group or a transition metal element group.

前記炭素分子は、希土類元素群又は遷移金属元素群から選択される１つ以上の元素を含む磁性体を内包している請求項１２に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 12, wherein the carbon molecule includes a magnetic material containing one or more elements selected from a rare earth element group or a transition metal element group.

前記触媒層は磁性体からなる請求項１〜１５のいずれか一項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the catalyst layer is made of a magnetic material.