JP2010192491A - SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME - Google Patents

SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME Download PDF

Info

Publication number
JP2010192491A
JP2010192491A JP2009032229A JP2009032229A JP2010192491A JP 2010192491 A JP2010192491 A JP 2010192491A JP 2009032229 A JP2009032229 A JP 2009032229A JP 2009032229 A JP2009032229 A JP 2009032229A JP 2010192491 A JP2010192491 A JP 2010192491A
Authority
JP
Japan
Prior art keywords
semiconductor device
sic
trench
forming
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009032229A
Other languages
Japanese (ja)
Inventor
Takao Sawada
隆夫 沢田
Tomoaki Kosho
智明 古庄
Hiroaki Sumiya
博昭 炭谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009032229A priority Critical patent/JP2010192491A/en
Publication of JP2010192491A publication Critical patent/JP2010192491A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-resistance SiC semiconductor device which causes neither a crack nor a deformation in a substrate during a manufacturing process, and a method of manufacturing the same. <P>SOLUTION: The SiC semiconductor device includes the SiC substrate 1 of a first conductivity type having first and second principal surfaces, a trench 4 formed on the first principal surface of the SiC substrate 1, and CNTs 5 formed in the trench 4. The method of manufacturing the SiC semiconductor device includes a process (a) of forming a mask 8 on the first principal surface of the SiC substrate 1, a process (b) of selectively forming the trench 4 on the SiC substrate 1 from the first principal surface using the mask 8, and a process (c) of selectively forming the CNTs 5 in the trench 4 using the mask 8. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、低抵抗なＳｉＣ半導体装置と、その製造方法に関するものである。   The present invention relates to a low-resistance SiC semiconductor device and a method for manufacturing the same.

ＳｉＣ半導体は、従来のＳｉ半導体に比べて、高い耐電圧と高い使用温度を有する半導体装置が製作可能である。又、半導体自体の抵抗値もＳｉ半導体と比べて小さいことから、半導体動作における、接続時の接続抵抗値（以下オン抵抗値と呼称する）の低抵抗化による低損失化が期待されている。   The SiC semiconductor can produce a semiconductor device having a higher withstand voltage and a higher operating temperature than the conventional Si semiconductor. Further, since the resistance value of the semiconductor itself is smaller than that of the Si semiconductor, a reduction in loss due to a reduction in the connection resistance value during connection (hereinafter referred to as an on-resistance value) in semiconductor operation is expected.

しかし、ＳｉＣ半導体において更に低損失化を求めれば、基板の本質的な抵抗値の低減が重要な損失向上のテーマである。本特許はこのような観点から考案された。   However, if a further reduction in loss is required in the SiC semiconductor, reduction of the intrinsic resistance value of the substrate is an important loss improvement theme. This patent was devised from this point of view.

ＳｉＣ半導体の基板抵抗を低減する従来技術としては、基板を薄板化して、オン抵抗を低減する方法が知られている。   As a conventional technique for reducing the substrate resistance of a SiC semiconductor, a method of reducing the on-resistance by thinning the substrate is known.

例えば特許文献１には、ＳｉＣ基板を用いてオン抵抗の更なる低減を図った半導体装置が示されている。すなわち、C面を上面とするＳｉＣ基板上に、ＳｉＣ基板の上面に順に設けられた、半導体からなるエピタキシャル成長層、ショットキー電極、及び上部電極と、Ｓｉ面である、ＳｉＣ基板の裏面に上に順に設けられた、オーミック電極及び下部電極を備えている。ＳｉＣ基板を従来よりも薄くすることによって、基板部分の抵抗値が下がり、動作時のオン抵抗が大きく低減される。   For example, Patent Document 1 discloses a semiconductor device in which an on-resistance is further reduced using a SiC substrate. That is, an epitaxial growth layer made of a semiconductor, a Schottky electrode, and an upper electrode, which are sequentially provided on the upper surface of the SiC substrate, on the SiC substrate with the C surface as the upper surface, and on the back surface of the SiC substrate, which is the Si surface An ohmic electrode and a lower electrode are provided in this order. By making the SiC substrate thinner than before, the resistance value of the substrate portion is lowered, and the on-resistance during operation is greatly reduced.

特許文献２には、薄い部分と厚い部分とを有する半導体製造用基板によって、高性能な半導体素子を安価で短時間に製造する方法が開示されている。薄い部分と厚い部分は、貼り付け基板によって形成され、製造プロセスを通過した後ダイシングによってチップに分けることで、薄板デバイスを作成する。   Patent Document 2 discloses a method of manufacturing a high-performance semiconductor element at low cost in a short time by using a semiconductor manufacturing substrate having a thin part and a thick part. The thin part and the thick part are formed by an attached substrate, and after passing through the manufacturing process, the thin plate device is created by dividing the chip into chips by dicing.

特許文献３では、縦型パワーMOSFETのオン抵抗及び容量の低減と、DC/DC電源回路の効率向上を実現するために、半導体溝を形成し、当該溝に金属を埋め込んで、低抵抗化を図っている。   In Patent Document 3, in order to reduce the on-resistance and capacitance of the vertical power MOSFET and improve the efficiency of the DC / DC power supply circuit, a semiconductor trench is formed and a metal is buried in the trench to reduce the resistance. I am trying.

又、ＳｉＣからＣＮＴを成長させる技術については、表面分解法として非特許文献１が知られている。   As for a technique for growing CNT from SiC, Non-Patent Document 1 is known as a surface decomposition method.

特開２００４−０２２８７８号公報JP 2004-022878 A 特開２００２−２９９１９６号公報JP 2002-299196 A 特開２００２−３６８２２０号公報JP 2002-368220 A

Jpn.J.Appl.Phys.Vol.42(2003)pp.L1486-L1488Jpn.J.Appl.Phys.Vol.42 (2003) pp.L1486-L1488

特許文献１，２に示されているように、縦型ＳｉＣ半導体装置のＯＮ抵抗値を低減するために、縦型方向の基板結晶の抵抗成分を減らすには、基板結晶の厚みを薄くすることが、効果的である。   As shown in Patent Documents 1 and 2, in order to reduce the resistance component of the substrate crystal in the vertical direction in order to reduce the ON resistance value of the vertical SiC semiconductor device, the thickness of the substrate crystal must be reduced. Is effective.

しかしながら、基板結晶を薄くした場合、その後の半導体製造工程において、結晶が反りなどの変形を起こしやすいため、写真製版工程において露光不能などが生じ、あるいは作業時に割れが生じやすくなり、基板の扱いが困難になる。本発明はこうした課題に鑑みて、製造プロセス中に基板の割れや変形が生じることのない低抵抗なＳｉＣ半導体装置と、その製造方法を提供することを目的とする。   However, when the substrate crystal is thinned, the crystal is likely to be warped and deformed in the subsequent semiconductor manufacturing process, so that exposure is not possible in the photoengraving process, or cracks are likely to occur during work, and the substrate is not handled. It becomes difficult. In view of these problems, an object of the present invention is to provide a low-resistance SiC semiconductor device in which a substrate is not cracked or deformed during the manufacturing process, and a manufacturing method thereof.

本発明に係るＳｉＣ半導体装置は、第1導電型のＳｉＣ基板を備え、ＳｉＣ基板の第1主面からトレンチ４状にカーボンナノチューブ（ＣＮＴ）が形成されていることを特徴とする。   The SiC semiconductor device according to the present invention includes a first conductivity type SiC substrate, and carbon nanotubes (CNT) are formed in a trench 4 shape from a first main surface of the SiC substrate.

又、本発明に係るＳｉＣ半導体装置の製造方法は、（ａ）前記ＳｉＣ基板の第１主面にマスクを形成する工程と、（ｂ）前記マスクを用いて第１主面からトレンチ４を形成する工程と、（ｃ）前記トレンチ４にＣＮＴを形成する工程と、を備える。   In addition, the method of manufacturing an SiC semiconductor device according to the present invention includes: (a) a step of forming a mask on the first main surface of the SiC substrate; and (b) forming a trench 4 from the first main surface using the mask. And (c) forming CNTs in the trench 4.

本発明に係るＳｉＣ半導体装置は、ＳｉＣ基板の第1主面からトレンチ４状にカーボンナノチューブ（ＣＮＴ）を形成されていることにより、ＯＮ抵抗値を低減することができる。又、ＳｉＣ基板を薄くする必要がないため、製造プロセス中に基板の割れや変形が生じることがない。   In the SiC semiconductor device according to the present invention, the carbon nanotubes (CNT) are formed in the shape of the trench 4 from the first main surface of the SiC substrate, so that the ON resistance value can be reduced. In addition, since it is not necessary to make the SiC substrate thin, the substrate is not cracked or deformed during the manufacturing process.

従来のＳｉＣ半導体装置の構成を示す図である。It is a figure which shows the structure of the conventional SiC semiconductor device. 本発明に係るＳｉＣ半導体装置の構成を示す図である。It is a figure which shows the structure of the SiC semiconductor device which concerns on this invention. 実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。6 is a diagram showing a manufacturing step of the SiC semiconductor device of the first embodiment. FIG. 実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。6 is a diagram showing a manufacturing step of the SiC semiconductor device of the first embodiment. FIG. 実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。6 is a diagram showing a manufacturing step of the SiC semiconductor device of the first embodiment. FIG. 実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。6 is a diagram showing a manufacturing step of the SiC semiconductor device of the first embodiment. FIG. 実施の形態１のＳｉＣ半導体装置の製造工程を示す図である。6 is a diagram showing a manufacturing step of the SiC semiconductor device of the first embodiment. FIG. 実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。FIG. 10 is a diagram showing a manufacturing step of the SiC semiconductor device of the second embodiment. 実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。FIG. 10 is a diagram showing a manufacturing step of the SiC semiconductor device of the second embodiment. 実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。FIG. 10 is a diagram showing a manufacturing step of the SiC semiconductor device of the second embodiment. 実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。FIG. 10 is a diagram showing a manufacturing step of the SiC semiconductor device of the second embodiment. 実施の形態２のＳｉＣ半導体装置の製造工程を示す図である。FIG. 10 is a diagram showing a manufacturing step of the SiC semiconductor device of the second embodiment. 表面電極と裏面電極の関係を示した斜視図である。It is the perspective view which showed the relationship between a surface electrode and a back surface electrode.

（実施の形態１）
＜構成＞
図１は、ＳｉＣ半導体装置として従来のショットキーバリヤーダイオード（ＳＢＤ：Schottky Barrier Diode)の構造を示した図である。これに対し、本発明の実施の形態１に係る、導通損失を低減したＳＢＤの構造図を図２に示す。 (Embodiment 1)
<Configuration>
FIG. 1 is a diagram showing the structure of a conventional Schottky Barrier Diode (SBD) as an SiC semiconductor device. On the other hand, FIG. 2 shows a structural diagram of the SBD according to the first embodiment of the present invention with reduced conduction loss.

図２に示すように、実施の形態１に係るＳＢＤは、ｎ+の４Ｈ−ＳｉＣ基板１と、ｎ-のエピタキシャル層２と、ｐ-のイオン注入領域３と、表面電極６と、裏面電極７と、を備えている。ＳｉＣ基板１上（第２主面）にエピタキシャル層２が形成され、エピタキシャル層２の表面にイオン注入領域３が形成される。エピタキシャル層２及びイオン注入領域３の上部には表面電極６が形成され、ＳｉＣ基板１の裏面には裏面電極７が形成される。 As shown in FIG. 2, the SBD according to the first embodiment includes an n + 4H—SiC substrate 1, an n − epitaxial layer 2, a p − ion implantation region 3, a surface electrode 6, and a back electrode. 7. Epitaxial layer 2 is formed on SiC substrate 1 (second main surface), and ion implantation region 3 is formed on the surface of epitaxial layer 2. A front electrode 6 is formed on the epitaxial layer 2 and the ion implantation region 3, and a back electrode 7 is formed on the back surface of the SiC substrate 1.

さらに、本発明の特徴として、ＳｉＣ基板１の裏面（第１主面）から内部にかけて、トレンチ状にカーボンナノチューブ（ＣＮＴ：Carbon nanotube)５が形成されている。この点が図１に示した従来のＳＢＤとは異なる。   Furthermore, as a feature of the present invention, carbon nanotubes (CNTs) 5 are formed in a trench shape from the back surface (first main surface) of the SiC substrate 1 to the inside. This is different from the conventional SBD shown in FIG.

すなわち、実施の形態１のＳｉＣ半導体装置は、第１、第２主面を有する第１導電型のＳｉＣ基板１と、ＳｉＣ基板１の第１主面に形成されたトレンチと、トレンチ４内に形成されたカーボンナノチューブ（ＣＮＴ）５と、を備えることを特徴とする。ＣＮＴはＳｉＣよりも抵抗値が低いため、低抵抗なＳｉＣ半導体装置が実現できる。又、ＳｉＣ基板１を薄くする必要がないため、製造プロセス中に基板の割れや変形が生じる恐れもない。   That is, the SiC semiconductor device of the first embodiment includes a first conductivity type SiC substrate 1 having first and second main surfaces, a trench formed in the first main surface of SiC substrate 1, and trench 4. And formed carbon nanotubes (CNT) 5. Since CNT has a lower resistance value than SiC, a low-resistance SiC semiconductor device can be realized. Moreover, since it is not necessary to make the SiC substrate 1 thin, there is no possibility that the substrate will be cracked or deformed during the manufacturing process.

さらに、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板1の第１主面上に形成された第１電極としての裏面電極７をさらに備えた。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。   Further, the SiC semiconductor device of the first embodiment further includes a back electrode 7 as a first electrode formed on the first main surface of SiC substrate 1. As a result, it is possible to realize a SiC semiconductor device having a low-resistance, back-surface electrode that does not cause a substrate to be cracked or deformed during the manufacturing process.

又、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板１の第２主面上に形成された第１導電型のエピタキシャル層２と、エピタキシャル層２の上面内に形成された第２導電型のイオン注入領域３と、イオン注入領域３上に形成された第２電極としての表面電極６をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。   The SiC semiconductor device of the first embodiment includes a first conductivity type epitaxial layer 2 formed on the second main surface of SiC substrate 1 and a second conductivity type formed in the upper surface of epitaxial layer 2. An ion implantation region 3 and a surface electrode 6 as a second electrode formed on the ion implantation region 3 are further provided. Thereby, it is possible to realize a SiC semiconductor device such as an SBD having a low resistance and having a surface electrode without causing the substrate to be cracked or deformed during the manufacturing process.

＜製造工程＞
以下、実施の形態１に係るＳＢＤの製造工程について説明する。まず、ＳｉＣ基板１上にエピタキシャル層２を形成する（図３）。なお、以下の説明において、エピタキシャル層２側をＳＢＤの表面、ＳｉＣ基板１側をＳＢＤの裏面とする。この段階で、表面側の素子形成領域外に位置決めマーカーが形成されている。 <Manufacturing process>
Hereinafter, the manufacturing process of the SBD according to the first embodiment will be described. First, the epitaxial layer 2 is formed on the SiC substrate 1 (FIG. 3). In the following description, the epitaxial layer 2 side is the front surface of the SBD, and the SiC substrate 1 side is the back surface of the SBD. At this stage, a positioning marker is formed outside the element formation region on the surface side.

その後、ＳｉＣ基板１にマスク８を形成してトレンチ４を形成する（図４）。トレンチ４をこの段階で形成するのは、トレンチ４を形成した後、ＣＮＴ５を形成する過程で高温プロセスを経るためである。この工程よりも前の工程で形成した半導体構造が、この高温プロセスで破壊されることを防ぐために、できるだけ初期のプロセスでトレンチ４を形成し、ＣＮＴを形成する必要がある。   Thereafter, a mask 8 is formed on the SiC substrate 1 to form a trench 4 (FIG. 4). The reason why the trench 4 is formed at this stage is that a high temperature process is performed in the process of forming the CNT 5 after the trench 4 is formed. In order to prevent the semiconductor structure formed in the process before this process from being destroyed by this high temperature process, it is necessary to form the trench 4 and form the CNT in the initial process as much as possible.

具体的にトレンチ４形成のプロセスを述べる。表面の素子形成領域の下に、裏面電極７やトレンチ４を形成する必要があるため、表面の素子形成領域と裏面の電極形成領域との位置あわせを行う。そのため、前述した表面側の位置決めマーカーを利用する。これは通常、十字型マークなどとして形成されている。表面位置決めマーカーの直下に裏面位置決めマーカーを重ね合わせるように形成する。炭化珪素は可視光線に対して透明であるから、裏面位置決めマーカーの形成時に焦点をずらすことにより表面のパターンを参照できる。これら位置決めマーカーは、写真製版でレジストを露光して現像し多マスクを形成した後、孔部をドライエッチング法などで形成する。もちろんエッチングはウエットエッチングでも良い。通常、位置決めマーカーは複数個形成される。これを用いて表面に素子を形成するが、裏面の電極形成領域にはトレンチ４を形成するためのマスク８を形成する。なお、図１３は表面電極６と裏面電極７の関係を示した斜視図である。位置決めマーカー、トレンチ４、ＣＮＴ５は図示していない。   The process for forming the trench 4 will be specifically described. Since it is necessary to form the back electrode 7 and the trench 4 under the element formation region on the front surface, alignment of the element formation region on the front surface and the electrode formation region on the back surface is performed. Therefore, the above-described surface side positioning marker is used. This is usually formed as a cross mark or the like. A back surface positioning marker is formed so as to overlap directly below the front surface positioning marker. Since silicon carbide is transparent to visible light, the surface pattern can be referred to by shifting the focus when forming the back surface positioning marker. For these positioning markers, a resist is exposed and developed by photolithography to form a multi-mask, and then a hole is formed by a dry etching method or the like. Of course, the etching may be wet etching. Usually, a plurality of positioning markers are formed. An element is formed on the front surface using this, but a mask 8 for forming the trench 4 is formed in the electrode formation region on the back surface. FIG. 13 is a perspective view showing the relationship between the front surface electrode 6 and the back surface electrode 7. The positioning marker, trench 4 and CNT 5 are not shown.

すなわち、実施の形態１のＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面において、半導体素子形成領域外に表面位置決めマーカーを形成する工程と、ＳｉＣ基板１の第１主面において、表面位置決めマーカーの直下に裏面位置決めマーカーを形成する工程と、を備え、ＳｉＣ基板１の第１主面において、裏面位置決めマーカーに従い素子形成領域に対応した電極形成領域にトレンチ４を形成する。ＳｉＣ基板は可視光線に対して透明であるから、容易に裏面位置決めマーカーを表面位置決めマーカーの直下に形成することができ、トレンチ４を表面電極６の直下の電極形成領域に形成することができる。   That is, the manufacturing method of the SiC semiconductor device of the first embodiment includes a step of forming a surface positioning marker outside the semiconductor element formation region on the second main surface of the SiC substrate 1, and a first main surface of the SiC substrate 1, Forming a back surface positioning marker immediately below the front surface positioning marker, and forming a trench 4 in an electrode forming region corresponding to the element forming region on the first main surface of the SiC substrate 1 according to the back surface positioning marker. Since the SiC substrate is transparent to visible light, the back surface positioning marker can be easily formed immediately below the front surface positioning marker, and the trench 4 can be formed in the electrode forming region directly below the front surface electrode 6.

トレンチ４の形成は、ＳｉＣ基板１の裏面にレジストを塗布し、フォトリソグラフィによって所定の形状にパターニングした後、トレンチ４を形成する部分以外に、３〜４μｍ厚のNi層を形成する。次にこのNi層をマスクとしてECR方式のプラズマエッチング装置を用いて、ドライエッチングによりバイアホール加工を行う。例えば、エッチングガスとして、SF6/O2を用い、流量比SF6/O2＝190sccm/10sccm、チャンバー内圧力1.5Pa、高周波出力/バイアス比＝2000W/150W、ステージ温度150℃という条件で行う。これによって、垂直な側面を有する100から150μｍの深さの孔が形成される。マスクに使用したNiのパターンは次の熱処理工程で酸化されるため、表面保護を行うか、または一度除去する。なお、トレンチ４の径及び密度は、基板の必要な強度と素子の電流密度の兼ね合いで決定されるが、複数個は必要である。   The trench 4 is formed by applying a resist on the back surface of the SiC substrate 1 and patterning it into a predetermined shape by photolithography, and then forming a Ni layer having a thickness of 3 to 4 μm in addition to the portion where the trench 4 is to be formed. Next, using this Ni layer as a mask, via hole processing is performed by dry etching using an ECR type plasma etching apparatus. For example, SF6 / O2 is used as the etching gas, and the flow rate ratio is SF6 / O2 = 190 sccm / 10 sccm, the chamber pressure is 1.5 Pa, the high frequency output / bias ratio is 2000 W / 150 W, and the stage temperature is 150 ° C. As a result, a hole having a depth of 100 to 150 μm having a vertical side surface is formed. Since the Ni pattern used for the mask is oxidized in the next heat treatment step, the surface is protected or removed once. The diameter and density of the trench 4 are determined by the balance between the required strength of the substrate and the current density of the element, but a plurality of trenches are required.

次に、トレンチ４を形成するために用いたマスク８によって、トレンチ４にＣＮＴ５を形成する（図５）。ＳｉＣ導体では、その結晶構造からＣ軸方向に対して表裏が非対称の関係が成立し、それぞれカーボン面、シリコン面と呼ばれる。Ｃ軸に対して結晶多形が発生しないように、エピタキシャル層２は結晶軸に対して若干傾けた面において形成される。この傾き角をオフ角という。   Next, the CNT 5 is formed in the trench 4 by the mask 8 used for forming the trench 4 (FIG. 5). The SiC conductor has an asymmetric relationship with respect to the C-axis direction due to its crystal structure, and is called a carbon surface and a silicon surface, respectively. The epitaxial layer 2 is formed on a plane slightly inclined with respect to the crystal axis so that no crystal polymorphism occurs with respect to the C axis. This inclination angle is called off-angle.

半導体素子（デバイス）はシリコン面に形成されることが多いが、その場合カーボン面が裏面、すなわちＳｉＣ基板１側になる。このときカーボン面を真空中で1000℃以上に加熱すると、ＳｉＣからＳｉが分解し、容易にＣＮＴが成長することが知られている。実施の形態１ではこの方法を利用してトレンチ４内にＣＮＴ５を形成する。ＣＮＴ５はトレンチ４の深さよりも長く成長する条件で形成する。   A semiconductor element (device) is often formed on a silicon surface, in which case the carbon surface is the back surface, that is, the SiC substrate 1 side. At this time, when the carbon surface is heated to 1000 ° C. or higher in a vacuum, it is known that Si is decomposed from SiC and CNTs grow easily. In the first embodiment, the CNT 5 is formed in the trench 4 using this method. The CNT 5 is formed under the condition that the CNT 5 grows longer than the depth of the trench 4.

その後マスク８を除去し、エピタキシャル層２にイオン注入領域３を形成する。   Thereafter, the mask 8 is removed, and an ion implantation region 3 is formed in the epitaxial layer 2.

そして、表面電極６をイオン注入領域３上に形成し、裏面電極７をＳｉＣ基板１の電極領域に形成する（図７）。   Then, the front electrode 6 is formed on the ion implantation region 3 and the back electrode 7 is formed on the electrode region of the SiC substrate 1 (FIG. 7).

ＣＮＴ５はトレンチ４よりも長く形成するため、長すぎれば研磨し、裏面電極７に埋め込んでＣＮＴ５と裏面電極７の電気的接続を維持する。裏面電極７は、半導体と完全なオーミック接続が図られる必要がある。電極金属は、スパッタ、蒸着、メッキなどの方法で形成される。   Since the CNT 5 is formed longer than the trench 4, if it is too long, it is polished and buried in the back electrode 7 to maintain the electrical connection between the CNT 5 and the back electrode 7. The back electrode 7 needs to be perfectly ohmic-connected to the semiconductor. The electrode metal is formed by a method such as sputtering, vapor deposition, or plating.

すなわち、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第1主面上にマスク８を形成する工程と、マスク８を用いて第1主面からＳｉＣ基板１にトレンチ４を形成する工程と、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程と、を備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。   That is, the method for manufacturing the SiC semiconductor device according to the first embodiment includes a step of forming mask 8 on the first main surface of SiC substrate 1, and trench 4 is formed in SiC substrate 1 from the first main surface using mask 8. And a step of selectively forming the CNTs 5 in the trenches 4 using the mask 8. As a result, a low-resistance SiC semiconductor device that does not cause the substrate to crack or deform during the manufacturing process can be realized.

又、実施の形態１に係るＳｉＣ半導体装置の製造方法は、トレンチ４にＣＮＴ５を形成した後に、ＳｉＣ基板１の第１主面上に、第１電極としての裏面電極７を形成する工程をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。   In addition, the manufacturing method of the SiC semiconductor device according to the first embodiment further includes the step of forming the back electrode 7 as the first electrode on the first main surface of the SiC substrate 1 after forming the CNT 5 in the trench 4. I have. As a result, it is possible to realize a SiC semiconductor device having a low-resistance, back-surface electrode that does not cause a substrate to be cracked or deformed during the manufacturing process.

さらに、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面上に第1導電型のエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内に第２導電型のイオン注入領域３を形成する工程と、イオン注入領域３上に第２電極としての表面電極６を形成する工程と、をさらに備える。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。   Furthermore, in the method of manufacturing the SiC semiconductor device according to the first embodiment, the step of forming epitaxial layer 2 of the first conductivity type on the second main surface of SiC substrate 1 and the second conductivity in the upper surface of epitaxial layer 2 are performed. A step of forming a mold ion implantation region 3 and a step of forming a surface electrode 6 as a second electrode on the ion implantation region 3. Thereby, it is possible to realize a SiC semiconductor device such as an SBD having a low resistance and having a surface electrode without causing the substrate to be cracked or deformed during the manufacturing process.

そして、ＳｉＣ基板１の第１主面及びトレンチ４の底面はカーボン面であって、トレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１を真空中で加熱することにより、ＣＮＴ５をトレンチ４の底面から成長させる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。   The first main surface of the SiC substrate 1 and the bottom surface of the trench 4 are carbon surfaces, and the step of forming the CNT 5 in the trench 4 is performed by heating the SiC substrate 1 in a vacuum, so that the CNT 5 is converted into the bottom surface of the trench 4. It is a process of growing from. As a result, a low-resistance SiC semiconductor device that does not cause the substrate to crack or deform during the manufacturing process can be realized.

又、ＳｉＣ基板１の第１主面にマスク８を形成し、マスク８を用いて選択的に第１主面からＳｉＣ基板１にトレンチ４を形成し、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１の第２主面にエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内にイオン注入領域３を形成する工程との間に行われる。なるべく初期の工程でＣＮＴを形成することにより、ＣＮＴ形成に熱処理を用いた場合に既に形成された素子構造を破壊することを避けることができる。   Further, a mask 8 is formed on the first main surface of SiC substrate 1, trench 4 is selectively formed in SiC substrate 1 from the first main surface using mask 8, and trench 4 is selectively formed using mask 8. The step of forming the CNTs 5 is performed between the step of forming the epitaxial layer 2 on the second main surface of the SiC substrate 1 and the step of forming the ion implantation region 3 in the upper surface of the epitaxial layer 2. By forming CNTs as early as possible, it is possible to avoid destroying the already formed device structure when heat treatment is used for CNT formation.

＜効果＞
本実施の形態によれば上記に述べたような効果を奏する。すなわち、実施の形態１のＳｉＣ半導体装置は、第１、第２主面を有する第1導電型のＳｉＣ基板１と、ＳｉＣ基板１の第１主面に形成されたトレンチと、トレンチ４内に形成されたカーボンナノチューブ（ＣＮＴ）５と、を備えることを特徴とする。ＣＮＴはＳｉＣよりも抵抗値が低いため、低抵抗なＳｉＣ半導体装置が実現できる。又、ＳｉＣ基板１を薄くする必要がないため、製造プロセス中に基板の割れや変形が生じる恐れもない。 <Effect>
According to the present embodiment, the above-described effects can be obtained. That is, the SiC semiconductor device of the first embodiment includes a first conductivity type SiC substrate 1 having first and second main surfaces, a trench formed in the first main surface of SiC substrate 1, and trench 4. And formed carbon nanotubes (CNT) 5. Since CNT has a lower resistance value than SiC, a low-resistance SiC semiconductor device can be realized. Moreover, since it is not necessary to make the SiC substrate 1 thin, there is no possibility that the substrate will be cracked or deformed during the manufacturing process.

又、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板１の第１主面上に形成された第１電極としての裏面電極７をさらに備える。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。   The SiC semiconductor device of the first embodiment further includes a back electrode 7 as a first electrode formed on the first main surface of SiC substrate 1. As a result, it is possible to realize a SiC semiconductor device having a low-resistance, back-surface electrode that does not cause a substrate to be cracked or deformed during the manufacturing process.

又、実施の形態１のＳｉＣ半導体装置は、ＳｉＣ基板１の第２主面上に形成された第１導電型のエピタキシャル層２と、エピタキシャル層２の上面内に形成された第２導電型のイオン注入領域３と、イオン注入領域３上に形成された第２電極としての表面電極６をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。   The SiC semiconductor device of the first embodiment includes a first conductivity type epitaxial layer 2 formed on the second main surface of SiC substrate 1 and a second conductivity type formed in the upper surface of epitaxial layer 2. An ion implantation region 3 and a surface electrode 6 as a second electrode formed on the ion implantation region 3 are further provided. Thereby, it is possible to realize a SiC semiconductor device such as an SBD having a low resistance and having a surface electrode without causing the substrate to be cracked or deformed during the manufacturing process.

さらに、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第１主面上にマスク８を形成する工程と、マスク８を用いて第１主面からＳｉＣ基板１にトレンチ４を形成する工程と、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程と、を備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。   Furthermore, the method of manufacturing the SiC semiconductor device according to the first embodiment includes a step of forming mask 8 on the first main surface of SiC substrate 1, and trench 4 is formed in SiC substrate 1 from the first main surface using mask 8. And a step of selectively forming the CNTs 5 in the trenches 4 using the mask 8. As a result, a low-resistance SiC semiconductor device that does not cause the substrate to crack or deform during the manufacturing process can be realized.

又、実施の形態１に係るＳｉＣ半導体装置の製造方法は、トレンチ４にＣＮＴ５を形成した後に、ＳｉＣ基板１の第１主面上に、第１電極としての裏面電極７を形成する工程をさらに備えている。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、裏面電極を備えたＳｉＣ半導体装置が実現できる。   In addition, the manufacturing method of the SiC semiconductor device according to the first embodiment further includes the step of forming the back electrode 7 as the first electrode on the first main surface of the SiC substrate 1 after forming the CNT 5 in the trench 4. I have. As a result, it is possible to realize a SiC semiconductor device having a low-resistance, back-surface electrode that does not cause a substrate to be cracked or deformed during the manufacturing process.

さらに、実施の形態１に係るＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面上に第１導電型のエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内に第２導電型のイオン注入領域３を形成する工程と、イオン注入領域３上に第２電極としての表面電極６を形成する工程と、をさらに備える。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗な、表面電極を備えたＳＢＤ等のＳｉＣ半導体装置が実現できる。   Furthermore, in the method for manufacturing the SiC semiconductor device according to the first embodiment, the step of forming epitaxial layer 2 of the first conductivity type on the second main surface of SiC substrate 1 and the second conductivity within the upper surface of epitaxial layer 2 are performed. A step of forming a mold ion implantation region 3 and a step of forming a surface electrode 6 as a second electrode on the ion implantation region 3. Thereby, it is possible to realize a SiC semiconductor device such as an SBD having a low resistance and having a surface electrode without causing the substrate to be cracked or deformed during the manufacturing process.

そして、ＳｉＣ基板１の第１主面及びトレンチ４の底面はカーボン面であって、トレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１を真空中で加熱することにより、ＣＮＴ５をトレンチ４の底面から成長させる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。   The first main surface of the SiC substrate 1 and the bottom surface of the trench 4 are carbon surfaces, and the step of forming the CNT 5 in the trench 4 is performed by heating the SiC substrate 1 in a vacuum, so that the CNT 5 is converted into the bottom surface of the trench 4. It is a process of growing from. As a result, a low-resistance SiC semiconductor device that does not cause the substrate to crack or deform during the manufacturing process can be realized.

又、ＳｉＣ基板１の第１主面にマスク８を形成し、マスク８を用いて選択的に第１主面からＳｉＣ基板１にトレンチ４を形成し、マスク８を用いて選択的にトレンチ４にＣＮＴ５を形成する工程は、ＳｉＣ基板１の第２主面にエピタキシャル層２を形成する工程と、エピタキシャル層２の上面内にイオン注入領域３を形成する工程との間に行われる。なるべく初期の工程でＣＮＴを形成することにより、ＣＮＴ形成に熱処理を用いた場合に既に形成された素子構造を破壊することを避けることができる。   Further, a mask 8 is formed on the first main surface of SiC substrate 1, trench 4 is selectively formed in SiC substrate 1 from the first main surface using mask 8, and trench 4 is selectively formed using mask 8. The step of forming the CNTs 5 is performed between the step of forming the epitaxial layer 2 on the second main surface of the SiC substrate 1 and the step of forming the ion implantation region 3 in the upper surface of the epitaxial layer 2. By forming CNTs as early as possible, it is possible to avoid destroying the already formed device structure when heat treatment is used for CNT formation.

又、実施の形態１のＳｉＣ半導体装置の製造方法は、ＳｉＣ基板１の第２主面において、半導体素子形成領域外に表面位置決めマーカーを形成する工程と、ＳｉＣ基板１の第１主面において、表面位置決めマーカーの直下に裏面位置決めマーカーを形成する工程と、を備え、ＳｉＣ基板１の第１主面において、裏面位置決めマーカーに従い素子形成領域に対応した電極形成領域にトレンチ４を形成する。ＳｉＣ基板は可視光線に対して透明であるから、容易に裏面位置決めマーカーを表面位置決めマーカーの直下に形成することができ、トレンチ４を表面電極６の直下の電極形成領域に形成することができる。   In addition, the manufacturing method of the SiC semiconductor device of the first embodiment includes a step of forming a surface positioning marker outside the semiconductor element formation region on the second main surface of the SiC substrate 1, and a first main surface of the SiC substrate 1. Forming a back surface positioning marker immediately below the front surface positioning marker, and forming a trench 4 in an electrode forming region corresponding to the element forming region on the first main surface of the SiC substrate 1 according to the back surface positioning marker. Since the SiC substrate is transparent to visible light, the back surface positioning marker can be easily formed immediately below the front surface positioning marker, and the trench 4 can be formed in the electrode forming region directly below the front surface electrode 6.

（実施の形態２）
＜構成＞
実施の形態２に係るＳｉＣ半導体装置の構成は、図２に示した実施の形態１に係るＳｉＣ半導体装置と同様であるため、説明を省略する。 (Embodiment 2)
<Configuration>
The configuration of the SiC semiconductor device according to the second embodiment is the same as that of the SiC semiconductor device according to the first embodiment shown in FIG.

＜製造工程＞
ＳｉＣ半導体装置においてエピタキシャル層２上にはＰウェルやＮウェル等のイオン注入領域３がイオン注入により形成されるが、正常に機能を発揮するためにはイオン注入後にアニール処理を施さなければならない。しかしながら、アニール処理を行うことによってＳｉＣ半導体の構成元素であるＳｉが蒸発してしまい、表面にバンチングと呼ばれる凹凸構造が生じることが知られている。これによりＳｉＣ半導体装置の性能は劣化してしまうため、アニールを行う際の保護膜（アニール保護膜）をＳｉＣ基板１表面に構成して、バンチングの発生を防がなければならない。 <Manufacturing process>
In the SiC semiconductor device, an ion implantation region 3 such as a P well or an N well is formed on the epitaxial layer 2 by ion implantation. In order to perform its function normally, annealing must be performed after the ion implantation. However, it is known that the annealing treatment causes Si as a constituent element of the SiC semiconductor to evaporate, resulting in an uneven structure called bunching on the surface. As a result, the performance of the SiC semiconductor device deteriorates. Therefore, a protective film (annealing protective film) for annealing must be formed on the surface of the SiC substrate 1 to prevent bunching.

アニール保護膜としてのカーボン膜（カーボン保護膜）は、有機膜（レジスト）、およびスパッタ法などで形成することが出来るが、本実施の形態ではＣＶＤ法を用いて形成する。なぜなら、カーボン保護膜形成のＣＶＤ条件は、適切な触媒層が形成されているＳｉＣ結晶においてＣＮＴが形成される条件と同じだからである。そのため、本実施の形態では、ＳｉＣ基板１のアニール保護膜とトレンチ４中のＣＮＴ５を、ＣＶＤ法によって同時に形成するものである。   A carbon film (carbon protective film) as an annealing protective film can be formed by an organic film (resist), a sputtering method, or the like. In this embodiment mode, a carbon film is formed by a CVD method. This is because the CVD conditions for forming the carbon protective film are the same as the conditions for forming CNTs in the SiC crystal on which an appropriate catalyst layer is formed. Therefore, in the present embodiment, the anneal protection film of SiC substrate 1 and CNT 5 in trench 4 are formed simultaneously by the CVD method.

それでは、以下に実施の形態２に係るＳｉＣ半導体装置の製造工程について説明する。まず、ＳｉＣ基板１上にエピタキシャル層２を形成し、エピタキシャル層２の上にイオン注入を行ってイオン注入領域３を形成する（図８）。具体的には、エピタキシャル層２にレジストマスクを形成し、イオン注入されるウェル部分のレジストを露光、現像で取り除く。この孔部を通してイオンを注入する。   Now, the manufacturing process of the SiC semiconductor device according to the second embodiment will be described below. First, the epitaxial layer 2 is formed on the SiC substrate 1, and ion implantation is performed on the epitaxial layer 2 to form the ion implantation region 3 (FIG. 8). Specifically, a resist mask is formed on the epitaxial layer 2, and the resist in the well portion into which ions are implanted is removed by exposure and development. Ions are implanted through this hole.

その後、イオン注入領域３のアニール処理を行う前に、ＳｉＣ基板１にマスク８を形成してトレンチ４を形成する（図９）。ＳｉＣ基板１の抵抗を下げる低抵抗導電部を構成するためにトレンチ４を形成するが、実施の形態１と同様、マスク８を形成しドライエッチング法によって行う。   Thereafter, before performing the annealing treatment of the ion implantation region 3, a mask 8 is formed on the SiC substrate 1 to form a trench 4 (FIG. 9). Trench 4 is formed in order to form a low-resistance conductive part that lowers the resistance of SiC substrate 1, but mask 8 is formed and dry etching is performed as in the first embodiment.

そして、トレンチ４を形成するために用いたマスク８を使って、トレンチ４の底部に触媒金属９を形成する（図１０）。触媒金属９は、例えば、鉄、ニッケル、コバルトなどの微粒子層、薄膜層（数ｎｍ程度）である。   Then, a catalytic metal 9 is formed at the bottom of the trench 4 using the mask 8 used to form the trench 4 (FIG. 10). The catalyst metal 9 is, for example, a fine particle layer such as iron, nickel, or cobalt, or a thin film layer (about several nm).

次にトレンチ４形成と触媒金属９形成に用いたマスク８を除去し、ＣＶＤ法によって、トレンチ４内では触媒金属９からＣＮＴ５を成長させると同時に、ＳｉＣ基板１のトレンチ４以外の部分にはアニール保護膜１０としてグラファイト状のカーボン保護膜を形成する（図１１）。プラズマＣＶＤや熱ＣＶＤ，熱フィラメントＣＶＤなどを用いることができるが、プラズマＣＶＤ成長条件としては、例えば、2.45GHz、2kWのマイクロ波電源と基板加熱機構を備えたプラズマＣＶＤ装置を用いる。真空度3×10-4Pa、基板温度400℃、CH4/H2混合ガス40/60sccm、ガス圧250Pa、ＣＮＴを垂直成長させるために基板にDC電圧（-400V）を印加するという条件で１時間ＣＮＴを成長させると、150μｍのトレンチ４の底から外までＣＮＴが成長し図１１の状態となった。 Next, the mask 8 used for forming the trench 4 and the catalyst metal 9 is removed, and CNTs 5 are grown from the catalyst metal 9 in the trench 4 by the CVD method. A graphite-like carbon protective film is formed as the protective film 10 (FIG. 11). Plasma CVD, thermal CVD, hot filament CVD, and the like can be used. As plasma CVD growth conditions, for example, a plasma CVD apparatus including a 2.45 GHz, 2 kW microwave power source and a substrate heating mechanism is used. 1 hour under conditions of vacuum degree 3 × 10 -4 Pa, substrate temperature 400 ° C, CH4 / H2 mixed gas 40 / 60sccm, gas pressure 250Pa, and DC voltage (-400V) applied to the substrate for vertical growth of CNTs When the CNTs were grown, the CNTs grew from the bottom of the 150 μm trench 4 to the outside, resulting in the state shown in FIG.

あるいは熱ＣＶＤ法では、常圧または減圧状態でHeガス20sccmをキャリアガスとして流しておき、基板の温度が800℃以上、好ましくは1000℃以上の温度になった状態でC2H2を2sccm流し、ＣＶＤを行う。   Alternatively, in the thermal CVD method, He gas 20 sccm is allowed to flow as a carrier gas at normal pressure or reduced pressure, and C2H2 is flowed 2 sccm while the substrate temperature is 800 ° C. or higher, preferably 1000 ° C. or higher. Do.

熱フィラメント法では、減圧状態（数Pa）で熱ＣＶＤと同じ条件でＣＶＤを行うときに、基板近くにセットしたフィラメントに電流を流して、高温状態を作り出し、ＣＶＤによるＣＮＴやグラファイト膜の膜質及び成膜速度を向上させる方法であり、今回の方法にも適用可能である。このＣＶＤの結果、トレンチ４の底からはＣＮＴが形成され、また触媒のないＳｉＣ表面には、アニール保護膜として使用可能なカーボン保護膜が形成される。   In the hot filament method, when CVD is performed under reduced pressure (several Pa) under the same conditions as thermal CVD, a current is passed through the filament set near the substrate to create a high temperature state, and the film quality of CNT and graphite films by CVD and This is a method for improving the deposition rate, and can also be applied to this method. As a result of this CVD, CNTs are formed from the bottom of the trench 4, and a carbon protective film that can be used as an annealing protective film is formed on the SiC surface without the catalyst.

イオン注入後のアニールを行った後カーボン保護膜１０は除去されるが、ＣＮＴ５は残存する。これは、後の裏面電極７形成プロセスで、裏面電極７と接続される。   After the annealing after the ion implantation, the carbon protective film 10 is removed, but the CNT 5 remains. This is connected to the back surface electrode 7 in a later back surface electrode 7 formation process.

すなわち、イオン注入領域３のアニール処理を行い、アニール保護膜１０を除去した後、表面電極６をイオン注入領域３上に形成し、裏面電極７をＳｉＣ基板１に形成する。裏面電極７はＣＮＴ５の先端部と接触させつつ、スパッタ法やメッキ法などで形成する。ＣＮＴ５は、カーボン保護膜１０よりも酸素焼成やプラズマに強いため、カーボン保護膜１０除去のプロセスに耐えて残留する。もちろん、ＣＮＴ５の保護のためにカーボン保護膜１０除去工程中の保護を行うことも可能である。ＣＮＴ５は後の半導体形成プロセスにも耐え、裏面電極７形成プロセスで裏面電極７が形成される。裏面電極７は、トレンチ４のＣＮＴ５を介して基板結晶の薄い部分と導通しているため、基板抵抗の低抵抗化が図られる。   That is, after the annealing treatment of the ion implantation region 3 is performed and the annealing protective film 10 is removed, the front electrode 6 is formed on the ion implantation region 3 and the back electrode 7 is formed on the SiC substrate 1. The back electrode 7 is formed by sputtering or plating while being in contact with the tip of the CNT 5. Since the CNT 5 is more resistant to oxygen firing and plasma than the carbon protective film 10, it remains resistant to the process of removing the carbon protective film 10. Of course, it is also possible to perform protection during the carbon protective film 10 removal step in order to protect the CNT 5. The CNT 5 can withstand a subsequent semiconductor formation process, and the back electrode 7 is formed by the back electrode 7 formation process. Since the back electrode 7 is electrically connected to the thin portion of the substrate crystal via the CNT 5 of the trench 4, the substrate resistance can be reduced.

すなわち、実施の形態２に係るＳｉＣ半導体装置の製造方法において、トレンチ４にＣＮＴを形成する工程は、マスク８を用いてトレンチ４の底部に触媒金属を形成する工程と、ＣＶＤ法により、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程である。ＣＮＴ形成を、ＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。   That is, in the method of manufacturing the SiC semiconductor device according to the second embodiment, the step of forming CNTs in trench 4 includes the step of forming a catalytic metal at the bottom of trench 4 using mask 8 and the trench 4 by CVD. In this step, an annealing protective film is formed on the first main surface of the SiC substrate 1 other than the trench 4 at the same time as forming the CNTs. By performing the CNT formation simultaneously with the formation of the anneal protective film in the SiC semiconductor process, the process is simplified.

又、イオン注入領域３を形成する工程は、エピタキシャル層２の上部に第２導電型のイオンを注入してイオン注入領域３を形成する工程と、イオン注入領域３にアニール処理を施す工程と、を備え、ＳｉＣ基板１の第１主面にマスク８を形成し、マスク８を用いて第１主面からトレンチ４を形成し、トレンチ４にＣＮＴを形成する工程は、前記イオン注入工程と前記アニール処理工程との間に行われる。イオン注入後アニール処理前にトレンチを形成し、ＣＮＴ形成をＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。   The step of forming the ion implantation region 3 includes a step of implanting ions of the second conductivity type on the epitaxial layer 2 to form the ion implantation region 3, a step of annealing the ion implantation region 3, Forming a mask 8 on the first main surface of the SiC substrate 1, forming a trench 4 from the first main surface using the mask 8, and forming CNTs in the trench 4 include the ion implantation step and the step It is performed during the annealing process. A trench is formed after the ion implantation and before the annealing process, and the CNT formation is performed simultaneously with the formation of the annealing protective film in the SiC semiconductor process, thereby simplifying the process.

又、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程は、ＣＶＤ法としてプラズマＣＶＤ，熱ＣＶＤ，熱フィラメントＣＶＤのいずれかの方法を用いる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。   The step of forming an annealing protective film on the first main surface of the SiC substrate 1 other than the trench 4 at the same time as forming the CNTs in the trench 4 is any one of plasma CVD, thermal CVD, and hot filament CVD as a CVD method. It is a process using. As a result, a low-resistance SiC semiconductor device that does not cause the substrate to crack or deform during the manufacturing process can be realized.

＜効果＞
本実施の形態によれば上記に述べたような効果を奏する。すなわち、実施の形態２に係るＳｉＣ半導体装置の製造方法において、トレンチ４にＣＮＴを形成する工程は、マスク８を用いてトレンチ４の底部に触媒金属を形成する工程と、ＣＶＤ法により、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程である。ＣＮＴ形成を、ＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。 <Effect>
According to the present embodiment, the above-described effects can be obtained. That is, in the method of manufacturing the SiC semiconductor device according to the second embodiment, the step of forming CNTs in trench 4 includes the step of forming a catalytic metal at the bottom of trench 4 using mask 8 and the trench 4 by CVD. In this step, an annealing protective film is formed on the first main surface of the SiC substrate 1 other than the trench 4 at the same time as forming the CNTs. By performing the CNT formation simultaneously with the formation of the anneal protective film in the SiC semiconductor process, the process is simplified.

又、イオン注入領域３を形成する工程は、エピタキシャル層２の上部に第２導電型のイオンを注入してイオン注入領域３を形成する工程と、イオン注入領域３にアニール処理を施す工程と、を備え、ＳｉＣ基板１の第1主面にマスク８を形成し、マスク８を用いて第1主面からトレンチ４を形成し、トレンチ４にＣＮＴを形成する工程は、前記イオン注入工程と前記アニール処理工程との間に行われる。イオン注入後アニール処理前にトレンチを形成し、ＣＮＴ形成をＳｉＣ半導体プロセスのアニール保護膜形成と同時に行うことにより、工程が簡略化する。   The step of forming the ion implantation region 3 includes a step of implanting ions of the second conductivity type on the epitaxial layer 2 to form the ion implantation region 3, a step of annealing the ion implantation region 3, The step of forming the mask 8 on the first main surface of the SiC substrate 1, forming the trench 4 from the first main surface using the mask 8, and forming the CNT in the trench 4 includes the ion implantation step and the step It is performed during the annealing process. A trench is formed after the ion implantation and before the annealing process, and the CNT formation is performed simultaneously with the formation of the annealing protective film in the SiC semiconductor process, thereby simplifying the process.

又、トレンチ４にＣＮＴを形成すると同時に、ＳｉＣ基板１のトレンチ４以外の第１主面にアニール保護膜を形成する工程は、ＣＶＤ法としてプラズマＣＶＤ，熱ＣＶＤ，熱フィラメントＣＶＤのいずれかの方法を用いる工程である。これにより、製造プロセス中に基板の割れや変形の生じる恐れがない、低抵抗なＳｉＣ半導体装置が実現できる。   The step of forming an annealing protective film on the first main surface of the SiC substrate 1 other than the trench 4 at the same time as forming the CNTs in the trench 4 is any one of plasma CVD, thermal CVD, and hot filament CVD as a CVD method. It is a process using. As a result, a low-resistance SiC semiconductor device that does not cause the substrate to crack or deform during the manufacturing process can be realized.

１ ＳｉＣ基板、２ エピタキシャル層、３ イオン注入領域、４ トレンチ、５ ＣＮＴ、６ 表面電極、７ 裏面電極、８ マスク、９ 触媒金属、１０ アニール保護膜。   1 SiC substrate, 2 epitaxial layer, 3 ion implantation region, 4 trench, 5 CNT, 6 surface electrode, 7 back electrode, 8 mask, 9 catalytic metal, 10 annealing protective film.

Claims (12)

第１、第２主面を有する第１導電型のＳｉＣ基板と、
前記ＳｉＣ基板の前記第１主面に形成されたトレンチと、
前記トレンチ内に形成されたカーボンナノチューブ（ＣＮＴ）と、
を備えるＳｉＣ半導体装置。 A first conductivity type SiC substrate having first and second main surfaces;
A trench formed in the first main surface of the SiC substrate;
Carbon nanotubes (CNT) formed in the trench;
A SiC semiconductor device comprising: 前記ＳｉＣ基板の前記第１主面上に形成された第１電極をさらに備えた、請求項１に記載のＳｉＣ半導体装置。   The SiC semiconductor device according to claim 1, further comprising a first electrode formed on the first main surface of the SiC substrate. 前記ＳｉＣ基板の前記第２主面上に形成された第１導電型のエピタキシャル層と、
前記エピタキシャル層の上面内に形成された第２導電型のイオン注入領域と、
前記イオン注入領域の上に形成された第２電極をさらに備えた、請求項２に記載のＳｉＣ半導体装置。 An epitaxial layer of a first conductivity type formed on the second main surface of the SiC substrate;
A second conductivity type ion implantation region formed in the upper surface of the epitaxial layer;
The SiC semiconductor device according to claim 2, further comprising a second electrode formed on the ion implantation region. 第１、第２主面を有する第１導電型のＳｉＣ基板を用いて形成されるＳｉＣ半導体装置において、
（ａ）前記ＳｉＣ基板の前記第１主面上にマスクを形成する工程と、
（ｂ）前記マスクを用いて選択的に前記第１主面から前記ＳｉＣ基板にトレンチを形成する工程と、
（ｃ）前記マスクを用いて選択的に前記トレンチ内にＣＮＴを形成する工程と、
を備えたＳｉＣ半導体装置の製造方法。 In a SiC semiconductor device formed using a first conductivity type SiC substrate having first and second main surfaces,
(A) forming a mask on the first main surface of the SiC substrate;
(B) selectively forming a trench in the SiC substrate from the first main surface using the mask;
(C) selectively forming CNTs in the trenches using the mask;
A method of manufacturing a SiC semiconductor device comprising: （ｄ）前記工程（ｃ）の後に、前記ＳｉＣ基板の前記第１主面上に、第１電極を形成する工程をさらに備えた、請求項４に記載のＳｉＣ半導体装置の製造方法。   (D) The manufacturing method of the SiC semiconductor device according to claim 4, further comprising a step of forming a first electrode on the first main surface of the SiC substrate after the step (c). （ｅ）前記ＳｉＣ基板の前記第２主面上に第１導電型のエピタキシャル層を形成する工程と、
（ｆ）前記エピタキシャル層の上面内に第２導電型のイオン注入領域を形成する工程と、
（ｇ）前記イオン注入領域の上に第２電極を形成する工程と、をさらに備えた、請求項４又は５に記載のＳｉＣ半導体装置の製造方法。 (E) forming a first conductivity type epitaxial layer on the second main surface of the SiC substrate;
(F) forming a second conductivity type ion implantation region in the upper surface of the epitaxial layer;
(G) The process of forming a 2nd electrode on the said ion implantation area | region, The manufacturing method of the SiC semiconductor device of Claim 4 or 5 further provided. 前記第１主面及び前記トレンチの底面はカーボン面であって、
前記工程（ｃ）は、前記ＳｉＣ基板を真空中で加熱することにより、ＣＮＴを前記トレンチの前記底面から成長させる工程である、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。 The first main surface and the bottom surface of the trench are carbon surfaces,
The method of manufacturing a SiC semiconductor device according to claim 4, wherein the step (c) is a step of growing the CNTs from the bottom surface of the trench by heating the SiC substrate in a vacuum. . 前記工程（ａ）、（ｂ）、（ｃ）は、前記工程（ｅ）と前記工程（ｆ）との間に行われる、請求項７に記載のＳｉＣ半導体装置の製造方法。   The method of manufacturing an SiC semiconductor device according to claim 7, wherein the steps (a), (b), and (c) are performed between the step (e) and the step (f). 前記工程（ｃ）は、
（ｈ）前記マスクを用いて選択的に前記トレンチの底部に触媒金属を形成する工程と、
（ｉ）前記マスクを除去後、ＣＶＤ法により、前記トレンチ内にＣＮＴを形成すると同時に、前記ＳｉＣ基板の前記トレンチ以外の前記第1主面には、アニール保護膜を形成する工程である、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。 The step (c)
(H) selectively forming a catalytic metal on the bottom of the trench using the mask;
(I) After removing the mask, CNT is formed in the trench by a CVD method, and at the same time, an annealing protective film is formed on the first main surface other than the trench of the SiC substrate. Item 7. A method for manufacturing an SiC semiconductor device according to any one of Items 4 to 6. 前記工程（ｆ）は、
（ｊ）前記エピタキシャル層の上面内に第２導電型のイオンを注入してイオン注入領域を形成する工程と、
（ｋ）前記イオン注入領域にアニール処理を施す工程と、
を備え、
前記工程（ａ）、（ｂ）、（ｃ）は、前記工程（ｊ）と前記工程（ｋ）との間に行われる、請求項９に記載のＳｉＣ半導体装置の製造方法。 The step (f)
(J) implanting a second conductivity type ion into the upper surface of the epitaxial layer to form an ion implantation region;
(K) performing an annealing process on the ion implantation region;
With
The method of manufacturing an SiC semiconductor device according to claim 9, wherein the steps (a), (b), and (c) are performed between the step (j) and the step (k). 前記工程（ｉ）は、ＣＶＤ法としてプラズマＣＶＤ，熱ＣＶＤ，熱フィラメントＣＶＤのいずれかの方法を用いる工程である、請求項９又は１０に記載のＳｉＣ半導体装置の製造方法。   The method of manufacturing an SiC semiconductor device according to claim 9 or 10, wherein the step (i) is a step of using any one of plasma CVD, thermal CVD, and hot filament CVD as a CVD method. （ｌ）前記ＳｉＣ基板の前記第２主面において、半導体素子形成領域外に表面位置決めマーカーを形成する工程と、
（ｍ）前記ＳｉＣ基板の前記第１主面において、前記表面位置決めマーカーの直下に裏面位置決めマーカーを形成する工程と、をさらに備え、
前記工程（ａ）は、前記ＳｉＣ基板の第１主面において、前記裏面位置決めマーカーに従い前記素子形成領域に対応した電極形成領域に前記トレンチを形成する工程である、請求項４〜１１のいずれかに記載のＳｉＣ半導体装置の製造方法。 (L) forming a surface positioning marker outside the semiconductor element formation region on the second main surface of the SiC substrate;
(M) forming a back surface positioning marker directly below the front surface positioning marker on the first main surface of the SiC substrate;
The step (a) is a step of forming the trench in an electrode formation region corresponding to the element formation region in accordance with the back surface positioning marker on the first main surface of the SiC substrate. The manufacturing method of the SiC semiconductor device of description.
JP2009032229A 2009-02-16 2009-02-16 SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME Pending JP2010192491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009032229A JP2010192491A (en) 2009-02-16 2009-02-16 SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009032229A JP2010192491A (en) 2009-02-16 2009-02-16 SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Publications (1)

Publication Number Publication Date
JP2010192491A true JP2010192491A (en) 2010-09-02

Family

ID=42818247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009032229A Pending JP2010192491A (en) 2009-02-16 2009-02-16 SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Country Status (1)

Country Link
JP (1) JP2010192491A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146444A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Silicon carbide semiconductor element and method for producing same
CN103367121A (en) * 2012-03-28 2013-10-23 清华大学 Epitaxial structure body manufacture method
WO2014112166A1 (en) * 2013-01-18 2014-07-24 独立行政法人産業技術総合研究所 Electronic device, method for manufacturing same, substrate structure, and method for manufacturing same
JP2015002266A (en) * 2013-06-14 2015-01-05 新電元工業株式会社 Silicon carbide semiconductor device, and method for manufacturing the same
JP2015088560A (en) * 2013-10-29 2015-05-07 富士通株式会社 Electronic device and method for manufacturing the same
CN112017967A (en) * 2019-05-28 2020-12-01 芯恩（青岛）集成电路有限公司 Back-side metallized semiconductor structure and preparation method thereof
WO2023181801A1 (en) * 2022-03-24 2023-09-28 ローム株式会社 Semiconductor device and method for manufacturing same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252023A (en) * 1993-02-25 1994-09-09 Sharp Corp Both-sided pattern formation method
JPH1111917A (en) * 1997-06-18 1999-01-19 Canon Inc Production of carbon nanotube
JP2001267589A (en) * 2000-03-17 2001-09-28 Toshiba Corp SiC SEMICONDUCTOR ELEMENT
JP2002368220A (en) * 2001-06-04 2002-12-20 Hitachi Ltd Semiconductor device and power system using the same
JP2003100658A (en) * 2001-09-26 2003-04-04 Toshiba Corp Electronic device and method of manufacturing the same
JP2005109133A (en) * 2003-09-30 2005-04-21 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2006156658A (en) * 2004-11-29 2006-06-15 Toshiba Corp Semiconductor device
JP2007036135A (en) * 2005-07-29 2007-02-08 Nissan Motor Co Ltd Silicon carbide semiconductor device and its manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252023A (en) * 1993-02-25 1994-09-09 Sharp Corp Both-sided pattern formation method
JPH1111917A (en) * 1997-06-18 1999-01-19 Canon Inc Production of carbon nanotube
JP2001267589A (en) * 2000-03-17 2001-09-28 Toshiba Corp SiC SEMICONDUCTOR ELEMENT
JP2002368220A (en) * 2001-06-04 2002-12-20 Hitachi Ltd Semiconductor device and power system using the same
JP2003100658A (en) * 2001-09-26 2003-04-04 Toshiba Corp Electronic device and method of manufacturing the same
JP2005109133A (en) * 2003-09-30 2005-04-21 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2006156658A (en) * 2004-11-29 2006-06-15 Toshiba Corp Semiconductor device
JP2007036135A (en) * 2005-07-29 2007-02-08 Nissan Motor Co Ltd Silicon carbide semiconductor device and its manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367121A (en) * 2012-03-28 2013-10-23 清华大学 Epitaxial structure body manufacture method
WO2013146444A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Silicon carbide semiconductor element and method for producing same
US9728606B2 (en) 2012-03-30 2017-08-08 Fuji Electric Co., Ltd. Silicon carbide semiconductor element and fabrication method thereof
WO2014112166A1 (en) * 2013-01-18 2014-07-24 独立行政法人産業技術総合研究所 Electronic device, method for manufacturing same, substrate structure, and method for manufacturing same
JP2014138178A (en) * 2013-01-18 2014-07-28 National Institute Of Advanced Industrial & Technology Electronic device, manufacturing method of electronic device, substrate structure, and manufacturing method of substrate structure
US9991187B2 (en) 2013-01-18 2018-06-05 Fujitsu Limited Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same
JP2015002266A (en) * 2013-06-14 2015-01-05 新電元工業株式会社 Silicon carbide semiconductor device, and method for manufacturing the same
JP2015088560A (en) * 2013-10-29 2015-05-07 富士通株式会社 Electronic device and method for manufacturing the same
CN112017967A (en) * 2019-05-28 2020-12-01 芯恩（青岛）集成电路有限公司 Back-side metallized semiconductor structure and preparation method thereof
WO2023181801A1 (en) * 2022-03-24 2023-09-28 ローム株式会社 Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP2010192491A (en) SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP5011493B2 (en) Method for manufacturing silicon carbide semiconductor element
JP6222771B2 (en) Method for manufacturing silicon carbide semiconductor device
CN106783558B (en) A kind of low on-resistance hydrogen terminal diamond field effect transistor and preparation method thereof
US10741683B2 (en) Semiconductor device and method for manufacturing same
CN105518829B (en) The manufacture method of semiconductor device
CN104810282B (en) A method of N-channel IGBT device is made using N-type silicon carbide substrates
JP4879507B2 (en) Bipolar semiconductor device forward voltage recovery method, stacking fault reduction method, and bipolar semiconductor device
JP2008117923A (en) OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD OF MANUFACTURING OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
KR20140090716A (en) The manufacturing for graphene structure, graphene structure and the device comprising the same
JP2012160485A (en) Semiconductor device and manufacturing method of the same
WO2010024243A1 (en) Bipolar semiconductor device and method for manufacturing same
JP2011134809A (en) Method of manufacturing semiconductor device
WO2019119959A1 (en) Preparation method for sic schottky diode and structure thereof
JP2012138451A (en) Circuit device having graphene film and metal electrode bonded electrically
WO2019119958A1 (en) Preparation method for sic power diode device and structure of sic power diode device
CN112466942B (en) GaN HEMT with finger-inserting type diamond heat dissipation layer and preparation method thereof
CN105593975B (en) The manufacture method of semiconductor device
JP6648574B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2009147246A (en) Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, silicon carbide semiconductor bulk crystal, method of manufacturing silicon carbide semiconductor bulk crystal, silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN112510089B (en) GaN HEMT based on inserted-finger-shaped composite diamond layer and preparation method
JP4907401B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP4410531B2 (en) Silicon carbide semiconductor substrate and method for manufacturing the same
JP2007027630A (en) Bipolar semiconductor device and its manufacturing method
JP4780546B2 (en) Method for producing carbon nanotube and method for producing current control element

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20120524

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Effective date: 20121204

Free format text: JAPANESE INTERMEDIATE CODE: A02