JP4762547B2 - 多層構造の製造方法 - Google Patents

多層構造の製造方法 Download PDF

Info

Publication number
JP4762547B2
JP4762547B2 JP2004558309A JP2004558309A JP4762547B2 JP 4762547 B2 JP4762547 B2 JP 4762547B2 JP 2004558309 A JP2004558309 A JP 2004558309A JP 2004558309 A JP2004558309 A JP 2004558309A JP 4762547 B2 JP4762547 B2 JP 4762547B2
Authority
JP
Japan
Prior art keywords
layer
support substrate
lattice constant
embrittlement zone
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004558309A
Other languages
English (en)
Other versions
JP2006509361A (ja
Inventor
カルロ、マズル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006509361A publication Critical patent/JP2006509361A/ja
Application granted granted Critical
Publication of JP4762547B2 publication Critical patent/JP4762547B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体材料製の多層構造の製造方法に関する。この構造は、第1半導体で作製された基板と、第2半導体で作製された表面薄層とを含み、これら2つの材料は実質的に異なる格子定数を有する。
このタイプの方法は既に知られている。
従って、シリコンなどの材料製の基板と、シリコン−ゲルマニウム(SiGe)さらにはゲルマニウム(Ge)などの材料製の表面薄層とを含む構造を製造することは周知である。
本出願人の名前でなされたフランス国特許出願第0208600号は、半導体材料の薄層を含む構造を、第1格子定数を有する半導体材料製の上層を備える格子定数適合層を含むウェハから製造するための方法に関する。この方法は、(a)第1格子定数と実質的に異なる第2公称格子定数を有し、下地の適合層の上層の第1格子定数を維持するのに十分な最小限の厚を有し、それ故歪んだ半導体材料被膜の適合層の上層での成長段階と、(b)実質的に第1格子定数と同じ公称格子定数を有する半導体材料の緩和層のこの被膜上での成長段階と、(c)適合層の緩和層に対する側でのウェハの少なくとも一部分の除去段階であって、適合層の緩和層に対する側での脆化ゾーン形成、及び緩和層を含む構造をウェハから分離するための脆化ゾーンでのパワー供給操作を含む段階とを含むことを特徴とする。
従って、この特許出願の方法では、層移転技法(具体的には、スマートカット(登録商標)タイプ、又はエルトラン(登録商標)タイプ)を用いて所望のウェハを構築する。
この方法の出発要素は、転位などの多数の構造欠陥を伴わずにほぼ緩和した材料の層が存在する自体の表面の領域に対応する格子定数適合層を備えるウェハである。
緩和層は、歪みのない結晶構造を有する半導体材料の任意の層、すなわち、その層を形成する材料の公称格子定数にほぼ等しい格子定数を有する層を意味すると理解されていることを明記しておく。
逆に言えば、歪み層とは、その結晶構造がエピタキシなどの結晶成長の際に、引っ張り歪み又は圧縮歪みを受け、少なくとも格子定数がこの材料の公称格子定数と実質的に異なるようにされる半導体材料の任意の層を指す。
フランス国特許出願第0208600号のこの方法は、本明細書の冒頭に述べたような構造を構築するための有利な解決法を構成する。
本発明の目的は、本特許出願の教示に対してある補完的役割を提供することである。
この目的を達成するために、本発明は、半導体材料製の多層構造の製造方法を提案する。この構造は、第1半導体材料製の基板と第2半導体材料製の表面薄層を備え、これらの2つの半導体材料は実質的に異なる格子定数を有する。この方法は、支持基板上に表面薄層を備える層を作製するステップと、前記支持基板と堆積層によって形成される集合体中に脆化ゾーンを作製するステップと、前記集合体を対象基板でボンディングするステップと、前記脆化ゾーンのレベルで分離するステップと、得られる構造の表面を処理するステップとを含むことを特徴とする。
本発明の他の態様、目的、及び利点は、図1a乃至1eに本発明の実施形態を実施するための主なステップを示す添付の諸図を参照すれば、以下の本発明の説明からより明確になるであろう。
先ず、図1aを参照すると、この図は層105(網掛けで示す)がその上に堆積された支持基板100を示す。
この支持基板100は、第1格子定数を有する半導体材料で作製する。たとえば、それをシリコンで作製する。
層105は、上記で述べた第1格子定数と異なる第2格子定数を有する材料製の層である。
従って、層105をSiGeで作製することができ、さらにはGeで作製することができる。
この層105は、その格子定数が被堆積支持基板の格子定数と実質的に異なる材料の所望の厚さでの堆積、及び一方で、転移型の欠陥を実質的に伴わないこのような堆積の表面層の構築を可能にする技法によって堆積されると言われている。
たとえば、国際特許出願第00/15885号には、シリコン上にSiGe又はGeを堆積させる方法が教示されている。
従って、このような堆積法は、たとえば、400℃〜500℃、好ましくは430℃〜460℃の第1設定安定化温度での単結晶シリコン基板の温度安定化ステップと、支持基板上に最終所望厚未満の設定厚のGeのベース層が得られるまでの、第1設定温度での気相化学成長(CVD)ステップと、Geの気相化学成長温度の、第1設定温度から、750℃〜850℃、好ましくは、800℃〜850℃の範囲で変わる第2設定温度までへの昇温ステップと、単結晶Ge層の最終所望厚が得られるまで第2設定温度でGeの気相化学成長を継続するステップとを実施することによって単結晶Geを単結晶シリコンの支持基板に堆積させる第1のモードに従ってなされる。
このような堆積法を、たとえば、国際特許出願第00/15885号によって開示されるような変形形態に従って実施することもできる。
シリコンで作製することができる支持基板上に緩和SiGe又は緩和Geの薄層を直接得るための他の方法も可能である。
本明細書の開示の一部として組み込まれる、ビー、ホランダー(B.Hollander)らの文献、「仮想基板製造のための水素又はヘリウム・イオン注入後の、擬似格子整合Si1−xGex/Si(100)ヘテロ構造の歪み緩和」、Nuclear Instrument and Methods in Physics Research(物理学研究における核施設及び方法)、B175〜177、2001年、357〜367頁、を参照することもできる。
このような方法では、歪み層を作製しこの層を緩和させることによって、層110を作製する。
緩和SiGeの薄層を文献「カーボン含有層組込みに基づく新しいタイプのSiGeの薄い歪み緩和バッファの開発(Development of a new type of SiGe thin strained relaxed buffer based on the incorporation of carbon containing layer)」、第一回SiGe Technology and Device Meeting(SiGeテクノロジ及びデバイス会合)(ISTDM)、2003年、名古屋、日本、15〜17頁、「n−MOSFET用の高濃度Ge含有の薄いSiGeバッファ(Thin SiGe Buffers with High Ge content for n−Mosfets)」(リュートビッチ(Lyutovich)ら、Material Science & Engineering(材料化学及びエンジニアリング)、B89、2002年、341〜345頁)、及び、「0.1μm未満の厚さの緩和SiGeバッファ」(バウア(Bauer)ら、Thin Solid Films(薄い固体被膜)、369、2000年、152〜156頁)に開示される技法によって得ることもできる。これらは、本発明で実施することができるような層を得るための方法を開示しており、本発明の開示の一部として組み込まれる。
本発明の方法に戻ると、全ての場合において、構造の作製すべき表面薄層を備える層110を支持基板100上に作製する。
すなわち、支持基板100上に(所望のSi/Ge比の)SiGe又はGeの層110を備える中間ウェハ10を作製してきた。
この中間ウェハ10の、プロセス中で続くべきボンディングを可能にするために、この層100の自由表面を研磨することができる。
この中間ウェハ10の表面粗さは、このようなボンディングの場合、数オングストロームの実効値でなければならない。
従って、界面105が層110と支持体100の間に画定される。
このタイプの堆積法を用いることによって、転位型の欠陥が、層110の、界面105に隣接する領域に閉じ込められることを明記しておく。
閉込めとは、転位型の欠陥の大部分が上記領域中に存在することを意味すると考えられる。層110の残りの部分に欠陥が完全に無い訳ではないが、その濃度はマイクロエレクトロニクスの用途に適合している。
従って、層110の転位型の欠陥が閉じ込められるこの領域は、シリコンで作製された支持基板100と層110の表面領域の間に、格子定数適合層を形成し、これはそれ自体の中にGe又は緩和SiGeで作製されたウェハ10の層を形成する。
このGe又は緩和SiGeの層は、プロセスの初期になされた堆積の結果、所望の厚さを有する。この所望の厚さは、具体的には、0.5〜1ミクロン程度になり得る。
次に、図1bを参照すると、脆化ゾーン120が、ウェハ10の厚さ中に作製される。
この脆化ゾーンは、具体的には、層110を貫通して化学物質を注入することによって作製することができる。
この注入される化学物質は1又は数原子の、あるいは1又は数分子の化学物質、たとえば、水素又はヘリウム・イオン、あるいは水素又はヘリウム分子である。
この注入は、異なる化学物質、たとえば、水素及びヘリウムの同時注入でもよい。本明細書では、「注入」は少なくとも2つの化学物質のこのような同時注入も同様に対象として含むことを明記しておく。
この脆化ゾーンが注入によって作製されるとき、この脆化ゾーンが図1bに示すように支持基板100中に位置するように注入パラメータを決めることができる。
この脆化ゾーンが層110自体中(好ましくは、この層の、界面105に隣接する領域中)に位置するようにこれらの注入パラメータを決めることもできる。
層110を堆積させる前に、支持基板100中に多孔質領域を形成することによって、この脆化ゾーンを作製することもできることを明記しておく。
次に、脆化ゾーンを備えるウェハに移るが、このウェハは、対象基板20にボンディングされている。
この対象基板20は、シリコンで作製することができる。
ウェハ10の、対象基板上に張り付いた面は、層110の緩和表面に対応する面である。
このボンディングを実施するために、これらの表面を接触させる前、及びこれらの表面間に任意選択でボンディング層を挿入する前に、これらの表面を洗浄する。
電気絶縁層、たとえば、酸化膜をウェハと対象基板の間に挿入することもできる。
このような酸化膜は、対象基板20の表面の酸化によってもたらすことができる。
それは、層110がSiGeで作製されている場合、その表面の酸化によって同様にもたらすことができる。
層110がGe又はSiGeで作製されている場合は、ボンディングの前に、酸化膜の堆積によって、やはり酸化膜層を層110に結合させることができる。
従って、ボンディングの前に、これらのウェハ及び/又は対象基板を絶縁層に結合することができる。
必要なら、これらの基板の表面粗さをボンディングに適する(すなわち、数オングストロームの実効値を超えない)値まで低下させるために、ボンディングされる基板の一方又は両方の表面を処理することができる。
このような表面処理は研磨ステップでよい。
ボンディング後に、ボンディング界面の強化(consolidation)のために古典的な熱処理を続行することができる。
次に、熱及び/又は機械的なパワーの供給による脆化界面のレベルでの分離に移る。
その結果、図1dに示すように、対象基板20と、層110と、任意選択で支持基板100の残部とを備える構造が得られる。
この構造では、層110自体が、格子定数適合層(層110の、支持基板100の残部に隣接する部分)と、所望の厚さの緩和層とを備える。
この脆化ゾーンが、層110の「格子定数適合層」の層中への注入によって構築される事象においては、得られる構造30は支持基板の残部を含まず、分離の際に、この格子定数適合層の一部分がこの構造30から分離される。
この場合、得られる構造の表面を処理して(図1e)層110の表面状態を改善する。
この表面処理には、研磨ならびに他のタイプの処理を含むことができる。
層110の、緩和した部分に脆化ゾーンを得るように注入を実施することもできる。
このような場合、移転された層は、転位などの欠陥を含まず(あるいはほんの僅かしか含まず)、分離後に得られる構造はどんな追加の処理も必要としない(層110の緩和部分から生じる)表面層をもたらすことができる。
支持基板100の層中に(注入によって、又は多孔質領域を予め形成することによって)脆化ゾーンを作製する場合、次のステップはこの支持基板の残部を選択的に腐食するステップである。
この選択的な腐食は、支持基板の材料のみを腐食する選択的化学エッチングでよい。
このようなエッチングは、(適切なエッチング溶液を選択する)湿式法、あるいは(エネルギー・プラズマ、又は粉砕によって選択的にエッチングする)乾式法によって行なうことができる。
このようなエッチングの前に研磨を行なうことができる。
この選択的腐食の初期に層110の自由表面を処理して、この層110の、転移型の欠陥が閉じ込められる部分に対応する格子定数適合層を除去する。
上記に記載したのは、本発明(支持基板中及び層110中それぞれへの脆化ゾーンの形成)を実施するための2つの主な変形形態である。
これらの2つの場合では、最終構造の活性層が層110の緩和部分に対応する。
第3の主な変形形態によれば、層110が実際には、異なるレベル(すなわち階層)に構成され、この層110は、以下の、
・緩和薄層を製造するために、たとえば、国際特許出願第00/15885号、又は上記で述べたビー、ホランダー(B.Hollander)らの参照文献によって開示されるような技法、あるいは任意の他の周知の技法による第1レベルの堆積、薬品腐食用のストップ層を構成する第2レベルの堆積、及び最終構造の活性層を構築するための緩和層に対応する第3レベルの堆積によって形成する。このような堆積を活性層に対する所望の厚さで行なう。
この第1レベルは格子定数適合層に対応する。これは、SiGe又はGeで作製することができる。
第2レベルは、同時に、第3レベルに対する良好な選択性を有し、自体に対する薬品腐食性を有さねばならず(この点で、レベル2及びレベル3の場合と異なる材料を使用しなければならない。)、自体を囲む2つのレベルと格子定数に関して大きすぎる差異を導入してはいけない(この点で、レベル1、2、及び3は異なり過ぎてはいけない)。
たとえば、以下の組合せを形成することができる。
材料レベル1 材料レベル2 材料レベル3
Ge SiGe(50/50) SiGe又はGe
SiGe 歪みSi SiGe又はGe
レベル1及びレベル3の層が同じ性質の材料から作製されて、これらの2層間に挿入されたレベル2の層がそれ自体の両面で均一な束縛を受けるようにすることが好ましい。
この場合、以下の材料を使用することが好ましい。
材料レベル1 材料レベル2 材料レベル3
Ge SiGe(50/50) Ge
SiGe 歪みSi SiGe
この第3の主な変形形態では、脆化ゾーンを形成し、構造30をボンディングし、かつ分離させるために同一のステップが続く。
従って、この脆化ゾーンは再度層110中に位置することができる。この場合、これは、第1レベルの層(その中に脆化ゾーンが注入によって形成される)中に位置することが好ましい。
最終構造を得るために、第1レベルの残部をなくすための第1の選択的な腐食(この腐食は、具体的には、薬品腐食であり、従って、ストップ層に対応するレベルの挿入を必要とする。)、及びこのストップ層自体をなくすための第2の選択的な腐食の2つの選択的な腐食を実施する。
層110を2つのレベルのみで構成することもできる。その第1レベルは上記で記載したようなものであり、第2レベルは上記で述べたレベル2及び3に類似している。
この場合、第2レベルを、たとえば、歪みシリコンで作製し、他方、第1レベルをSiGe又はGeで作製する。
すなわち、第2レベルが最終構造の活性層を作製し、一方、第1レベルは依然として格子定数適合層を構成している。
この場合、依然として、以下の材料を使用することができる(この表は、前表と同じく限定しない例として与える)。
材料レベル1 材料レベル2
Ge SiGe(50/50)
SiGe 歪みSi
全ての場合において、図1eの構造を作製した後で従来の表面処理の方法を続けることができる。
従って、本発明は、たとえば、Ge又はSiGeの層をシリコン基板上に備える多層構造を作製可能にする。
本発明の場合、層110の適合層はその層中で濃度勾配(たとえば、適合層が、Si支持基板と所与のGe濃度のGe又はSiGe中の緩和層との間にある場合はゲルマニウムの濃度勾配)が存在しないことに留意しなければならない。
従来の適合層には、しばしば、このような濃度勾配が存在し、それはこの適合層中での格子定数の勾配に対応する。
しかし、このような、濃度勾配を有する適合層は、必然的に、比較的厚くなる(適合層の両側の格子定数の差が重要になるほど、適合層が厚くなる)。
国際特許出願第02/15244号には、このような従来の濃度勾配付きの適合層の例が開示されている。
対照的に本発明の場合では、適合層が極めて薄くなることができる。
実際、欠陥(たとえば、転位)が、層110の、支持基板100との界面105に隣接する領域に閉じ込められることを思い出されたい。
本発明のこの特殊な態様は(たとえば、国際特許出願第02/15244号に開示されたような周知の技法に比べて)有利である。
この態様に関連する利点の例には、このような薄い適合層が、支持基板100内への注入により、注入化学物質がこの適合層を横切ることによって脆化ゾーンを形成することができるということがある。
これによって、支持基板100の残存する材料(Si他)の分離及び除去の後で、適合層自体内に位置する脆化ゾーンでの分離によって得られるような分割された表面を処理するための面倒な処理(これは、勾配付き適合層の場合であり、注入によって横切るには厚過ぎる)を必要とせずに、最終構造が極めて良好な品質の表面を得ることが可能になる。
本発明によって得られる構造は、埋め込み領域中でさえ、転位型の欠陥の例であることにも留意しなければならない。
次いで、得られる構造を用いて、追加の層、たとえば、SiGe又はGeの層上へのエピタキシによって成長した歪みシリコンを有することができる。
レベル2の層が歪みSiで作製される場合、シリコン基板上の、歪みシリコン−SiGeの2層からなる最終構造を保つために、一回のみの選択的な腐食をすることが有利なことがある。
この場合、最終構造はストップ層を保存する。
最後に、シリコン基板上に歪みシリコンの層を備える構造を最終的に作製するように、この構造を対象基板上にボンディングする段階の前で、レベル3の層に歪みシリコン層を堆積させることも可能である。
本発明の実施形態を実施するための主なステップを示す図である。 本発明の実施形態を実施するための主なステップを示す図である。 本発明の実施形態を実施するための主なステップを示す図である。 本発明の実施形態を実施するための主なステップを示す図である。 本発明の実施形態を実施するための主なステップを示す図である。

Claims (19)

  1. 半導体材料製の多層構造の製造方法において、前記多層構造が第1半導体材料製の対象基板(20)と第2半導体材料から成る緩和表面薄層を備え、前記2つの半導体材料が異なる格子定数を有する方法であって、
    第1の格子定数を有する第1の半導体材料から成る支持基板(100)を用意するステージと、
    前記支持基板(100)上に層(110)を堆積して、前記層(110)と前記支持基板(100)との間に界面(105)を有する中間ウェハ(10)を形成するステップであって、前記層(110)は、前記支持基板(100)の前記第1の格子定数と異なる第2の格子定数を有する第2の半導体材料から成り、前記堆積は、前記界面(105)に隣接した領域内に位置した格子定数適合層を形成するように行われ、転位型の欠陥の大部分が、前記緩和表面薄層を形成するように閉じこめられている前記格子定数適合層を形成するステップと、
    前記中間ウェハ(10)内に脆化ゾーンを形成するステップと、
    前記中間ウェハ(10)の前記層(110)に対象基板(20)をボンディングするステップと、
    前記脆化ゾーンのレベルで分離して構造(30)を得るステップと、
    前記得られた構造の自由表面を処理して前記格子定数適合層を除去するステップと、
    を含むことを特徴とする方法。
  2. 前記層(110)を前記支持基板(100)上に堆積するステップがエピタキシによってなされることを特徴とする請求項1に記載の方法。
  3. 前記エピタキシが、
    第1設定安定化温度での前記支持基板(100)の温度安定化ステップと、
    前記緩和表面薄層を備える前記層の最終的な所望厚未満の設定厚のベース層が前記支持基板(100)上に得られるまでの前記第1設定安定化温度での気相中の化学成長ステップと、
    前記気相中の化学成長の前記第1設定安定化温度から第2設定温度までへの昇温ステップと、
    前記層(110)の最終所望厚が得られるまで前記第2設定温度で前記気相中の化学成長を継続させるステップとを用いて行なわれることを特徴とする、請求項2に記載の方法。
  4. 前記第1設定温度が400℃〜500℃の範囲であり、前記第2設定温度が750℃〜850℃の範囲であることを特徴とする、請求項3に記載の方法。
  5. 前記第1設定温度が430℃〜460℃の範囲であり、前記第2設定温度が800℃〜850℃の範囲であることを特徴とする、請求項4に記載の方法。
  6. 前記第2の半導体材料から成る前記層(110)が、歪み層を形成しこの層を緩和させることによって作製されることを特徴とする、請求項1に記載の方法。
  7. 前記脆化ゾーンの前記形成が注入によって実施されることを特徴とする、請求項1乃至6のいずれか一項に記載の方法。
  8. 前記注入が、少なくとも2つの化学物質の同時注入であることを特徴とする、請求項7に記載の方法。
  9. 前記注入が、前記脆化ゾーンの形成段階から前記ボンディング段階までの間で実施されることを特徴とする、請求項7又は8いずれかに記載の方法。
  10. 注入が、前記支持基板(100)の厚さ中に前記脆化ゾーンを画定するように実施されることを特徴とする、請求項9に記載の方法。
  11. 注入が、前記格子定数適合層中に前記脆化ゾーンを画定するように実施される、ことを特徴とする請求項9に記載の方法。
  12. 注入が、前記緩和表面薄層中に前記脆化ゾーンを画定するように実施されることを特徴とする、請求項9に記載の方法。
  13. ボンディングの前に、前記中間ウェハ(10)と前記対象基板(20)の間に電気絶縁層が挿入されることを特徴とする、請求項1乃至12のいずれか一項に記載の方法。
  14. ボンディングの前に、前記中間ウェハ(10)の表面に電気絶縁層が形成されることを特徴とする、請求項13に記載の方法。
  15. ボンディングの前に、前記対象基板(20)上に電気絶縁層が形成されることを特徴とする、請求項13乃至14のいずれか一項に記載の方法。
  16. 前記電気絶縁層が酸化膜の層であることを特徴とする、請求項13乃至15のいずれか一項に記載の方法。
  17. 前記多層構造の前記対象基板(20)がシリコンで作製されることを特徴とする、請求項1乃至16のいずれか一項に記載の方法。
  18. 前記支持基板(100)がシリコンで作製されることを特徴とする、請求項1乃至17のいずれか一項に記載の方法。
  19. 前記層(110)がSiGe又はGeで作製されることを特徴とする、請求項1乃至18のいずれか一項に記載の方法。
JP2004558309A 2002-12-06 2003-12-05 多層構造の製造方法 Expired - Lifetime JP4762547B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR02/15499 2002-12-06
FR0215499A FR2848334A1 (fr) 2002-12-06 2002-12-06 Procede de fabrication d'une structure multicouche
PCT/IB2003/006397 WO2004053961A1 (en) 2002-12-06 2003-12-05 Manufacturing process for a multilayer structure

Publications (2)

Publication Number Publication Date
JP2006509361A JP2006509361A (ja) 2006-03-16
JP4762547B2 true JP4762547B2 (ja) 2011-08-31

Family

ID=32320086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004558309A Expired - Lifetime JP4762547B2 (ja) 2002-12-06 2003-12-05 多層構造の製造方法

Country Status (8)

Country Link
EP (1) EP1568073A1 (ja)
JP (1) JP4762547B2 (ja)
KR (1) KR100797210B1 (ja)
CN (1) CN1720605A (ja)
AU (1) AU2003294170A1 (ja)
FR (1) FR2848334A1 (ja)
TW (1) TWI289880B (ja)
WO (1) WO2004053961A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110081B2 (en) 2002-11-12 2006-09-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
KR101196791B1 (ko) * 2008-03-13 2012-11-05 소이텍 절연 매몰층 내에 차징된 영역을 갖는 기판
CN105023991B (zh) * 2014-04-30 2018-02-23 环视先进数字显示无锡有限公司 一种基于无机物的led积层电路板的制造方法
CN108231695A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 复合衬底及其制造方法
CN107195534B (zh) * 2017-05-24 2021-04-13 中国科学院上海微***与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2002525255A (ja) * 1998-09-10 2002-08-13 フランス テレコム 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
US20020168864A1 (en) * 2001-04-04 2002-11-14 Zhiyuan Cheng Method for semiconductor device fabrication
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
WO2002071491A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2002525255A (ja) * 1998-09-10 2002-08-13 フランス テレコム 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US20020168864A1 (en) * 2001-04-04 2002-11-14 Zhiyuan Cheng Method for semiconductor device fabrication
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置

Also Published As

Publication number Publication date
KR100797210B1 (ko) 2008-01-22
EP1568073A1 (en) 2005-08-31
KR20050084146A (ko) 2005-08-26
AU2003294170A1 (en) 2004-06-30
JP2006509361A (ja) 2006-03-16
TW200511393A (en) 2005-03-16
TWI289880B (en) 2007-11-11
CN1720605A (zh) 2006-01-11
FR2848334A1 (fr) 2004-06-11
WO2004053961A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
KR100878061B1 (ko) 복합물 기판의 제조방법
US7919393B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7202124B2 (en) Strained gettering layers for semiconductor processes
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US20040192067A1 (en) Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
JP2005203756A (ja) 水素注入による膜移動および緩和による絶縁体上の歪みシリコン
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
US7001826B2 (en) Wafer with a relaxed useful layer and method of forming the wafer
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
JP4817342B2 (ja) Soiタイプのウェハの製造方法
JP2005109448A (ja) 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP4762547B2 (ja) 多層構造の製造方法
WO2005031852A1 (en) Indirect bonding with disappearance of the bonding layer
JP3707200B2 (ja) 半導体基板の製造方法
JP4980049B2 (ja) 遷移後の薄層の緩和
US7510949B2 (en) Methods for producing a multilayer semiconductor structure
US20050023610A1 (en) Semiconductor-on-insulator structure having high-temperature elastic constraints
KR100842848B1 (ko) 반도체 층의 열처리 방법
KR20070090251A (ko) SiGe 구조체 제조 및 처리방법
TW200826161A (en) Verfahren zur herstellung von SGOI-und GeOI-halbleiterstrukturen
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成
KR20090043109A (ko) 이온 주입에 의한 ion-cut기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs박막제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4762547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term