JP4734747B2

JP4734747B2 - 電流制限回路及び電源回路

Info

Publication number: JP4734747B2
Application number: JP2001109042A
Authority: JP
Inventors: 陽一高野
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2001-04-06
Filing date: 2001-04-06
Publication date: 2011-07-27
Anticipated expiration: 2021-04-06
Also published as: JP2002304225A

Description

【０００１】
【発明の属する技術分野】
本発明は電流制限回路及び電源回路に係り、特に、過電流保護を行うための電流制限回路及び電源回路に関する。
【０００２】
【従来の技術】
図４は従来の一例の回路構成図を示す。
【０００３】
従来の電源回路１は、基準電圧生成回路１１、検出回路１２、制御回路１３、電流制御トランジスタＱ２、電流制限回路１４を含む構成とされている。
【０００４】
基準電圧生成回路１１は、電流源２１、ツェナーダイオード２２から構成され、入力端子Ｔinと接地端子Ｔgndとの間に接続される。基準電圧生成回路１１は、ツェナーダイオード２２のツェナー電圧により基準電圧Ｖzを生成する。基準電圧生成回路１１で生成された基準電圧Ｖzは、制御回路１３に供給される。
【０００５】
検出回路１２は、抵抗Ｒ５、Ｒ６から構成され、出力端子Ｔoutと接地端子Ｔgndとの間に接続される。検出回路１２は、抵抗Ｒ５、Ｒ６により出力端子Ｔoutと接地端子Ｔgndとの間の出力電圧Ｖoutを分圧する。抵抗Ｒ５、Ｒ６により分圧された電圧は、出力電圧Ｖoutに対応した電圧である。この電圧は、検出電圧Ｖsとして制御回路１３に供給される。
【０００６】
制御回路１３は、差動増幅回路３１、トランジスタＱ１から構成される。差動増幅回路３１の非反転入力端子には、基準電圧生成回路１１から基準電圧Ｖzが印加され、差動増幅回路３１の反転入力端子には、検出回路１２から分圧電圧が印加される。
【０００７】
差動増幅回路３１は、基準電圧Ｖzと検出電圧Ｖsとの差に応じた電流を出力する。差動増幅回路３１の出力電流は、トランジスタＱ１のベースに供給される。
【０００８】
トランジスタＱ１は、ＮＰＮトランジスタから構成される。トランジスタＱ１のベースには、差動増幅回路３１及び電流制限回路１４の出力が供給される。また、トランジスタＱ１のコレクタは電流制御トランジスタＱ２、及び電流制限回路１４を構成するトランジスタＱ３のベースに接続され、エミッタは接地端子Ｔgndに接続される。
【０００９】
トランジスタＱ１は、差動増幅回路３１及び電流制限回路１４の出力に応じて電流制御トランジスタＱ２及び電流制限回路１４を構成するトランジスタＱ３のベース電位を制御する。電流制御トランジスタＱ２は、ＰＮＰトランジスタから構成される。電流制御トランジスタＱ２は、エミッタが入力端子Ｔinに接続され、コレクタが出力端子Ｔoutに接続され、ベースがトランジスタＱ１のコレクタに接続される。電流制御トランジスタＱ２は、トランジスタＱ１のコレクタ電位に応じた電流を入力端子Ｔinから出力端子Ｔoutに供給する。
【００１０】
電流制限回路１４は、トランジスタＱ３〜Ｑ６、抵抗Ｒ１〜Ｒ４、ダイオードＤ１を含む構成とされている。
【００１１】
抵抗Ｒ３、Ｒ４は、出力端子Ｔoutと接地端子Ｔgndとの間に直列に接続されており、出力電圧Ｖoutを分圧する。分圧された電圧は、トランジスタＱ４のベースに供給される。
【００１２】
トランジスタＱ４は、ＰＮＰトランジスタから構成される。トランジスタＱ４のベースは抵抗Ｒ３と抵抗Ｒ４との接続点に接続され、エミッタは抵抗Ｒ２を介してトランジスタＱ３のコレクタに接続され、コレクタはトランジスタＱ５のコレクタ及びベースに接続される。
【００１３】
トランジスタＱ５は、ＮＰＮトランジスタから構成される。トランジスタＱ５のコレクタはトランジスタＱ４のコレクタ接続され、エミッタは接地端子Ｔgndに接続され、ベースはトランジスタＱ４のコレクタ及びトランジスタＱ６のベースに接続される。
【００１４】
トランジスタＱ６は、ＮＰＮトランジスタから構成される。トランジスタＱ６のコレクタはトランジスタＱ１のベースに接続され、エミッタは接地端子Ｔgndに接続され、ベースはトランジスタＱ５のベース及びコレクタに接続されている。トランジスタＱ５、Ｑ６は、カレントミラー回路を構成しており、トランジスタＱ４のコレクタ電流に応じた電流をトランジスタＱ１のベースから引き込む。
【００１５】
抵抗Ｒ１及びダイオードＤ１は、トランジスタＱ３のコレクタと接地端子Ｔgndとの間に直列接続され、トランジスタＱ４のコレクタ電流Ｉc4の温度補正を行う。
【００１６】
トランジスタＱ３はＰＮＰトランジスタから構成されている。トランジスタＱ３のエミッタは入力端子Ｔinに接続され、コレクタは抵抗Ｒ１、Ｒ２に接続され、ベースはトランジスタＱ１のコレクタに接続されている。トランジスタＱ３は、トランジスタＱ１のコレクタ電位に応じた電流を抵抗Ｒ１及び抵抗Ｒ２に供給する。なお、トランジスタＱ２、Ｑ３は、トランジスタＱ２のコレクタ電流をＩ0とすると、トランジスタＱ３のコレクタ電流が（Ｉ0／ｎ）となるように素子の面積が設定されている。
【００１７】
トランジスタＱ４がオフのときには、ダイオードＤ１の順方向電圧をＶD1とすると、トランジスタＱ３のコレクタ電位Ｖａは、
Ｖａ＝ＶD1＋Ｒ１×（Ｉ0／ｎ）
で表わすことができる。
【００１８】
抵抗Ｒ３と抵抗Ｒ４との接続点の電位をＶb、トランジスタＱ４のベース−エミッタ間電圧をＶbe4としたとき、トランジスタＱ３のコレクタ電位Ｖａが
Ｖａ＝Ｖb＋Ｖbe4
になると、トランジスタＱ４がオンする。
【００１９】
トランジスタＱ４のコレクタ電流Ｉc4は、

で表すことができる。
【００２０】
上記トランジスタＱ４のコレクタ電流Ｉc4がトランジスタＱ５、Ｑ６より構成されるカレントミラー回路によりトランジスタＱ１のベースより引き込まれる。これにより、トランジスタＱ１のコレクタ電流が減少し、トランジスタＱ２のコレクタ電流が低減し、出力電流Ｉ0が制限される。
【００２１】
このとき、出力電流Ｉ0と出力電圧Ｖ0との特性は、フの字特性を示す。
【００２２】
図４は従来の一例の電流−電圧特性図を示す。
【００２３】
上記電源回路１で、電圧Ｖbが低減し、トランジスタＱ４の飽和領域に入ると、トランジスタＱ４のコレクタ電流Ｉc4が飽和する。このため、図４に示すように出力電流Ｉ0が所定の電流Ｉcで飽和していた。
【００２４】
【発明が解決しようとする課題】
しかるに、従来の電源回路１は、図４に示すような電流−電圧特性を持つため、素子によるショート電流にバラツキ、温度特性によるショート電流のバラツキが発生する。これにより電源回路毎に発熱量のバラツキが発生する。また、過電流負荷時の起動時に図４にＡで示す飽和部分で、出力電圧Ｖ0の立ち上がりなだらかになるので、起動不良が発生する可能性がある。
【００２５】
本発明は上記の点に鑑みてなされたもので、電流−電圧特性を理想のフの字特性に近似できる電流制限回路及び電源回路を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の請求項１は、出力電圧（Ｖout）に応じた検出電圧（Ｖb）を生成する検出回路（Ｒ３、Ｒ４）と、前記検出電圧（Ｖb）に応じた制御電流を生成する制御電流生成回路（Ｑ４〜Ｑ６）とを有し、前記制御電流に応じて出力電流を制限する電流制限回路（１０１）において、
前記検出回路（Ｒ３、Ｒ４）と前記制御電流生成回路（Ｑ４〜Ｑ６）との間に設けられ、前記制御電流生成回路（Ｑ４〜Ｑ６）が飽和動作しないように前記検出電圧（Ｖb）を制御する飽和動作防止回路（Ｄ２）を設けてなる。
【００２７】
請求項２は、前記制御電流生成回路（Ｑ４〜Ｑ６）を、前記検出電圧（Ｖb）がベースに供給され、コレクタから前記制御電流を出力するトランジスタ（Ｑ４）を含む構成とし、前記飽和動作防止回路（Ｄ２）は、前記検出電圧を前記トランジスタ（Ｑ４）が飽和動作しないようにシフトさせるように動作させる。
【００２８】
請求項３は、前記飽和動作防止回路（Ｄ２）は、前記検出回路（Ｒ３、Ｒ４）と前記トランジスタ（Ｑ４）のベースとの間に直列に接続されたダイオードであることを特徴とする。
【００２９】
請求項４は、前記制御電流生成回路（Ｑ４、Ｑ６）から出力される制御電流を前記飽和動作防止回路（Ｄ２）の温度特性に応じて補正する温度特性補正回路（Ｄ３）を設けてなる。
【００３０】
請求項５は、出力電圧に応じて第１の検出電圧を生成する第１の検出回路（１２）と、前記第１の検出電圧に応じて出力電流を前記出力電圧が一定になるように制御する制御回路（１１，１３）と、前記出力電圧に応じて第２の検出電圧を生成する第２の検出回路（Ｒ３、Ｒ４）と、前記第２の検出電圧に応じて制御電流を生成し、前記制御回路（１１、１３）を制御する制御電流生成回路（Ｑ４〜Ｑ６）とを有する電源回路において、
前記第２の検出回路（Ｒ３、Ｒ４）と前記制御電流生成回路（Ｑ４〜Ｑ６）との間に設けられ、前記制御電流生成回路（Ｑ４〜Ｑ６）が飽和動作しないように前記検出電圧を制御する飽和動作防止回路（Ｄ２）を設けてなる。
【００３１】
本発明によれば、飽和動作防止回路（Ｄ２）により制御電流生成回路（Ｑ４〜Ｑ６）が飽和動作しないように前記検出電圧を制御することにより、制御電流生成回路（Ｑ４〜Ｑ６）が飽和動作して、出力電流を制限できなくなることがないので、出力電流を常に制限することができる。このため、所望の特性、例えば、正しいフの字特性を得ることができる。よって、出力電流のばらつきを防止でき、したがって、回路の発熱量を一定にできる。
【００３２】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００３３】
本実施例の電源回路１００は、電流制限回路１０１の構成が図３に示す従来の電源回路１と相違する。本実施例の電源制限回路１０１は、図３に示す従来の電流制限回路１４において、抵抗Ｒ３と抵抗Ｒ４との接続点と、トランジスタＱ４のベースとの間にダイオードＤ２を挿入するとともに、ダイオードＤ１と接地端子Ｔgndとの間にダイオードＤ３を挿入した構成とされている。
【００３４】
ダイオードＤ２は、アノードがトランジスタＱ４のベースに接続され、カソードが抵抗Ｒ３と抵抗Ｒ４との接続点に接続される。トランジスタＱ４のベース電圧は、抵抗Ｒ３と抵抗Ｒ４との接続点の電位ＶbをダイオードＤ３の順方向電圧分だけシフトアップした電圧となる。
【００３５】
このため、抵抗Ｒ３と抵抗Ｒ４との接続点の電圧Ｖbが「０」になったとき、トランジスタＱ４のベース電圧は、ダイオードＤ２の順方向電圧に保持される。
このため、出力電圧Ｖ0が「０」になる前に、トランジスタＱ４が飽和することがない。すなわち、出力電圧Ｖ0が「０」になる前に、出力電流Ｉ0が飽和することがない。
【００３６】
ダイオードＤ３は、抵抗Ｒ１及びダイオードＤ１に直列に接続される。ダイオードＤ３は、ダイオードＤ２の温度特性による電圧変化を保証するための素子である。ダイオードＤ３は、ダイオードＤ２と略同じ温度特性を有するものを用いる。
【００３７】
例えば、ダイオードＤ２、Ｄ３が正の温度特性を有する場合、周囲温度が上昇すると、ダイオードＤ２に流れる電流が増加する。このため、トランジスタＱ４のコレクタ電流が増加しようとする。しかし、このとき、ダイオードＤ３に流れる電流が増加する。このため、トランジスタＱ４のエミッタ電流が減少する。よって、トランジスタＱ４のコレクタ電流Ｉc4には変化が現れない。
【００３８】
図２は本発明の一実施例の電流−電圧特性図を示す。
【００３９】
本実施例の電源回路１００によれば、出力端子Ｔoutが短絡し、抵抗Ｒ３と抵抗Ｒ４との接続点の電圧Ｖbが「０」、すなわち、出力電圧Ｖ0が「０」になったときに、トランジスタＱ４が飽和しない。このため、図２に示すように出力電流Ｉ0と出力電圧Ｖ0との特性を理想的なフの字特性とすることができる。
【００４０】
よって、ショート電流のバラツキ、温度特性によるショート電流のバラツキを低減でき、ショート電流を安定化できる。このため、電源回路毎の発熱量のバラツキを低減できる。
【００４１】
なお、本実施例では、ダイオードＤ２、Ｄ３は、ダイオード接続されたトランジスタで構成してもよい。また、単なる抵抗であってもよい。要はトランジスタＱ４のベース電圧を抵抗Ｒ３、Ｒ４の接続点からシフトアップできるものであればよい。
【００４２】
【発明の効果】
上述の如く、本発明によれば、飽和動作防止回路により制御電流生成回路が飽和動作しないように前記検出電圧を制御することにより、制御電流生成回路が飽和動作して、出力電流を制限できなくなることがないので、出力電流を常に制限することができ、よって、所望の特性、例えば、理想的なフの字特性を得ることができる。このため、出力電流のばらつきを防止でき、したがって、回路の発熱量を一定にできる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の電流−電圧特性図である。
【図３】従来の一例の回路構成図である。
【図４】従来の一例の電流−電圧特性図である。
【符号の説明】
１１基準電圧生成回路
１２検出回路
１３制御回路
２１電流源
２２ツェナーダイオード
３１差動増幅回路
Ｑ２電流制御用トランジスタ
１００電源回路
１０１電流制限回路
Ｄ２、Ｄ３ダイオード

Claims

出力電圧に応じた検出電圧を生成する検出回路と、前記検出電圧に応じた制御電流を生成する制御電流生成回路とを有し、前記制御電流生成回路は、前記検出電圧がベースに供給され、コレクタから前記制御電流を出力するトランジスタを含む構成とし、前記制御電流に応じて出力電流を制限する電流制限回路において、
前記検出回路と前記トランジスタのベースとの間に直列に設けられ、前記トランジスタが飽和動作しないように前記検出電圧をシフトさせる第１のダイオードと、
前記トランジスタのエミッタ側とグランドとの間にカソードをグランド側にして直列に設けられた第２のダイオード及び第３のダイオードとを有することを特徴とする電流制限回路。
前記第１のダイオードと前記第２のダイオードとの温度特性が同じである、請求項１に記載の電流制限回路。
出力電圧に応じた検出電圧を生成する検出回路と、前記検出電圧に応じた制御電流を生成する制御電流生成回路とを有し、前記制御電流生成回路は、前記検出電圧がベースに供給され、コレクタから前記制御電流を出力するトランジスタを含む構成とし、前記制御電流に応じて出力電流を制限する電流制限回路において、
前記検出回路と前記トランジスタのベースとの間に直列に設けられ、前記トランジスタが飽和動作しないように前記検出電圧をシフトさせる第１のダイオードと、
前記トランジスタのエミッタ側とグランドとの間にカソードをグランド側にして直列に設けられた第２のダイオードとを有し、
前記第１のダイオードと前記第２のダイオードとの温度特性が同じ、ことを特徴とする電流制限回路。
出力電圧に応じて第１の検出電圧を生成する第１の検出回路と、前記第１の検出電圧に応じて出力電流を前記出力電圧が一定になるように制御する制御回路と、前記出力電圧に応じて第２の検出電圧を生成する第２の検出回路と、前記第２の検出電圧に応じて前記制御回路を制御する制御電流生成回路とを有し、前記制御電流生成回路は、前記第２の検出電圧がベースに供給され、コレクタから制御電流を出力するトランジスタを含む構成とする電源回路において、
前記第２の検出回路と前記トランジスタのベースとの間に直列に設けられ、前記トランジスタが飽和動作しないように前記第２の検出電圧をシフトさせる第１のダイオードと、
前記トランジスタのエミッタ側とグランドとの間にカソードをグランド側にして直列に設けられた第２のダイオード及び第３のダイオードとを有することを特徴とする電源回路。
前記第１のダイオードと前記第２のダイオードとの温度特性が同じである、請求項４に記載の電源回路。
出力電圧に応じて第１の検出電圧を生成する第１の検出回路と、前記第１の検出電圧に応じて出力電流を前記出力電圧が一定になるように制御する制御回路と、前記出力電圧に応じて第２の検出電圧を生成する第２の検出回路と、前記第２の検出電圧に応じて前記制御回路を制御する制御電流生成回路とを有し、前記制御電流生成回路は、前記第２の検出電圧がベースに供給され、コレクタから制御電流を出力するトランジスタを含む構成とする電源回路において、
前記第２の検出回路と前記トランジスタのベースとの間に直列に設けられ、前記トランジスタが飽和動作しないように前記第２の検出電圧をシフトさせる第１のダイオードと、
前記トランジスタのエミッタ側とグランドとの間にカソードをグランド側にして直列に設けられた第２のダイオードとを有し、
前記第１のダイオードと前記第２のダイオードとの温度特性が同じ、ことを特徴とする電源回路。