JP2021101520A - 演算増幅器 - Google Patents

Abstract

【課題】演算増幅器の出力位相反転現象の発生を防止し且つ入力換算雑音電圧特性の悪化を防止する。【解決手段】トランジスタＱ１，Ｑ２、第１負荷，第２負荷、電流源Ｉ１を有する入力差動回路と、ベースがトランジスタＱ１のコレクタに接続されるトランジスタＱ３、ベースがトランジスタＱ２のコレクタに接続されるトランジスタＱ４を含む中間回路と、正転入力端子１とトランジスタＱ４のエミッタの間に接続されたダイオードＤ１と、反転入力端子２とトランジスタ３のエミッタの間に接続されたダイオードＤ２と、トランジスタＱ３、Ｑ４のエミッタ電圧の差分に応じた電圧を出力する出力差動回路６とを備える。【選択図】図１

Description

本発明はバイポーラトランジスタを使用した演算増幅器に関する。

演算増幅器では、入力電圧がバイポーラの入力トランジスタのコレクタ側の電源電圧を大きく超えた場合、その入力トランジスタのベース・コレクタ間の寄生ダイオードを通過する電流が原因で出力電圧が変化して、出力電圧が入力電圧と逆位相になる出力位相反転現象を引き起こす。

図２にこのような出力位相反転現象を防止する対策を施していない演算増幅器を示す。１は正転入力端子、２は反転入力端子、３は出力端子、４は電圧がＶccの電源端子、５は接地端子、６は出力差動回路である。

Ｑ１，Ｑ２はエミッタが電流源Ｉ１に共通接続された入力差動回路を構成するＮＰＮトランジスタであり、ベースが正転入力端子１、反転入力端子２に接続され、コレクタと電源端子４の間にそれぞれ負荷としての抵抗Ｒ１，Ｒ２が接続されている。抵抗Ｒ１，Ｒ２の抵抗値は同値である。Ｄbc1はトランジスタＱ１のベース・コレクタ間の寄生ダイオード、Ｄbc2はトランジスタＱ２のベース・コレクタ間の寄生ダイオードである。出力差動回路６はトランジスタＱ１，Ｑ２のコレクタに現れる電圧Ｖ_-IN，Ｖ_+INの差分に応じた電圧を出力端子３に出力する。

図２の演算増幅器において、正転入力端子１と反転入力端子２にトランジスタＱ１，Ｑ２が正常に動作する電圧を印加した場合、出力差動回路６の正転入力端子６１の入力電圧Ｖ_+IN，反転入力端子６２の入力電圧Ｖ_-INは、それぞれ式（１）、（２）となる。

ここで、Ｉ_CQ1はトランジスタＱ１のコレクタ電流、Ｉ_CQ2はトランジスタＱ２のコレクタ電流である。

正転入力端子１と反転入力端子２に電圧Ｖcc／２を印加した場合、電流源Ｉ１の電流をＩ１とすると、トランジスタＱ１，Ｑ２には同じコレクタ電流（＝Ｉ１／２）が流れ、同じ抵抗値である抵抗Ｒ１，Ｒ２にも同じ電流が流れる。このため、出力差動回路６の入力電圧Ｖ_+IN，Ｖ_-INは同じ電圧となる。

ここで、例えば正転入力端子１の印加電圧を上昇させた場合、トランジスタＱ１のコレクタ電流が増加し、トランジスタＱ２のコレクタ電流が減少する。このトランジスタＱ１のコレクタ電流の増加量とトランジスタＱ２のコレクタ電流の減少量は等しくなる。このときの電流の変動分をΔＩとすると、出力差動回路６の入力電圧Ｖ_+IN，Ｖ_-INは、

となる。

これにより、Ｖ_+IN＞Ｖ_-INとなり、出力差動回路６の出力端子３の電圧は増加する。この動作は図２の演算増幅器としての正常動作である。

しかし、正転入力端子１の印加電圧が上昇し、電源電圧Ｖccよりも更に高い電圧になると、トランジスタＱ１の寄生ダイオードＤbc1がオンすることで、出力差動回路６の入力電圧Ｖ_-INが式（６）のように変化する。

Ｖ_INPは正転入力端子１の電圧である。Ｖ_Dbc1は寄生ダイオードＤbc1にかかる電圧であり、０．７Ｖ程度である。

一方、トランジスタＱ２はオフすることで、そのコレクタ電流Ｉ_CQ2はゼロとなり、出力差動回路６の入力電圧Ｖ_+INは式（７）のように変化する。

ここで

となるまで正転入力端子１の電圧Ｖ_INPが上昇すると、Ｖ_+IN＜Ｖ_-INとなり、出力差動回路６の出力端子３の電圧が低下する方向に働いてしまう。これが出力位相反転現象である。

そこで、面積の大きいダイオードを用いずに出力位相反転現象の防止対策を施した演算増幅器として、図３に示すように、入力トランジスタＱ１，Ｑ２のベースに抵抗Ｒ５，Ｒ６をそれぞれ直列接続し、正転入力端子１とトランジスタＱ２のコレクタとの間にダイオードＤ４を接続し、反転入力端子２とトランジスタＱ１のコレクタとの間にダイオードＤ５を接続する構成がある（特許文献１）。

この図３の演算増幅器では、例えば正転入力端子１の電圧が電源電圧Ｖccよりも高くなったとき、正転入力端子１→ダイオードＤ４→抵抗Ｒ２を経由して電源端子４に流れる電流により発生する入力電圧Ｖ_+INが、正転入力端子１→抵抗Ｒ５→寄生ダイオードＤbc1→抵抗Ｒ１を経由して電源端子４に流れる電流により発生する電圧Ｖ_-INよりも高くなるように、抵抗Ｒ５の値を設定することにより、Ｖ_+IN＞Ｖ_-INにすることができるので、このときの出力位相反転現象の発生を防止することができる。

また、反転入力端子２の電圧が電源電圧Ｖccよりも高くなったとき、反転入力端子２→ダイオードＤ５→抵抗Ｒ１を経由して電源端子４に流れる電流により発生する電圧Ｖ_-INが、反転入力端子２→抵抗Ｒ６→寄生ダイオードＤbc2→抵抗Ｒ２を経由して電源端子４に流れる電流により発生する電圧Ｖ_+INよりも高くなるように、抵抗Ｒ６の値を設定することにより、Ｖ_+IN＜Ｖ_-INにすることができるので、このときの出力位相反転現象の発生を防止することができる。

特開２０１０−２８３１１号公報

ところが、図３に示す演算増幅器では、正転入力端子１に入力する過大電圧を抵抗Ｒ１とで分圧するための抵抗Ｒ５をトランジスタＱ１のベースに直列接続し、反転入力端子２に入力する過大電圧を抵抗Ｒ２とで分圧するための抵抗Ｒ６をトランジスタＱ２のベースに直列接続する必要があるため、それらの抵抗Ｒ５，Ｒ６が常時接続されることになり、通常動作時でも、それらの抵抗Ｒ５，Ｒ６が発生する熱雑音によって、演算増幅器全体の入力換算雑音電圧特性が悪化してしまうという問題がある。

本発明の目的は、出力位相反転現象の発生を防止し且つ演算増幅器全体の入力換算雑音電圧特性の悪化を防止した演算増幅器を提供することである。

上記目的を達成するために、請求項１にかかる発明は、ベースが第１入力端子に接続されコレクタが第１負荷を介して第１電源端子に接続されたバイポーラ第１導電型の第１トランジスタ、ベースが第２入力端子に接続されコレクタが第２負荷を介して前記第１電源端子に接続されたバイポーラ第１導電型の第２トランジスタ、前記第１及び第２トランジスタのエミッタと第２電源端子との間に接続された第１電流源を含む入力差動回路と、前記第２トランジスタのコレクタ電圧を第３入力端子に入力し前記第１トランジスタのコレクタ電圧を第４入力端子に入力する出力差動回路と、を備えた演算増幅器において、ベースが前記第１トランジスタのコレクタに接続されエミッタが前記第４入力端子に接続されるバイポーラ第１導電型の第３トランジスタ、ベースが前記第２トランジスタのコレクタに接続されエミッタが前記第３入力端子に接続されるバイポーラ第１導電型の第４トランジスタを含む中間回路と、前記第１入力端子と前記第４トランジスタのエミッタの間に接続された第１ダイオードと、前記第２入力端子と前記第３トランジスタのエミッタの間に接続された第２ダイオードと、を更に備えていることを特徴とする。

請求項２にかかる発明は、請求項１に記載の演算増幅器において、前記第３及び第４トランジスタのコレクタと前記第１電源端子との間に第３ダイオードが接続されていることを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の演算増幅器において、前記第３トランジスタのエミッタと前記第４入力端子の間に挿入接続されたバイポーラ第２導電型の第５トランジスタと、前記第４トランジスタのエミッタと前記第３入力端子の間に挿入接続されたバイポーラ第２導電型の第６トランジスタを更に備え、前記第５及び第６トランジスタのベースに共通の電圧が印加されていることを特徴とする。

請求項４にかかる発明は、請求項３に記載の演算増幅器において、前記共通の電圧は、通常動作時に前記第１及び第２ダイオードがオンせず、前記第１入力端子に前記第１電源端子の電圧以上の電圧が印加したときに前記第１ダイオードがオンし、前記第２入力端子に前記第１電源端子の電圧以上の電圧が印加したときに前記第２ダイオードがオンするよう、前記第５及び第６トランジスタを制御する電圧に設定されていることを特徴とする。

本発明によれば、第１入力端子又は第２入力端子に電源電圧以上の電圧が入力したときに、第１又は第２ダイオードを経由する電流により発生する電圧は、そのまま出力差動回路の一方の入力端子に入力するが、入力差動回路の第１又は第２トランジスタの寄生ダイオードを経由する電流により発生する電圧は、中間回路の第３又は第４トランジスタのベース・エミッタ間電圧分だけ低くなって出力差動回路の他方の入力端子に入力するので、出力位相反転現象の発生を防止することができる。また、第１及び第２トランジスタのベースに抵抗を直列接続する必要がないため、出力位相反転現象防止対策が施されていない場合と同等の入力換算雑音電圧特性を有する演算増幅器を得ることができる。

本発明の実施例の演算増幅器の回路図である。 従来の演算増幅器の回路図である。 出力位相反転現象防止対策が施された従来の演算増幅器の回路図である。 図２の演算増幅器に１倍の閉ループとなる帰還を掛けて一方の入力端子に電源電圧以上の振幅のサイン波を入力したときの出力電圧のシミュレーション結果を示す波形図である。 図１の演算増幅器に１倍の閉ループとなる帰還を掛けて一方の入力端子に電源電圧以上の振幅のサイン波を入力したときの出力電圧のシミュレーション結果を示す波形図である。

図１に本発明の演算増幅器の一実施例の回路を示す。１は正転入力端子（請求項の第１入力端子）、２は反転入力端子（請求項の第２入力端子）、３は出力端子、４は電圧Ｖccの電源端子、５は接地端子、６は出力差動回路，６１は出力差動回路の正転入力端子（請求項の第３入力端子）、６２は反転入力端子（請求項の第４入力端子）である。

Ｑ１，Ｑ２はエミッタが電流源Ｉ１に共通接続された入力差動回路を構成するＮＰＮトランジスタであり、ベースが正転入力端子１、反転入力端子２に接続され、コレクタと電源端子４の間にそれぞれ負荷としての抵抗Ｒ１，Ｒ２が接続されている。抵抗Ｒ１，Ｒ２の抵抗値は同値である。Ｄbc1はトランジスタＱ１のベース・コレクタ間の寄生ダイオード、Ｄbc2はトランジスタＱ２のベース・コレクタ間の寄生ダイオードである。

Ｑ３，Ｑ４はコレクタがダイオードＤ３に共通接続され中間回路を構成するＮＰＮトランジスタであり、ベースがトランジスタＱ１，Ｑ２のコレクタに接続され、エミッタがＰＮＰトランジスタＱ５，Ｑ６と負荷としての抵抗Ｒ３，Ｒ４を介して接地端子５に接続されている。抵抗Ｒ３，Ｒ４の抵抗値は同値である。トランジスタＱ５，Ｑ６はバッファ回路を構成するトランジスタであり、ベースに固定電圧Ｖａが印加されている。Ｄ１は正転入力端子１とトランジスタＱ４のエミッタ間に接続されたダイオード、Ｄ２は反転入力端子２とトランジスタＱ３のエミッタ間に接続されたダイオードである。出力差動回路６は、トランジスタＱ３，Ｑ４のエミッタ電圧、つまり抵抗Ｒ３，Ｒ４に生じる電圧Ｖ_-IN，Ｖ_+INの差分に対応した電圧を出力端子３から出力する。

ここで、トランジスタＱ１，Ｑ２が正常に動作する入力電圧範囲において、正転入力端子１に高い電圧を印加し、反転入力端子２に低い電圧を印加した場合のトランジスタＱ１のコレクタ電流とトランジスタＱ２のコレクタ電流の変動分をΔＩとすると、トランジスタＱ３，Ｑ４のベース電圧Ｖ_BQ3、Ｖ_BQ4はそれぞれ式（９），（１０）で表される。

従って、Ｖ_BQ3＜Ｖ_BQ4となる。

また、トランジスタＱ３，Ｑ４のエミッタ電圧Ｖ_EQ3，Ｖ_EQ4は、それらのトランジスタＱ３，Ｑ４のベース電圧Ｖ_BQ3、Ｖ_BQ4からベース・エミッタ間電圧分だけ低下した電圧となる。トランジスタＱ３のベース・エミッタ間電圧をＶ_BEQ3とし、トランジスタＱ４のベース・エミッタ間電圧をＶ_BEQ4とするとき、Ｖ_BEQ3≒Ｖ_BEQ4≒Ｖ_BEとすると、エミッタ電圧Ｖ_EQ3，Ｖ_EQ4は、

となり、Ｖ_EQ3＜Ｖ_EQ4となる。

このエミッタ電圧Ｖ_EQ3，Ｖ_EQ4の大小関係は、トランジスタＱ５，Ｑ６を介して出力差動回路６の正転入力端子６１、反転入力端子６２にそのまま印加されるため、Ｖ_+IN＞Ｖ_-INとなり、出力差動回路６の出力端子３の電圧は増加する方向に働く。以上が図１の演算増幅器の正常動作である。

ここで、正転入力端子１の電圧Ｖ_INPが寄生ダイオードＤbc1がオンするまで上昇した場合、トランジスタＱ３のベース電圧Ｖ_BQ3は、

となる。トランジスタＱ３のエミッタ電圧Ｖ_EQ3は式（１１）と同様であるので、

となる。

一方、ダイオードＤ１がオンするので、トランジスタＱ４のエミッタ電圧Ｖ_EQ4は、そのダイオードＤ１にかかる電圧をＶ_D1とすると、

となる。

従って、各ダイオードの順方向電圧はほぼ等しいと考えてＶ_Dbc1≒Ｖ_D1とすると、式（１４），（１５）より、電圧Ｖ_EQ3は電圧Ｖ_EQ4よりも電圧Ｖ_BE分だけ低い電圧となり、Ｖ_EQ3＜Ｖ_EQ4となる。これより、正常動作時と同様に、Ｖ_+IN＞Ｖ_-INとなり、出力差動回路６の出力端子３の電圧は増加する方向に働くため、出力位相反転現象は発生しない。

また、反転入力端子２の印加電圧Ｖ_INNが寄生ダイオードＤbc2がオンするまで上昇した場合は、上記と反対に、電圧Ｖ_EQ4が電圧Ｖ_EQ3よりも電圧Ｖ_BE分だけ低い電圧となり、Ｖ_EQ3＞Ｖ_EQ4となる。これより、正常動作時と同様に、Ｖ_+IN＜Ｖ_-INとなり、出力差動回路６の出力端子３の電圧は低下する方向に働くため、出力位相反転現象は発生しない。

なお、ダイオードＤ３は、トランジスタＱ４のエミッタにダイオードＤ１を経由して正転入力端子１から電源電圧Ｖccよりも高い電圧が印加したときに、そのトランジスタＱ４を破壊から保護し、またトランジスタＱ３のエミッタにダイオードＤ２を経由して反転入力端子２から電源電圧Ｖccよりも高い電圧が印加したときに、そのトランジスタＱ３を破壊から保護する。

トランジスタＱ５，Ｑ６からなるバッファ回路は、そのベースに固定電圧Ｖａが印加されているので、この電圧Ｖａの値を適宜設定することにより、ダイオードＤ１，Ｄ２を、入力端子１，２に過剰電圧が印加したときにのみオンさせ、通常動作時にはオフにすることができる。

図４に、図２の従来の演算増幅器に１倍の閉ループとなる帰還を掛けて入力に電源電圧以上の振幅のサイン波を入力したときの出力電圧のシミュレーション結果を示す。この図４では、入力電圧が上側の電源電圧Ｖccを超えた際に出力位相反転現象が発生し、出力電圧が大幅に低下していることが分かる。

図５に、図１の本実施例の演算増幅器で同様にシミュレーションした結果を示す。この図５では、電源電圧Ｖccを超えても出力電圧が低下せず、出力位相反転現象が抑制されていることが分かる。

以上のように、本実施例では、正転入力端子１に電源電圧Ｖccを超える電圧が印加した際には、正転入力端子１→寄生ダイオードＤbc1→トランジスタＱ３のベース・エミッタ間→トランジスタＱ５のエミッタ・コレクタ間→抵抗Ｒ３を経由して接地端子５に流れる電流により発生する電圧Ｖ_-INが、正転入力端子１→ダイオードＤ１→トランジスタＱ６のエミッタ・コレクタ間→抵抗Ｒ４を経由して接地端子５に流れる電流により発生する電圧Ｖ_+INよりも、Ｖ_BE3分だけ低くなることで、Ｖ_+IN＞Ｖ_-INとなり、出力差動回路６の出力端子３の電圧の出力位相反転現象が防止される。

また、反転入力端子２に電源電圧Ｖccを超える電圧が印加した際には、反転入力端子２→寄生ダイオードＤbc2→トランジスタＱ４のベース・エミッタ間→トランジスタＱ６のエミッタ・コレクタ間→抵抗Ｒ４を経由して接地端子５に流れる電流により発生する電圧Ｖ_+INが、反転入力端子２→ダイオードＤ２→トランジスタＱ５のエミッタ・コレクタ間→抵抗Ｒ３を経由して接地端子５に流れる電流により発生する電圧Ｖ_-INよりも、Ｖ_BE4分だけ低くなることで、Ｖ_+IN＜Ｖ_-INとなり、出力差動回路６の出力端子３の電圧の出力位相反転現象が防止される。

つまり、図３における抵抗Ｒ５，Ｒ６の機能をトランジスタＱ３，Ｑ４のベース・エミッタ間電圧Ｖ_BE3、Ｖ_BE4より実現しているので、抵抗Ｒ５，Ｒ６を使用する必要がなく、入力換算雑音電圧特性の劣化の問題は生じない。

なお、図１ではトランジスタＱ３，Ｑ４のコレクタを共通接続して電源端子４との間に保護用のダイオードＤ３を接続しているが、トランジスタＱ３，Ｑ４のそれぞれのコレクタを分離して、それらのコレクタと電源端子４との間に個々に保護用のダイオードを接続してもよい。

１：正転入力端子（第１入力端子）、２：反転入力端子（第２入力端子）、３：出力端子、４：電源端子、５：接地端子、６：出力差動回路、６１：正転入力端子（第３入力端子）、６２：反転入力端子（第４入力端子）
Ｑ１，Ｑ２，Ｑ３，Ｑ４：ＮＰＮトランジスタ
Ｑ５，Ｑ６：ＰＮＰトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６：抵抗
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５：ダイオード
Ｄbc1：トランジスタＱ１のベース・コレクタ間の寄生ダイオード
Ｄbc2：トランジスタＱ２のベース・コレクタ間の寄生ダイオード

Claims (4)

1. ベースが第１入力端子に接続されコレクタが第１負荷を介して第１電源端子に接続されたバイポーラ第１導電型の第１トランジスタ、ベースが第２入力端子に接続されコレクタが第２負荷を介して前記第１電源端子に接続されたバイポーラ第１導電型の第２トランジスタ、前記第１及び第２トランジスタのエミッタと第２電源端子との間に接続された第１電流源を含む入力差動回路と、前記第２トランジスタのコレクタ電圧を第３入力端子に入力し前記第１トランジスタのコレクタ電圧を第４入力端子に入力する出力差動回路と、を備えた演算増幅器において、
   ベースが前記第１トランジスタのコレクタに接続されエミッタが前記第４入力端子に接続されるバイポーラ第１導電型の第３トランジスタ、ベースが前記第２トランジスタのコレクタに接続されエミッタが前記第３入力端子に接続されるバイポーラ第１導電型の第４トランジスタを含む中間回路と、
   前記第１入力端子と前記第４トランジスタのエミッタの間に接続された第１ダイオードと、
   前記第２入力端子と前記第３トランジスタのエミッタの間に接続された第２ダイオードと、
   を更に備えていることを特徴とする演算増幅器。
2. 請求項１に記載の演算増幅器において、
   前記第３及び第４トランジスタのコレクタと前記第１電源端子との間に第３ダイオードが接続されていることを特徴とする演算増幅器。
3. 請求項１又は２に記載の演算増幅器において、
   前記第３トランジスタのエミッタと前記第４入力端子の間に挿入接続されたバイポーラ第２導電型の第５トランジスタと、前記第４トランジスタのエミッタと前記第３入力端子の間に挿入接続されたバイポーラ第２導電型の第６トランジスタを更に備え、
   前記第５及び第６トランジスタのベースに共通の電圧が印加されていることを特徴とする演算増幅器。
4. 請求項３に記載の演算増幅器において、
   前記共通の電圧は、通常動作時に前記第１及び第２ダイオードがオンせず、前記第１入力端子に前記第１電源端子の電圧以上の電圧が印加したときに前記第１ダイオードがオンし、前記第２入力端子に前記第１電源端子の電圧以上の電圧が印加したときに前記第２ダイオードがオンするよう、前記第５及び第６トランジスタを制御する電圧に設定されていることを特徴とする演算増幅器。

Images