JP3175765B2 - 半導体ウエハーの検査方法 - Google Patents
半導体ウエハーの検査方法Info
- Publication number
- JP3175765B2 JP3175765B2 JP34898898A JP34898898A JP3175765B2 JP 3175765 B2 JP3175765 B2 JP 3175765B2 JP 34898898 A JP34898898 A JP 34898898A JP 34898898 A JP34898898 A JP 34898898A JP 3175765 B2 JP3175765 B2 JP 3175765B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- semiconductor wafer
- region
- contact hole
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
ールを有する半導体ウエハーの検査方法に関する。
ルと呼ばれる穴を多数設けている。コンタクトホールと
は、異なった導体層間を電気的に導通するために、シリ
コン酸化膜などの絶縁膜に設ける直径が0.2ミクロン
よりも小さな穴をいう。コンタクトホールは、通常RI
E等のエッチングによってシリコン酸化膜に形成する
が、穴の深さと直径との比であるアスペクト比率は年々
変遷する傾向にあり、形状はより長細い形状となってい
る。
程が終了した後に判断する。通常、正しい諸条件でコン
タクトホールを形成すると、基板に貫通した穴ができ
る。しかし、諸条件が正しく設定されていないと、基板
に穴が貫通せず酸化膜が底に残ってしまう。
導体装置に電子ビームを注入して、半導体基板を貫通す
る電流を測定してシリコン酸化膜の有無(厚み)を求め
ることによって、コンタクトホールが基板を貫通するよ
うに形成されているか否かを求める手法がある。この手
法は、ウエハー内に形成された全ての微細な穴1つ1つ
に対して逐次電子ビームを注入し、あらかじめ定めた基
準値と貫通する電子ビームの電流値とを比較して、その
値が基準値よりも大きいか否かによってエッチングの良
否を決定することが行われている。
基板の微細加工技術は進歩し、億を超える無数の微細な
コンタクトホールを1枚の基板の上に形成している。コ
ンタクトホールの個数は、5年で1桁づつ増大してい
る。この穴を1つずつ検査するには、非常に多くの時間
を要する。そのため、実用的な枚数のウエハーを測定す
ることは困難である。
時間で測定できるような検査装置がなく、たとえば数ロ
ットのうち1枚のウエハーを抜き取って、そのウエハー
のコンタクトホールの検査を行っている。したがって、
プロセス管理に必要とされる統計的に有効な検査量が確
保できていない。
存在していても、検査に多大な時間を必要とするため、
不良コンタクトホールを発見するまでに時間を強いられ
やすく、不良コンタクトホールを発見した後すぐに、製
造プロセスを保守するためのフィードバック処理を施す
ことができないという課題がある。
めに、本発明は、複数のコンタクトホールを有する半導
体ウエハーの検査方法において、前記半導体ウエハーを
所望の複数の第1の領域に区分けして、各第1の領域に
電子ビームを照射して、各第1の領域中のコンタクトホ
ールを貫通する電子ビームの電流値を測定し、その電流
値を所望のしきい値と比較することにより前記第1の領
域中の複数のコンタクトホールのうち正常に形成されて
いないコンタクトホールの割合を検査することを特徴と
する。
数の領域に分割して、その領域ごとに領域に含まれるコ
ンタクトホールが正常に形成されているか否かを検査す
る。
て図面を参照して説明する。
成されているか否かを検査する手法について説明する。
コンタクトホールが正しく形成されているか否かを検査
するには、一般に、2つの手法がある。1つは、酸化膜
をエッチングした半導体基板に、電子ビームを照射し
て、コンタクトホールを貫通する電子ビームの電流値を
測定して検査する手法であり、他は、酸化膜をエッチン
グした半導体基板に、電子ビームを照射して、正常に形
成されず貫通していないコンタクトホールの底および半
導体基板の表面からの二次電子量を測定して検査する手
法である。
してコンタクトホールが形成されているか否かを検査す
る手法を示す図であり、複数の貫通していないコンタク
トホール4を形成した酸化膜を備える半導体基板に、電
子ビーム1を照射すると、コンタクトホール4の底を電
流が貫通する。この貫通電流2の電流量を測定して、コ
ンタクトホール4が正常に形成されているか否かを求め
る。
たコンタクトホール4は、他の領域に比べて酸化膜が薄
いため、電子ビームが貫通する。貫通電流2は、個々の
コンタクトホール底3を貫通する貫通電流の和となり、
コンタクトホール4の個数に比例した電流となる。
クトホールが形成されているか否かを検査する手法を示
す図であり、複数の貫通していないコンタクトホールを
形成した酸化膜を備える半導体基板に、電子ビーム21
を照射すると、コンタクトホール底26および酸化膜表
面22から各々二次電子25および23が発生する。こ
の二次電子の数(二次電子量)を測定して、コンタクト
ホールが形成されているか否かを検査する。
りも、酸化膜表面22の面積の方が広いので、検出され
る二次電子23、25のうち二次電子25の割合は小さ
い。
クトホール底26の面積と相対関係がないものなので、
二次電子量25の測定位置を変えると、コンタクトホー
ル底26の酸化膜の厚みとは関係ない二次電子信号を得
ることになる。
ーム1を基板に照射して、コンタクトホール4を貫通す
る貫通電流2を測定してコンタクトホールが形成されて
いるか否かを検査するという、図1に示す手法を採用す
る。
良コンタクトホールの発生頻度は、半導体基板の量産製
造初期を除くと極めて少ない。したがって、デバイスが
形成されている殆どの基板のコンタクトホールは良品で
あり、コンタクトホールを1つ1つ全てを検査すること
は無駄が多い。
タクトホールを1つ1つ全てを検査する、いわゆる総当
たり方式を採用していたが、この実施形態では、コンタ
クトホールをいくつかのブロック(領域)に分けて、ブ
ロックから生じる貫通電流を求め、不良コンタクトホー
ルがありそうな領域から検査を行って、短時間で効率よ
く不良コンタクトホールを検出しようとする。
クに分け、各ブロックに電子ビームを照射して、各ブロ
ック中のコンタクトホールを貫通する電流の電流値を、
あらかじめ設定した良品のコンタクトホールのしきい値
と比較して、両者のずれを検出し、ずれが大きい場所か
ら先に検査を行う。コンタクトホールが良好に形成され
ている場合に、そのコンタクトホールに特定の加速電圧
で加速した一定量の電子ビームを注入した場合、1つの
コンタクトホールから生じる貫通電流量の最大値をimax
とすると、N個のコンタクトホールからなるブロックの
最大貫通電流量Imaxは最大貫通電流量imaxのN倍であ
る。
コンタクトホールの一部が不良コンタクトホールである
とすると、そのブロックを貫通する貫通電流量は、Imax
よりも小さな値となる。したがって計測された貫通電流
値Imesが、最大貫通電流量Imaxよりも小さければ小さい
ほど不良のコンタクトホールの数が多く、そのブロック
にはおおよそN*(Imax−Imes)/Imax個の不良コンタク
トホールが存在することになる。
プサイズあるいは1つのチップの中にある機能ブロック
程度の大きさを有するブロックに分割して、各々のブロ
ックに番号を付ける。検査対象のブロックに垂直な電子
ビームを順次当てて、そのブロック中のコンタクトホー
ルを貫通する貫通電流を測定する。測定した貫通電流の
多い順番にブロックを並べる。貫通電流値が小さいブロ
ックほど、そこに含まれるコンタクトホールが正常に形
成されていないので、貫通電流値が小さいブロック内の
コンタクトホールから先に詳細な検査を行う。
ブブロックに分ける。サブブロックサイズは、100ミ
クロン角よりも小さくする。それぞれのサブブロックに
は、お互いに識別できるように番号を付している。1つ
のブロック内のサブブロック全体に、逐次電子ビームを
照射し、貫通電流値を測定する。そして、貫通電流値が
小さい順番にサブブロックを並べる。
よりも小さいので、測定した貫通電流値をウエハー上の
各々のサブブロックに相当する位置に表示すると、ウエ
ハー内の不良分布を示すビットマップが得られる。
値の平均値あるいは標準偏差等の値が得られる。さら
に、特定の不良コンタクトホールの存在箇所を検出する
には、不良コンタクトホールがあるとされたサブブロッ
クを選択して、そのサブブロックを構成するコンタクト
ホールの1つ1つに電子ビームを当て、それぞれのコン
タクトホールの良否の検査を行い、不良コンタクトホー
ルを識別する。
ク、サブブロック、個々のコンタクトホールの順に、階
層的に検査を進めることによって、不良コンタクトホー
ルが無い場所を検査する手間を省いて検査時間を短縮す
る。
良コンタクトホールを統計的に分析した結果から、エッ
チング処理した後に不良コンタクトホールが発生する場
所には、法則性があることが確認されている。不良コン
タクトホールの発生する場所は、ウエハーの一定の領域
である場合が多い。そこで、その分析結果を利用して、
不良コンタクトホールの発生頻度の高い場所から検査を
行う。このことによって、半導体基板に形成したコンタ
クトホールを検査する時間を短くする。
トホール数が異なるので、ブロックのレイアウトの仕方
によっても、エッチング不良の発生頻度が大きく影響す
ることが分かっている。そのため、不良コンタクトホー
ルが発生しやすいブロックを選定して、その場所を優先
的に検査する。
準値以上の不良コンタクトホール数を有するウエハーを
確認したら、そのウエハーを製造ラインからはずす、あ
るいは、不良コンタクトホールの発生場所が高頻度領域
から検査する等のために利用されている。したがって、
不良コンタクトホール数が所定の基準値未満であるブロ
ックは、製造ラインを素通りさせ、不良コンタクトホー
ル数が所定の基準値以上であるブロックは、その領域を
重点的に調査して検査時間を短縮する。
図5を参照して説明する。この実施形態ではコンタクト
ホールをブロック単位に分けて、各ブロックごとにコン
タクトホールが正常に形成されているか否かを検査す
る。図3はウエハーを複数のブロックに分け、各々のブ
ロックに番号を付したものの模式図であり、ウエハー3
1を最終的にスクライブして分割される領域をブロック
32として定義し、それぞれのブロック32に、お互い
を識別できるように番号を付している。
のコンタクトホールを貫通する貫通電流値41を示した
図である。図5は貫通電流値41の大きい順にブロック
32に付した番号を並べた図である。
定の加速電圧で加速した一定量の電子ビームを順次照射
して、それぞれのブロック32の貫通電流値41を測定
する。貫通電流値41は、たとえば、ブロック03,1
2,16では、図4に示すように53pAという最も小
さな値である。これらのブロックに含まれるコンタクト
ホールは、底が貫通したものが少なく、コンタクトホー
ル底には、酸化膜が多く残っており、図5に示すように
不良コンタクトホールの割合が他のブロックより多い。
を検査するときは、不良コンタクトホールの多いブロッ
ク03,12,16を、さらに複数のサブブロックに分
けて、サブブロックごとに測定する。一方、不良コンタ
クトホールが無いと判断されたブロックに関してはそれ
以上詳細な検査を行わない。
ールが無いと推定されたブロックが、半導体ウエハーの
総面積の9割であるとすると、残りの1割の面積に相当
する場所についてのみ詳細に検査を行えばよい。すなわ
ち、かかる場合には、コンタクトホールを1つずつ検査
する場合に比して、検査速度は約10倍向上する。
をImesとし、良品コンタクトホールのみが存在する場合
の貫通電流量をImaxとして、これらの貫通電流値を比較
すると、ブロックごとに存在する不良コンタクトホール
の割合が分かる。さらに、図4にようにブロックごとに
貫通電流値を示した分布図からウエハー面内における不
良コンタクトホールが生じやすい領域が分かる。
るとしたときに、ブロック24の貫通電流値をImesは5
6pAなので、完全にエッチングがされていると推定す
ることができる。ブロック16の貫通電流値をImesは5
3pAなので、少なくとも5.4%の領域に不良がある
と推定できる。
ル数が基準値以上である場合は、そのブロックに付した
番号とともに、そのブロックに不良コンタクトホールが
ある旨を、今後の統計に用いるデータとして記録する。
て図6〜図8を参照して説明する。実施形態2は、実施
形態1で説明したブロック32をさらに複数の小さいサ
ブブロックに分け、サブブロックごとにコンタクトホー
ルが正常に形成されているか否かを検査するものであ
る。
サブブロック62を示す図である。図7は測定した貫通
電流値41を各サブブロック62に示したものである。
図8は貫通電流値41の大きい順にサブブロック62を
並べた図であり、各々のサブブロック62に付した番号
と対応させて並べている。
2には番号を付している。サブブロック62の大きさは
任意であるが、1つのサブブロックの大きさが10〜1
00ミクロン程度になるようにすると、貫通電流量の分
布図が見やすいと考えられる。この実施形態では、非常
に大きなサブブロックの場合を例としている。
を照射して、各々のサブブロック内のコンタクトホール
を貫通する電子ビームの電流値を測定する。各サブブロ
ック62に照射する電子ビーム量は、単位コンタクトホ
ール当り、一定の基準量になるように設定する。つま
り、サブブロックの面積が大きければ、照射する電子ビ
ーム電流量は多く、逆に小さければ少なくする。
7に示すように各サブブロック62に示したようにな
る。次に、図8に示すように、貫通電流値41の大きい
順に、サブブロック62を並べる。ここで、図8に示す
ように、貫通電流値41を2桁という少ない桁数で表す
と、各ブロックの順位に差がつかず、有効な重み付けが
できない場合がある。その場合には測定される電流値を
表す桁数を増やして、有効な順位付けができるようにす
る。
1、21が最も小さな貫通電流値である10pAを示
し、他のサブブロックと比較してこのサブブロックに最
も不良コンタクトホールの数が多いことが分かる。サブ
ブロック程度の大きさ(10〜100ミクロン)で、不
良コンタクトホールの存在する割合をウエハーサイズで
画像表示すると、一般にメモリ等の不良管理に利用され
ているビットマップが得られ、そのパターンから不良コ
ンタクトホールが生じる原因を推定できる。
ら、たとえばコンタクトホールを形成するエッチング装
置によって不良コンタクトホールが生じたり、半導体ウ
エハーを搬送する搬送装置によって不良コンタクトホー
ルが生じたりというように、不良コンタクトホールが生
じる原因を推定することができる。
きさを10ミクロン角にとると、サブブロックの個数は
108個であり、100ミクロン角でとっても106個あ
り、これらの測定値からは、8桁ないしは6桁の正確性
でプロセス変動を測定できる。現在のビットマップが、
単純にごみあるいはパーティクルの有無という1ビット
の情報しか表示していないことを考慮すると、シリコン
酸化膜の残存量そのものが、数桁のアナログ値として測
定できるこの手法では、測定するコンタクトホールが少
ないサブブロックの検査で統計的に有意な検査ができ
る。
参照して説明する。実施形態3は、各チップに存在する
半導体デバイスの大きさと同様の大きさにブロックを分
け(以下、このように分けたブロックを機能ブロックと
称する)、機能ブロックごとにコンタクトホールが正常
に形成されているか否かを検査するものである。また、
実施形態1などと同様に検査する順番に重み付けをす
る。
integrated circuit;特定用途向けIC)等は、CP
Uコア、DRAM、SRAM等のメモリ、あるいは外部
チップとの通信を行うためのインターフェイスコア等が
作り込まれている。一般に、それぞれの半導体デバイス
は、同一の周波数で動作することは極めて稀であり、出
力電流、消費電力も異なる。
に、フィーチャーサイズが異なるので、各機能ブロック
ごとにコンタクトホールのサイズが異なり、コンタクト
ホールの作製難度は異なる。そこで、本実施形態では、
各機能ブロックごとにたとえばブロックA,B,C等の
名前(番号)を付け、各機能ブロックごとにコンタクト
ホールの検査を行う。たとえば、ブロックA,B,Cの
うち、ブロックAのコンタクトホールの作製が最も困難
なブロックであると分かっている場合には、ブロックA
を他のブロックよりも優先的に検査する。
は、不良コンタクトホールの存在する頻度の高いブロッ
クに検査対象を絞って検査を行えば、より効率的にコン
タクトホールの有無を検査することができる。
きさで分けられた他の位置にある各ブロックA,B,C
とともに集合体としてとらえてもよい。すなわち、たと
えばメモリ領域の大きさに分けたブロックのすべてを1
つの検査対象に設定してもよい。また、特定のコンタク
トホールが形成されている領域、あるいはコンタクトホ
ール形成密度が一定以上の領域等で指定をしてもよい。
このため、たとえば、ブロックAの占有する面積が、全
面積の100分の1であれば、検査速度は100倍速く
なる。
は各サブブロックに、電子ビームを照射する照射装置を
示す図である。ここで、一般に、電子ビームをコンタク
トホール内に照射するためには、電子ビームをコンタク
トホールに対して水平に入射する必要があり、かつ、ウ
エハーの広範囲の領域でその条件が保たれている必要が
ある。
cope;走査型電子顕微鏡)で使われている電子ビーム走
査法のように、1つの偏向電極で左右あるいは前後に電
子ビームを走査すると、電子ビームはウエハーに対して
垂直でない入射角になり、広い範囲に照射された電子ビ
ームはコンタクトホール内には照射できない。
から照射する電子ビーム103を、レンズ102で平行
な電子ビームにする。その後に、平行な電子ビームを開
口部面積が変更可能な可変アパチャー104に入射し、
所望のブロックあるいはサブブロックに電子ビーム10
3を照射する。
などに存在するコンタクトホールを通過して、ウエハー
裏面に設けられた電極106に到達し、その電流は電流
計107によって測定される。
る電子ビーム電流量を示したものである。各ブロックは
面積が異なるため、良好なS/N比で検査を行うために
は、各コンタクトホールごとに照射される電子ビーム量
が、一定となるように電子ビームの照射電流量を調節す
る必要がある。その照射電流量は、たとえば図11に示
すように、ブロックAは10pA、ブロックBは50pAブ
ロックCは100pAとする。
平行電子ビーム源を用いた場合には、電子ビーム103
のビーム密度は、可変アパチャー104の面積に無関係
に一定となる。しかし、実際に製造されるコンタクトホ
ールの密度は、ブロックの面積の増減に対して必ずしも
一定でない。
る桁数の精度でウエハー105内のコンタクトホールを
貫通する電子ビームの電流量が測定できるように、電子
銃101から発生する電子ビーム103のビーム量を調
節する。また、照射電子ビーム量を増加することだけで
なく、計測器の入力換算ノイズを減少することによって
一括して測定できるブロックの範囲を広げることができ
る。
子ビームの量を変える手順を示したフローチャートであ
る。コンタクトホール検査は、ウエハー単位で行われ
る。ウエハーは二次元に移動可能なXYステージの上に
載せられており、ウエハー移動を行って測定対象領域に
電子ビームを当てられるように制御されている。
いるデバイスのレイアウト情報が、あらかじめ設定され
ており、電子ビームが照射されているブロックが、どの
ブロックに相当するのかを判断することができる構成に
なっている。
設けた場合に、電子ビーム照射量をブロックによって変
更する手順を示している。まず、XYステージを移動さ
せる。そして、電子ビームが照射される位置が、ブロッ
クAの場合には、図11に示すように、たとえば電子ビ
ーム照射量を10PAとする。
ロックAで無い場合には、その位置がブロックBである
かどうかを、レイアウト情報とステージの位置情報とか
ら判断する。領域がBのときはたとえば50PAとす
る。
置が、ブロックBで無い場合には、その位置がブロック
Cであるか否か判断され、ブロックCの場合には照射量
をたとえば100PAとし、いずれのブロックでもない
ときには、照射量をたとえば1PAとする。このよう
に、XYステージの位置情報とレイアウト情報とから電
子ビーム照射量をブロックの種類に適した電子ビーム量
に変更する。
依存するコンタクトホールの不良分布特性を考慮した重
み付けを示した図である。一般に、シリコン酸化膜に、
RIE等によるエッチング技術を用いてコンタクトホー
ルを形成すると、エッチング装置の大きさは有限である
ため、ウエハーは半径方向に進むにつれ異常プラズマの
影響が表れる。
生用の電極に処理ウエハーを対向配置して行う。電極の
面積は有限であり、真空チャンバー等の入れ物の大きさ
も有限である。そのため、ウエハー中心部131では安
定したプラズマの発生が得られるが、端部132では異
常プラズマの発生が起こる場合がある。
不良発生頻度が、同心円状に変化する場合が多い。特
に、ウエハー中心部131よりもウエハー端部132に
不良コンタクトホールが多く発生すると考えられる。そ
のため、ウエハー中心部131よりもウエハー端部13
2に高い重み付けを行って検査の順番を定める。
ごとの貫通電流値が、有効数字以内で同じであるものが
多数生じた場合、ウエハー中心部131にあるブロック
よりもウエハー端部132にあるブロックの方を、先に
検査する。もちろん、プロセスによっては、ウエハーの
中心部131のみに不良が大量に発生する場合もある。
その場合には逆に、ウエハーの中心部131に高い重み
付けを行って、検査順序を定める。
31と端部132とを一律に分けて示しているが、これ
らを明確に分け隔てる境界線などがあるのではなく、実
際には、ウエハーは、中心から半径方向に移動するにつ
れて、エッチング装置の影響を受けやすい。
搬送装置に依存したコンタクトホール不良の不良分布特
性を考慮した重み付けを示した図である。通常、半導体
工場で量産処理されてる半導体ウエハーは、種々の搬送
手段によって搬送されている。一般的に、半導体ウエハ
ーは何十枚からなる1ロット単位ごとに、ウエハーカセ
ットに収められ搬送装置によって、つぎの処理装置など
に搬送される。
は、1枚ずつ処理を行うために、搬送装置によってカセ
ットから取り出され、処理装置の内部へと運ばれる。こ
のとき、ウエハーと搬送装置とは、必ず接触する。した
がって、ウエハーと搬送装置とが接触する接触領域14
1付近は、他の領域と比べると、ごみが付着したり、傷
が生じるということが起きやすい。そのため、接触領域
141には、不良コンタクトホールが多く存在しやす
い。
領域141の周辺を、他の領域に比較して高い重み付け
を行い、他の領域よりも優先的に検査を行う。
1中の正常なコンタクトホール152及び不良コンタク
トホール153を示した図である。サブブロック151
内にあるコンタクトホールが良品である場合は、そのコ
ンタクトホールに一定量の電子ビームを注入したとき
に、貫通する貫通電流量の最大値をimaxとすると、N個
の同一形状コンタクトホールを有するサブブロック15
1を貫通する最大貫通電流量Imaxは、最大電流量imaxの
N倍である。このことは、実施形態の冒頭で述べたこと
である。
るサブブロック151に、1つの不良コンタクトホール
153が存在すると、サブブロック151内のコンタク
トホールを貫通する電流量は、最大でもImax-imaxとな
る。貫通電流値Imesが、最大電流量Imaxよりも小さけれ
ば小さいほど、不良のコンタクトホール数が多い。ま
た、サブブロック領域151には、少なくともN*(Imax-
Imes)/Imax個の不良コンタクトホールが存在する。
が存在するときは、そのサブブロックに付した番号とと
もに、そのサブブロックに不良コンタクトホールがある
旨を、今後の統計に用いるためのデータとして記録す
る。
中のコンタクトホールのうち、不良コンタクトホールの
占める割合が、所定の基準値以上の場合には、そのサブ
ブロックが不良領域であると推定する。なお、この推定
は、照射されている電子ビーム量に対応してコンタクト
ホールを貫通する貫通電流の量と貫通電流を計測する計
測器のノイズとの比率で決定される。
で、計測器のもつ電流ノイズ1pAのときには、計測器
は3桁の精度で貫通電流値を計測できる。この場合に
は、1000個のコンタクトホールの中で1つのコンタ
クトホールが不良であれば検出できる。 (実施形態10)図16は半導体ウエハーに、二次元に
電子ビームを当てるための電子ビーム走査装置を示す図
である。電子銃161からウエハー163に向かって面
状の電子ビーム162が垂直に照射される。ウエハー1
63は、ステッピングモータ165、166あるいはピ
エゾアクチュエータ等の駆動原理を用いたXYステージ
164の上に載せられている。
いはサブブロック単位に、電子ビーム照射位置が変わる
ように移動させる。移動距離の測定には、ステッピング
モータへ供給する駆動パルス数やピエゾアクチュエータ
に加えた電圧、あるいはレーザーを用いた移動距離測定
から求める。
初のブロックの中心座標と電子ビーム照射領域の中心と
を一致させるように、XYステージ164を調節する。
次いで、電子ビーム162を1つのブロックに照射して
貫通電流を測定したのち、隣のブロックの中心座標と電
子ビーム照射領域の中心とを一致させるように、XYス
テージ164を移動して調節する。
き、ウエハー163全体に電子ビーム162を照射す
る。ブロックの大きさはコンタクトホールに比べて非常
に大きく、かつ、ブロックの周辺にはスクライブライン
等回路の無い領域が広がっている。一般に、目合わせ精
度を上げると目合わせをするために必要な時間が飛躍的
に長くなるが、本実施形態のように、ブロック単位でコ
ンタクトホールが正常に形成されているか否かの検査を
行う場合には、必要とされる目合わせ精度が、数10〜
数100ミクロンと低いので、非常に速く目合わせをす
ることが可能で、ウエハー163全体に電子ビーム16
2を当てるのに1分かからない時間で行うことができ
る。
ク検査で最初に検査するように指定したサブブロックの
中心座標と電子ビーム照射領域の中心とを一致させるよ
うに、XYステージ164を移動させ調整する。必要と
されるサブブロックの目合わせ精度は約1ミクロンであ
る。次いで、電子ビーム162をサブブロックに照射し
て貫通電流を測定する。次いで隣のサブブロックの中心
座標と電子ビーム照射領域の中心とを一致させるように
XYステージ164を移動して調節する。
していき、1つのブロック内のサブブロック全てに電子
ビームを照射してそのブロックを貫通する貫通電流を測
定する。
から、不良コンタクトホールの有無を段階的に検査する
ための手順を示す図である。検査に先立って、コンタク
トホールの正常・不良を決定するためのしきい値を定め
る(ステップS1)。しきい値は、たとえば、1個の良
品コンタクトホールが示す標準的な貫通電流値や、1つ
のチップ内に存在しても差し支えないコンタクトホール
の不良数や、ウエハー内に存在してもよい不良チップの
数などから定める。
構成や速度、配線のインピーダンスなど物理的な制約か
ら一義的に決定される。一方、1つのチップ内で許容さ
れる不良コンタクトホールの個数は、半導体製品の回路
冗長度から決まり、許容される不良チップ数は、製造コ
ストが最低になるように調節されるべきパラメータであ
り、従来の生産実績などから妥当な値を選択する。
ールであっても、その良品コンタクトホールは、自然酸
化膜等の影響で、何倍もコンタクトホールの抵抗値が変
化することが知られているが、後工程での拡散効果など
もあり、広範囲では不良コンタクトホールとはならな
い。
用いられているコンタクトホールに関して、たとえば完
全なコンタクトホールが示す貫通電流値の半分の値まで
は良品のコンタクトホールとみなすしきい値を設定す
る。これらの設定値は全て、判定装置に記憶されてお
り、それぞれ比較して良否を決定する。
ンタクトホールのしきい値設定について考える。DRA
Mに含まれるコンタクトホールには、いくつかの種類が
あるが、検査対象とされる良品コンタクトホールの貫通
電流値を50とし、許容率を50%とすると、検査によ
って得られる貫通電流は、25PAまでであるときに
は、良品ウエハーとする。
素子の1%程度が不良であっても修復できるものであ
る。したがって、1つのチップにある記憶素子中のコン
タクトホールに不良が1個以上発生してもチップとして
は不良でない。そこで、たとえば記憶素子部分に1%以
上の不良が生じたらそのチップは不良というしきい値を
設ける。1枚のウエハーには100個以上のDRAMチ
ップが同時に作られるが、1枚当りの取れ数が一定値以
下になると、1個のDRAMに対する製造コストが上昇
する。
数が一定値以下の場合には、それをウエハー不良とみな
して製造工程から外す。たとえば、そのしきい値を10
%と設定する。以上のようにしきい値を設定して検査を
開始する(ステップS2)。
ク位置と電子ビーム照射位置とを合わせる。各ブロック
に順次電子ビームを一括照射する。このとき、検査の順
番は、機械の不良特性を盛り込んで、ウエハーの端部か
ら先に検査を行ったり、搬送機械が接触する場所を先に
検査する。
貫通電流値は、ブロック中の1個のコンタクトホールを
貫通する貫通電流量とブロックに含まれるコンタクトホ
ール個数とから推定できるので、各ブロックの貫通電流
量から各ブロック内の不良コンタクトホール割合を見積
もることができる。
たものは不良ブロックとみなし(ステップS3)、その
チップ個数をカウントする。このカウント数が、全体数
の10%を超えた場合、検査が途中であっても検査を中
断し、このウエハーを不良ウエハーとみなして製造ライ
ンからはずす。そうでないウエハーは製造ラインに戻さ
れる(ステップS4)。また、不良ウエハーを製造ライ
ンからはずすときには、プロセス異常を知らせるため、
警告音などの警告信号を発するようにすることもでき
る。
には(ステップS5)、前述の不良とみなされたブロッ
クをさらに、サブブロックに分けて検査する。その検査
によりさらに細かなウエハー上での不良分布が明らかに
なる。これらのデータは、サブブロック位置情報ととも
に記憶され検査出力となる。
には、不良コンタクトホールが存在すると検査結果が出
ているサブブロック内部にある、1つ1つのコンタクト
ホールに電子ビームを照射して、貫通電流量を測定し、
それぞれのコンタクトホールの良否を判定する(ステッ
プS6)。また、その貫通電流値からそのコンタクトホ
ール底に残存するシリコン酸化膜厚みを測定する。
る領域の面積を小さくし、細かい場所の測定を行い、区
分けしたブロックの大きさを反映したビットマップを作
成する。必要に応じて、個々のコンタクトホールを測定
し、コンタクトホール底に残存するシリコン酸化膜厚み
を測定して(ステップS7)、より精密なコンタクトホ
ールの状況を調べる。
は全て矩形である場合について説明したが、ブロックの
形状は、この場合に限定されず、多角形、円形あるいは
楕円形状でもよい。また、ブロックは、スクライブライ
ンを含む構造となっていたが、スクライブライン状には
メインの回路とは異なったテストを行うためのTEG
(test element group;特性評価用素子)が置かれるこ
とがあるので、それらが存在する場合には、それらを除
外したり、それらを別のブロックに定義して検査する。
検査手法は、コンタクトホールの検査に留まらず、あら
ゆるウエハー上に形成されたデバイスの検査に利用でき
ることはいうまでもない。また、分割して重み付けを行
う方法は、それぞれの部分の検査出力Sがn個の部分か
らなる集合体を一括検査した場合に得られる検査出力T
が、S*nで表される場合には本発明の手法が利用でき
る。
方法は、半導体ウエハーの検査に限定されず、SOI基
板の検査方法にも適用できる。
の複数の領域に区分けして、各領域ごとにいわゆる電流
貫通法により、コンタクトホールが正常に形成されてい
るか否かを検査するため、逐次全てのコンタクトホール
を検査する場合よりも、短時間でコンタクトホールの検
査を行うことができる。そのため、不良コンタクトホー
ルを効率よく見つけることができ、検査のスループット
を向上することができる。また、単位時間あたりに、多
くのウエハーを検査できるため、精密な製造プロセス管
理が実施できる。
するメモリなどの半導体デバイスと同様の大きさにする
ことによって、フィーチャーサイズが異なる半導体デバ
イスごとに検査を行うことができ、上記と同様に短時間
でコンタクトホールの検査を行うことができる。
の領域)よりさらに小さい複数の領域(第2の領域)に
区分けして、各小さい領域ごとにいわゆる電流貫通法に
より、コンタクトホールが正常に形成されているか否か
を検査する。このため、第1の領域、第2の領域、個々
のコンタクトホールというように段階的にコンタクトホ
ールの検査をするので、効率よく検査ができ、短時間で
コンタクトホールの検査を行うことができる。
識別番号を付して、不良コンタクトホールが多いとされ
る領域から検査することにより、さらに、検査時間の短
縮化を図ることができる。なお、不良コンタクトホール
が多いとされる領域とは、たとえば、半導体ウエハーの
端部や、半導体ウエハー搬送機とが接触する箇所に近い
領域である。
ムの位置情報と、前記半導体基板の位置情報と、半導体
回路のレイアウト情報とから、検査対象となる領域を特
定して、その領域に照射する電子ビームの照射量を領域
中のコンタクトホールの数に応じて変更する。そのた
め、領域中のコンタクトホールの数が異なっても、単位
コンタクトホール数に照射する電子ビーム量を統一する
ことができる。そのため、領域ごとに検査を行っても、
影響の少ない検査を行うことができる。
貫通する前記電子ビームの電流値に対応したビットマッ
プを得ることにより、コンタクトホールを検査するとき
に貫通電流法を用いると、得られる検査量は連続量であ
るため、詳しい検査結果を得ることができる。
の割合がしきい値以上であるの場合に、その領域中のコ
ンタクトホールの数を数えると共に、領域中のコンタク
トホールの検査を終了する。さらに、プロセス変動量が
しきい値を超えたとき、警告信号などによってプロセス
異常を知らせることができる。
たウエハーを示す図
電流値との関係を示す図
たウエハーと貫通電流値との関係を示す図
分けたウエハーを示す図
貫通電流値との関係を示す図
たウエハーと貫通電流値との関係を示す図
分けたウエハーを示す図
置を示す図
通電流値との関係を示す図
量を変えるフローチャート
と端部とを示す図
域と非接触領域とを示す図
ンタクトホールとを示す図
装置を示す図
すフローチャート
Claims (21)
- 【請求項1】 複数のコンタクトホールを有する半導体
ウエハーの検査方法において、前記半導体ウエハーを所
望の複数の第1の領域に区分けして、各第1の領域に電
子ビームを照射して、各第1の領域中のコンタクトホー
ルを貫通する電子ビームの電流値を測定し、その電流値
を所望のしきい値と比較することにより前記第1の領域
中の複数のコンタクトホールのうち正常に形成されてい
ないコンタクトホールの割合を検査することを特徴とす
る半導体ウエハーの検査方法。 - 【請求項2】 前記複数の第1の領域を、さらに、その
領域より小さい複数の第2の領域に区分けして、各第2
の領域に前記電子ビームを照射して、各第2の領域中の
コンタクトホールを貫通する電子ビームの電流値を測定
し、その電流値を所望のしきい値と比較することにより
前記第2の領域中の複数のコンタクトホールのうち正常
に形成されていないコンタクトホールの割合を検査する
ことを特徴とする請求項1に記載の半導体ウエハーの検
査方法。 - 【請求項3】 前記第1の領域の大きさを半導体チップ
の大きさと同様の大きさとすることを特徴とする請求項
1に記載の半導体ウエハーの検査方法。 - 【請求項4】 前記第1の領域の大きさを前記半導体チ
ップに搭載するメモリなどの半導体デバイスの大きさと
同様の大きさにすることを特徴とする請求項1に記載の
半導体ウエハーの検査方法。 - 【請求項5】 前記複数の第1の領域に、互いに他の第
1の領域と識別可能なように番号を付したことを特徴と
する請求項1乃至4のいずれか1項に記載の半導体ウエ
ハーの検査方法。 - 【請求項6】 前記複数の第2の領域に、互いに他の第
2の領域と識別可能なように番号を付したことを特徴と
する請求項2に記載の半導体ウエハーの検査方法。 - 【請求項7】 前記電流値の大きい順あるいは小さい順
に前記第1の領域を並べ、その順序に従って前記各第1
の領域中のコンタクトホールを1つずつ検査することを
特徴とする請求項1乃至4のいずれか1項に記載の半導
体ウエハーの検査方法。 - 【請求項8】 前記電流値の大きい順あるいは小さい順
に前記第2の領域を並べ、その順序に従って前記各第2
の領域中のコンタクトホールを1つずつ正常に形成され
ているか否かを検査することを特徴とする請求項2に記
載の半導体ウエハーの検査方法。 - 【請求項9】 複数の離れた場所にある前記第1の領域
を集合体としてとらえ、その集合体に電子ビームを照射
して、該集合体中のコンタクトホールを貫通する電子ビ
ームの電流値を測定し、その電流値をあらかじめ定めた
しきい値と比較することにより前記集合体中の複数のコ
ンタクトホールのうち正常に形成されていないコンタク
トホールの割合を検査することを特徴とする請求項1に
記載の半導体ウエハーの検査方法。 - 【請求項10】 前記第1の領域に照射する前記電子ビ
ームの照射量を前記第1の領域中のコンタクトホールの
数量に応じて変更することを特徴とする請求項1に記載
の半導体ウエハーの検査方法。 - 【請求項11】 前記電子ビームの照射量の変更は、前
記電子ビームの照射位置情報と、前記半導体基板の位置
情報と、半導体回路のレイアウト情報とから、前記複数
の第1の領域のうち前記電子ビームを照射する第1の領
域を識別して、該第1の領域ごとに変更することを特徴
とする請求項10に記載の半導体ウエハーの検査方法。 - 【請求項12】 前記複数の第1の領域のうち、不良コ
ンタクトホールを有する頻度が高い領域から検査を行う
ことを特徴とする請求項1乃至4のいずれか1項に記載
の半導体ウエハーの検査方法。 - 【請求項13】 前記複数の第2の領域のうち、不良コ
ンタクトホールを有する頻度が高い領域から検査を行う
ことを特徴とする請求項2に記載の半導体ウエハーの検
査方法。 - 【請求項14】 前記半導体ウエハー中心からの該半導
体ウエハーの半径方向につれて検査を行う順番に重みを
付けることを特徴とする請求項1に記載の半導体ウエハ
ーの検査方法。 - 【請求項15】 前記半導体ウエハーとそれを搬送する
半導体ウエハー搬送機とが接触する箇所に近いほど検査
を行う順番に重みを付けることを特徴とする請求項1に
記載の半導体ウエハーの検査方法。 - 【請求項16】 前記第1の領域を貫通する前記電子ビ
ームの電流値に対応したビットマップを得ることを特徴
とする請求項1に記載の半導体ウエハーの検査方法。 - 【請求項17】 前記第1の領域に占める不良コンタク
トホールの割合がしきい値以上である場合に、前記第1
の領域中のコンタクトホールの数量を数えると共に、そ
の第1の領域中のコンタクトホールの検査を終了するこ
とを特徴とする請求項1乃至4のいずれか1項に記載の
半導体ウエハーの検査方法。 - 【請求項18】 前記第2の領域に占める不良コンタク
トホールの割合がしきい値以上である場合に、前記第2
の領域中のコンタクトホールの数量を数えると共に、そ
の第2の領域中のコンタクトホールの検査を終了するこ
とを特徴とする請求項2に記載の半導体ウエハーの検査
方法。 - 【請求項19】 前記第1の領域を貫通する前記電子ビ
ームの電流量の分布から前記電流量の平均値および標準
偏差等を計算し、半導体製造プロセスの変動を検出する
ことを特徴とする請求項1乃至4のいずれか1項に記載
の半導体ウエハーの検査方法。 - 【請求項20】 前記第2の領域を貫通する前記電子ビ
ームの電流量の分布から前記電流量の平均値および標準
偏差等を計算し、半導体製造プロセスの変動を検出する
ことを特徴とする請求項2に記載の半導体ウエハーの検
査方法。 - 【請求項21】 前記プロセス変動量がしきい値を超え
たとき、プロセス異常を知らせるための警告信号を発生
することを特徴とする請求項17に記載の半導体ウエハ
ーの検査方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34898898A JP3175765B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体ウエハーの検査方法 |
US09/451,440 US6897440B1 (en) | 1998-11-30 | 1999-11-30 | Contact hole standard test device |
US10/843,158 US6940296B2 (en) | 1998-11-30 | 2004-05-11 | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US10/863,139 US6967327B2 (en) | 1998-11-30 | 2004-06-08 | Contact hole standard test device, method of forming the same, method testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US10/868,615 US6982418B2 (en) | 1998-11-30 | 2004-06-16 | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US11/198,462 US7232994B2 (en) | 1998-11-30 | 2005-08-05 | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34898898A JP3175765B2 (ja) | 1998-12-08 | 1998-12-08 | 半導体ウエハーの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000174077A JP2000174077A (ja) | 2000-06-23 |
JP3175765B2 true JP3175765B2 (ja) | 2001-06-11 |
Family
ID=18400743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34898898A Expired - Fee Related JP3175765B2 (ja) | 1998-11-30 | 1998-12-08 | 半導体ウエハーの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3175765B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897440B1 (en) | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
JP3749107B2 (ja) | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
JP3877952B2 (ja) | 1999-11-30 | 2007-02-07 | ファブソリューション株式会社 | デバイス検査装置および検査方法 |
JP3874996B2 (ja) | 2000-05-30 | 2007-01-31 | ファブソリューション株式会社 | デバイス検査方法および装置 |
JP3847568B2 (ja) | 2001-03-01 | 2006-11-22 | ファブソリューション株式会社 | 半導体装置製造方法 |
JP4738610B2 (ja) | 2001-03-02 | 2011-08-03 | 株式会社トプコン | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 |
US6664541B2 (en) * | 2001-10-01 | 2003-12-16 | Kla Tencor Technologies Corporation | Methods and apparatus for defect localization |
JP3913555B2 (ja) | 2002-01-17 | 2007-05-09 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
US7078690B2 (en) * | 2002-02-04 | 2006-07-18 | Applied Materials, Israel, Ltd. | Monitoring of contact hole production |
US7038224B2 (en) | 2002-07-30 | 2006-05-02 | Applied Materials, Israel, Ltd. | Contact opening metrology |
US7473911B2 (en) | 2002-07-30 | 2009-01-06 | Applied Materials, Israel, Ltd. | Specimen current mapper |
KR100474579B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 표면 분석 장치에 사용되는 표준 기판 제작 방법 |
JPWO2004036639A1 (ja) * | 2002-10-18 | 2006-02-16 | 株式会社日立製作所 | エッチング装置及びそれを用いた半導体装置の製造方法 |
JP2007500954A (ja) * | 2003-06-10 | 2007-01-18 | アプライド マテリアルズ イスラエル リミテッド | 高電流電子ビーム検査 |
KR100527670B1 (ko) | 2003-10-27 | 2005-11-29 | 삼성전자주식회사 | 구멍의 조도 산출 방법 |
FR2878075B1 (fr) * | 2004-11-15 | 2007-03-02 | Soitec Silicon On Insulator | Procede et appareil de mesure de plaques de semi-conducteur |
WO2006120722A1 (ja) * | 2005-05-02 | 2006-11-16 | Topcon Corporation | 半導体デバイスの製造方法 |
TWI334933B (en) * | 2006-04-03 | 2010-12-21 | Cebt Co Ltd | Hole inspection apparatus and hole inspection method using the same |
JP2007281340A (ja) * | 2006-04-11 | 2007-10-25 | Jeol Ltd | 半導体ウェーハ辺縁部検査装置 |
-
1998
- 1998-12-08 JP JP34898898A patent/JP3175765B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000174077A (ja) | 2000-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3175765B2 (ja) | 半導体ウエハーの検査方法 | |
JP3877952B2 (ja) | デバイス検査装置および検査方法 | |
KR100267463B1 (ko) | 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법 | |
US20040049722A1 (en) | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
CN116897291B (zh) | 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的***及方法 | |
CN111653500A (zh) | 判断晶圆良率损失的方法 | |
US7982155B2 (en) | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
TW202246787A (zh) | 用於評估半導體晶粒封裝之可靠性之系統及方法 | |
EP1048956A2 (en) | Method and apparatus for analizing a semiconductor wafer manufacturing process | |
JP2002124447A (ja) | リソグラフィー条件のマージン検出方法および半導体装置の製造方法 | |
JP2758844B2 (ja) | 半導体ウェーハスリップライン検査方法および半導体ウェーハの評価方法 | |
US11037842B2 (en) | Semiconductor device with inspection patterns | |
US20220130733A1 (en) | Semiconductor device including a test dummy pattern, method of manufacturing the semiconductor device and method of inspecting an error using the test dummy pattern | |
US6090634A (en) | Failure analysis apparatus of semiconductor integrated circuits and method thereof | |
KR100583169B1 (ko) | 하전 입자빔 분석 장비를 이용한 하부 금속층 회로 수정방법 | |
JPH0590370A (ja) | Icチツプ | |
JP2003077972A (ja) | 半導体装置の製造方法 | |
JP2000236006A (ja) | 半導体処理装置の不良解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |