JP4721815B2 - タイミング信号生成回路および画像処理装置 - Google Patents
タイミング信号生成回路および画像処理装置 Download PDFInfo
- Publication number
- JP4721815B2 JP4721815B2 JP2005234222A JP2005234222A JP4721815B2 JP 4721815 B2 JP4721815 B2 JP 4721815B2 JP 2005234222 A JP2005234222 A JP 2005234222A JP 2005234222 A JP2005234222 A JP 2005234222A JP 4721815 B2 JP4721815 B2 JP 4721815B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- timing signal
- period
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storing Facsimile Image Data (AREA)
- Dram (AREA)
- Image Input (AREA)
- Facsimiles In General (AREA)
Description
前記タイミング信号に同期して前記リフレッシュ信号の出力を停止させる所定の期間中アクティブとなる前記コントロール信号を生成し、当該コントロール信号を前記メモリコントローラに与えることを特徴とする。
前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記タイミング信号に基づき、前記画像データ処理回路により前記画像データの処理が行われる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
外部から与えられる同期信号に同期して前記タイミング信号を生成するとともに、前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
外部から与えられる同期信号がアクティブとなる期間を含む当該期間より長い所定の期間アクティブとなるマスク用イネーブル信号を生成し、前記マスク用イネーブル信号がアクティブとなる期間中にのみ前記同期信号に同期してアクティブとなる前記タイミング信号を生成するとともに、前記マスク信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記タイミング信号がアクティブとなる期間と当該期間の直前の期間とを含む期間であって、前記記憶回路のリフレッシュがなされるために必要な期間以上の期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路と、
、前記リフレッシュ信号を出力し所定のコントロール信号に基づき前記リフレッシュ信号の出力を停止するメモリコントローラと、
所定のタイミング信号に同期して外部から受け取った画像データの処理を行う画像データ処理回路と、
所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するとともに、前記タイミング信号に同期して前記リフレッシュ信号の出力を停止させる所定の期間アクティブとなる前記コントロール信号を生成し、当該コントロール信号を前記メモリコントローラに与えるタイミング信号生成回路と
を備えることを特徴とする。
前記タイミング信号生成回路は、前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記タイミング信号生成回路は、前記タイミング信号に基づき、前記画像データ処理回路により前記画像データの処理が行われる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記タイミング信号生成回路は、外部から与えられる同期信号に同期して前記タイミング信号を生成するとともに、前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記タイミング信号生成回路は、外部から与えられる同期信号がアクティブとなる期間を含む当該期間より長い所定の期間アクティブとなるマスク信号を生成し、前記マスク信号がアクティブとなる期間中にのみ前記同期信号に同期してアクティブとなる前記タイミング信号を生成するとともに、前記マスク信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記タイミング信号生成回路は、前記タイミング信号がアクティブとなる期間と当該期間の直前の期間とを含む期間であって、前記記憶回路のリフレッシュがなされるために必要な期間以上の期間中アクティブとなる前記コントロール信号を生成することを特徴とする。
前記メモリコントローラは、
前記クロックを計数するリフレッシュカウンタと、
前記リフレッシュカウンタの計数結果が所定の数値である場合に前記リフレッシュ信号を生成するリフレッシュ制御回路と
を含み、
前記リフレッシュカウンタは、アクティブである前記コントロール信号を受け取る場合
、前記計数結果が前記数値の直前の数値となるまで計数した後に計数を一時的に停止することを特徴とする。
前記記憶回路は、順にリフレッシュがなされる1からm番目(mは2以上の整数)までの記憶領域を有し、
前記メモリコントローラは、
前記クロックを計数する第1のリフレッシュカウンタと、
前記第1のリフレッシュカウンタの計数結果が所定の数値となる毎に、1からmまでの範囲で順に計数した結果をカウンタ値として出力する第2のリフレッシュカウンタと、
前記第2のリフレッシュカウンタの前記カウンタ値に対応した記憶領域に与えられるべきリフレッシュ信号を生成するリフレッシュ制御回路と
を含み、
前記第1のリフレッシュカウンタは、アクティブである前記コントロール信号を受け取る場合、前記計数結果が前記数値の直前の数値となるまで計数した後に計数を一時的に停止することを特徴とする。
前記タイミング信号に同期した所定の信号が前記メモリコントローラに与えられることにより、前記メモリコントローラに前記タイミング信号に同期したリフレッシュ信号を出力させることを特徴とする。
前記所定の信号として前記タイミング信号を所定のクロック数だけ遅延させた信号を出力する遅延部を含むことを特徴とする。
所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路と、
前記リフレッシュ信号を出力するメモリコントローラと、
前記リフレッシュの許容最大周期以下の周期を有する所定のタイミング信号に同期して外部から連続的に受け取った画像データの処理を行う画像データ処理回路と、
所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するとともに、前記タイミング信号に同期した所定の信号を前記メモリコントローラに与えることにより、前記メモリコントローラに前記タイミング信号に同期したリフレッシュ信号を出力させるタイミング信号生成回路と
を備えることを特徴とする。
前記タイミング信号生成回路は、前記所定の信号として前記タイミング信号を所定のクロック数だけ遅延させた信号を出力する遅延部を含むことを特徴とする。
前記タイミング信号生成回路は、前記タイミング信号に同期し、前記タイミング信号が非アクティブになった後であってかつ前記画像データ処理回路における前記画像データの処理が開始される前までの期間内に前記リフレッシュ信号を前記メモリコントローラに出力させることを特徴とする。
前記タイミング信号生成回路は、前記タイミング信号に同期し、前記画像データ処理回路における前記画像データの処理が終了した後であってかつ前記タイミング信号がアクティブになる前までの期間内に前記リフレッシュ信号を前記メモリコントローラに出力させることを特徴とする。
所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路と、
前記リフレッシュ信号を出力するメモリコントローラと、
所定のタイミング信号に同期して外部から受け取った画像データの処理を行う画像データ処理回路と、
所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するとともに、前記タイミング信号に同期した所定の信号を前記メモリコントローラに与えることにより、前記メモリコントローラに前記タイミング信号に同期したリフレッシュ信号を出力させるタイミング信号生成回路と
を備え、
前記メモリコントローラは、
前記クロックを計数するリフレッシュカウンタと、
前記リフレッシュカウンタの計数結果が所定の数値である場合に前記リフレッシュ信号を出力するか、または前記タイミング信号に同期した所定の信号である前記リフレッシュ信号を出力するか選択的に切り換えるマルチプレクサと
を含むことを特徴とする。
前記タイミング信号生成回路は、外部から受け取った所定のイネーブル信号がアクティブである期間内に前記タイミング信号を前記画像データ処理回路に与え、前記イネーブル信号が非アクティブである期間には前記タイミング信号を前記画像データ処理回路に与えることを停止し、
前記マルチプレクサは、前記イネーブル信号が非アクティブである期間、前記リフレッシュカウンタの計数結果が所定の数値である場合に前記リフレッシュ信号を出力し、前記イネーブル信号がアクティブである期間、前記タイミング信号に同期した所定の信号である前記リフレッシュ信号を出力するよう切り換えることを特徴とする。
前記画像データ処理回路は、画像読み取り処理回路であることを特徴とする。
前記画像データ処理回路は、解像度向上技術(RET:Resolution Enhancement Technology)処理回路であることを特徴とする。
前記画像データ処理回路は、レーザ走査記録処理回路であることを特徴とする。
まず、第1の実施形態に係る画像処理装置について説明する。図1は、本発明の第1の実施形態に係る画像処理装置の構成例を示すブロック図である。
図4は、第2の実施形態におけるDRAMリフレッシュによるノイズの影響に関連する画像処理装置の構成を示すブロック図である。本画像処理装置は、第1の実施形態の場合とほぼ同様に、1つ以上のDRAM12と、このDRAM12に所定の有効リフレッシュ信号RASを与えるメモリコントローラ22と、受け取った画像データを処理して出力する画像処理部32とを備えており、上記メモリコントローラ22は、リフレッシュカウンタ221と、リフレッシュ制御回路222とを含み、上記画像処理部32は、タイミング信号生成回路321と、画像データ処理回路322とを含む。これらの構成要素は、第1の実施形態の構成要素とほぼ同様であるので詳しい説明は省略する。
第3の実施形態に係る画像処理装置は、図4に示される第2の実施形態の場合と同様の構成であるので、その構成要素には同一の符号を付して詳しい説明を省略する。しかし、本実施形態におけるタイミング信号生成回路321は、第2の実施形態の場合とは異なりその内部においてマスク信号MASKを生成せず、したがって、リフレッシュカウント停止信号RCSTOPがアクティブ(LOW)となる期間にも、上記マスク信号MASKがアクティブとなる期間(βクロック)は反映されていない。
図8は、第4の実施形態におけるDRAMリフレッシュによるノイズの影響に関連する画像処理装置の構成を示すブロック図である。本画像処理装置は、第1の実施形態の場合とほぼ同様に、メモリコントローラ23と、受け取った画像データを処理して出力する画像処理部33とを備え、またm個のメモリ領域を有するDRAM13を備えている。
図10は、第5の実施形態におけるDRAMリフレッシュによるノイズの影響に関連する画像処理装置の構成を示すブロック図である。本画像処理装置は、第1の実施形態の場合とほぼ同様に、1つ以上のDRAM14と、このDRAM14に所定の有効リフレッシュ信号RASを与えるメモリコントローラ24と、受け取った画像データを処理して出力する画像処理部34とを備え、第1の実施形態の場合と異なり、遅延部44をさらに備える。
図12は、第6の実施形態におけるDRAMリフレッシュによるノイズの影響に関連する画像処理装置の構成を示すブロック図である。本画像処理装置は、第5の実施形態の場合とほぼ同様に、1つ以上のDRAM15と、このDRAM15に所定の有効リフレッシュ信号RASを与えるメモリコントローラ25と、受け取った画像データを処理して出力する画像処理部35と、遅延部45とを備える。この画像処理装置は、第5の実施形態におけるメモリコントローラ24に対してさらにリフレッシュカウンタおよびマルチプレクサを追加した構成である。
以上のように、上記第1の実施形態では、タイミング信号HSYNCとリフレッシュ動作とのオーバーラップを避けることができるので、画像データを処理する際、当該画像データ処理を同期させるタイミング信号が受ける、DRAMリフレッシュによる電源の電圧変動やノイズの影響を抑制または遮断することができる。
21〜25 …メモリコントローラ
31〜35 …画像処理部
44,45 …遅延部
211,221,251 …リフレッシュカウンタ
231 …第1のリフレッシュカウンタ
232 …第2のリフレッシュカウンタ
233 …デコーダ
212,222,234,241,253 …リフレッシュ制御回路
311,321,331,341,351 …タイミング信号生成回路
312,322,332,342,352 …画像データ処理回路
500 …同期回路
CLK …基本クロック
HSYNC,HSYNC1,HSYNC2 …タイミング信号
RCSTOP …リフレッシュカウント停止信号(コントロール信号)
COUNT …リフレッシュカウント信号
RAS …有効リフレッシュ信号
DATA …画像データ
MASK …マスク信号
EN …イネーブル信号
Claims (25)
- 所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路、前記リフレッシュ信号を出力し所定のコントロール信号に基づき前記リフレッシュ信号の出力を停止するメモリコントローラ、および外部から受け取った画像データの処理を所定のタイミング信号に同期して行う画像データ処理回路を備える画像処理装置に備えられており、所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するタイミング信号生成回路であって、
前記タイミング信号に同期して前記リフレッシュ信号の出力を停止させる所定の期間中アクティブとなる前記コントロール信号を生成し、当該コントロール信号を前記メモリコントローラに与えることを特徴とする、タイミング信号生成回路。 - 前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項1に記載のタイミング信号生成回路。
- 前記タイミング信号に基づき、前記画像データ処理回路により前記画像データの処理が行われる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項1に記載のタイミング信号生成回路。
- 外部から与えられる同期信号に同期して前記タイミング信号を生成するとともに、前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項1に記載のタイミング信号生成回路。
- 外部から与えられる同期信号がアクティブとなる期間を含む当該期間より長い所定の期間アクティブとなるマスク用イネーブル信号を生成し、前記マスク用イネーブル信号がアクティブとなる期間中にのみ前記同期信号に同期してアクティブとなる前記タイミング信号を生成するとともに、前記マスク信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項1または請求項4に記載のタイミング信号生成回路。
- 前記タイミング信号がアクティブとなる期間と当該期間の直前の期間とを含む期間であって、前記記憶回路のリフレッシュがなされるために必要な期間以上の期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項1から請求項5までのいずれか1項に記載のタイミング信号生成回路。
- 外部から受け取った画像データに対して所定の処理を行う画像処理装置であって、
所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路と、
、前記リフレッシュ信号を出力し所定のコントロール信号に基づき前記リフレッシュ信号の出力を停止するメモリコントローラと、
所定のタイミング信号に同期して外部から受け取った画像データの処理を行う画像データ処理回路と、
所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するとともに、前記タイミング信号に同期して前記リフレッシュ信号の出力を停止させる所定の期間アクティブとなる前記コントロール信号を生成し、当該コントロール信号を前記メモリコントローラに与えるタイミング信号生成回路と
を備えることを特徴とする、画像処理装置。 - 前記タイミング信号生成回路は、前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項7に記載の画像処理装置。
- 前記タイミング信号生成回路は、前記タイミング信号に基づき、前記画像データ処理回路により前記画像データの処理が行われる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項7に記載の画像処理装置。
- 前記タイミング信号生成回路は、外部から与えられる同期信号に同期して前記タイミング信号を生成するとともに、前記タイミング信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項7に記載の画像処理装置。
- 前記タイミング信号生成回路は、外部から与えられる同期信号がアクティブとなる期間を含む当該期間より長い所定の期間アクティブとなるマスク信号を生成し、前記マスク信号がアクティブとなる期間中にのみ前記同期信号に同期してアクティブとなる前記タイミング信号を生成するとともに、前記マスク信号がアクティブとなる期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項7または請求項10に記載の画像処理装置。
- 前記タイミング信号生成回路は、前記タイミング信号がアクティブとなる期間と当該期間の直前の期間とを含む期間であって、前記記憶回路のリフレッシュがなされるために必要な期間以上の期間中アクティブとなる前記コントロール信号を生成することを特徴とする、請求項7から請求項11までのいずれか1項に記載の画像処理装置。
- 前記メモリコントローラは、
前記クロックを計数するリフレッシュカウンタと、
前記リフレッシュカウンタの計数結果が所定の数値である場合に前記リフレッシュ信号を生成するリフレッシュ制御回路と
を含み、
前記リフレッシュカウンタは、アクティブである前記コントロール信号を受け取る場合
、前記計数結果が前記数値の直前の数値となるまで計数した後に計数を一時的に停止することを特徴とする、請求項7に記載の画像処理装置。 - 前記記憶回路は、順にリフレッシュがなされる1からm番目(mは2以上の整数)までの記憶領域を有し、
前記メモリコントローラは、
前記クロックを計数する第1のリフレッシュカウンタと、
前記第1のリフレッシュカウンタの計数結果が所定の数値となる毎に、1からmまでの範囲で順に計数した結果をカウンタ値として出力する第2のリフレッシュカウンタと、
前記第2のリフレッシュカウンタの前記カウンタ値に対応した記憶領域に与えられるべきリフレッシュ信号を生成するリフレッシュ制御回路と
を含み、
前記第1のリフレッシュカウンタは、アクティブである前記コントロール信号を受け取る場合、前記計数結果が前記数値の直前の数値となるまで計数した後に計数を一時的に停止することを特徴とする、請求項7に記載の画像処理装置。 - 所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路、前記リフレッシュ信号を出力するメモリコントローラ、および外部から連続的に受け取った画像データの処理を前記リフレッシュの許容最大周期以下の周期を有する所定のタイミング信号に同期して行う画像データ処理回路を備える画像処理装置に備えられており、所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するタイミング信号生成回路であって、
前記タイミング信号に同期した所定の信号が前記メモリコントローラに与えられることにより、前記メモリコントローラに前記タイミング信号に同期したリフレッシュ信号を出力させることを特徴とする、タイミング信号生成回路。 - 前記所定の信号として前記タイミング信号を所定のクロック数だけ遅延させた信号を出力する遅延部を含むことを特徴とする、請求項15に記載のタイミング信号生成回路。
- 外部から受け取った画像データに対して所定の処理を行う画像処理装置であって、
所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路と、
前記リフレッシュ信号を出力するメモリコントローラと、
前記リフレッシュの許容最大周期以下の周期を有する所定のタイミング信号に同期して外部から連続的に受け取った画像データの処理を行う画像データ処理回路と、
所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するとともに、前記タイミング信号に同期した所定の信号を前記メモリコントローラに与えることにより、前記メモリコントローラに前記タイミング信号に同期したリフレッシュ信号を出力させるタイミング信号生成回路と
を備えることを特徴とする、画像処理装置。 - 前記タイミング信号生成回路は、前記所定の信号として前記タイミング信号を所定のクロック数だけ遅延させた信号を出力する遅延部を含むことを特徴とする、請求項17に記載の画像処理回路。
- 前記タイミング信号生成回路は、前記タイミング信号に同期し、前記タイミング信号が非アクティブになった後であってかつ前記画像データ処理回路における前記画像データの処理が開始される前までの期間内に前記リフレッシュ信号を前記メモリコントローラに出力させることを特徴とする、請求項17または請求項18に記載の画像処理回路。
- 前記タイミング信号生成回路は、前記タイミング信号に同期し、前記画像データ処理回路における前記画像データの処理が終了した後であってかつ前記タイミング信号がアクティブになる前までの期間内に前記リフレッシュ信号を前記メモリコントローラに出力させることを特徴とする、請求項17または請求項18に記載の画像処理回路。
- 外部から受け取った画像データに対して所定の処理を行う画像処理装置であって、
所定のリフレッシュ信号によりリフレッシュがなされる1つ以上の記憶回路と、
前記リフレッシュ信号を出力するメモリコントローラと、
所定のタイミング信号に同期して外部から受け取った画像データの処理を行う画像データ処理回路と、
所定のクロックを計数することにより前記画像データ処理回路に与えられるべき前記タイミング信号を生成するとともに、前記タイミング信号に同期した所定の信号を前記メモリコントローラに与えることにより、前記メモリコントローラに前記タイミング信号に同期したリフレッシュ信号を出力させるタイミング信号生成回路と
を備え、
前記メモリコントローラは、
前記クロックを計数するリフレッシュカウンタと、
前記リフレッシュカウンタの計数結果が所定の数値である場合に前記リフレッシュ信号を出力するか、または前記タイミング信号に同期した所定の信号である前記リフレッシュ信号を出力するか選択的に切り換えるマルチプレクサと
を含むことを特徴とする、画像処理回路。 - 前記タイミング信号生成回路は、外部から受け取った所定のイネーブル信号がアクティブである期間内に前記タイミング信号を前記画像データ処理回路に与え、前記イネーブル信号が非アクティブである期間には前記タイミング信号を前記画像データ処理回路に与えることを停止し、
前記マルチプレクサは、前記イネーブル信号が非アクティブである期間、前記リフレッシュカウンタの計数結果が所定の数値である場合に前記リフレッシュ信号を出力し、前記イネーブル信号がアクティブである期間、前記タイミング信号に同期した所定の信号である前記リフレッシュ信号を出力するよう切り換えることを特徴とする、請求項21に記載の画像処理装置。 - 前記画像データ処理回路は、画像読み取り処理回路であることを特徴とする、請求項7または請求項17に記載の画像処理装置。
- 前記画像データ処理回路は、解像度向上技術(RET:Resolution Enhancement Technology)処理回路であることを特徴とする、請求項7または請求項17に記載の画像処理装置。
- 前記画像データ処理回路は、レーザ走査記録処理回路であることを特徴とする、請求項7または請求項17に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005234222A JP4721815B2 (ja) | 2005-08-12 | 2005-08-12 | タイミング信号生成回路および画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005234222A JP4721815B2 (ja) | 2005-08-12 | 2005-08-12 | タイミング信号生成回路および画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007048406A JP2007048406A (ja) | 2007-02-22 |
JP4721815B2 true JP4721815B2 (ja) | 2011-07-13 |
Family
ID=37851102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005234222A Active JP4721815B2 (ja) | 2005-08-12 | 2005-08-12 | タイミング信号生成回路および画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4721815B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9183917B1 (en) | 2012-12-21 | 2015-11-10 | Samsung Electronics Co., Ltd. | Memory device, operating method thereof, and system having the memory device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5650497B2 (ja) * | 2010-10-29 | 2015-01-07 | パナソニック株式会社 | リフレッシュ制御装置、無線受信機および半導体集積回路 |
US9824741B2 (en) | 2013-03-14 | 2017-11-21 | Panasonic Intellectual Property Managment Co., Ltd. | Refresh control device, wireless receiver, and semiconductor integrated circuit |
JP6142696B2 (ja) * | 2013-06-28 | 2017-06-07 | カシオ電子工業株式会社 | 印刷装置、異常判定方法及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63247996A (ja) * | 1987-04-01 | 1988-10-14 | Fujitsu Ltd | メモリアクセス方法 |
JPH04175798A (ja) * | 1990-11-09 | 1992-06-23 | Mitsubishi Precision Co Ltd | フレームメモリのリフレッシュ方式 |
JPH0574152A (ja) * | 1991-09-18 | 1993-03-26 | Hitachi Ltd | ダイナミツクメモリのリフレツシユ制御回路 |
JPH06325570A (ja) * | 1993-05-13 | 1994-11-25 | Fujitsu Ltd | ダイナミックメモリリフレッシュ回路 |
JP3300650B2 (ja) * | 1996-11-11 | 2002-07-08 | 旭光学工業株式会社 | レーザ走査記録装置 |
JP4743999B2 (ja) * | 2001-05-28 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
-
2005
- 2005-08-12 JP JP2005234222A patent/JP4721815B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9183917B1 (en) | 2012-12-21 | 2015-11-10 | Samsung Electronics Co., Ltd. | Memory device, operating method thereof, and system having the memory device |
Also Published As
Publication number | Publication date |
---|---|
JP2007048406A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006244667A (ja) | 半導体記憶装置とリフレッシュ制御方法 | |
US7636269B2 (en) | Semiconductor memory device performing self refresh operation | |
JP2006147123A (ja) | メモリ装置のリフレッシュ方法 | |
US6961278B2 (en) | Synchronous self refresh exit control method and circuit in semiconductor memory device | |
JP4721815B2 (ja) | タイミング信号生成回路および画像処理装置 | |
KR20080030470A (ko) | 반도체 기억 장치 및 메모리 시스템 | |
JP2009169257A (ja) | メモリ制御回路および画像処理装置 | |
TW587249B (en) | Method and device for automatically performing refresh operation in semiconductor memory device | |
KR20130002551A (ko) | 셀프 리프레쉬 제어회로 및 이를 포함하는 메모리 | |
JP2003187575A (ja) | 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置 | |
US6990032B2 (en) | Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof | |
US8499175B2 (en) | Semiconductor device and method for operating the same | |
JP2006059489A (ja) | 半導体記憶装置とテスト回路及び方法 | |
US20060209610A1 (en) | Semiconductor memory and method for analyzing failure of semiconductor memory | |
JP4816911B2 (ja) | メモリの同期化方法及びリフレッシュ制御回路 | |
JP5144556B2 (ja) | 半導体記憶装置及びその制御方法 | |
US7287142B2 (en) | Memory device and method for arbitrating internal and external access | |
KR100450070B1 (ko) | 셀프 리프레시 모드를 갖는 반도체 메모리 장치 및 방법 | |
JPH07169266A (ja) | 半導体メモリ | |
KR100772540B1 (ko) | 반도체 메모리 장치 | |
JP2008257776A (ja) | 半導体記憶装置及びその制御方法 | |
KR100246787B1 (ko) | 디램 리프레쉬신호 발생장치 | |
KR20110045394A (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
KR100794998B1 (ko) | 반도체 메모리의 셀프 리프레쉬 펄스 발생 장치 및 방법 | |
JP2005130493A (ja) | 入力信号のトランジション区間で安定的に動作するパスゲート回路、これを備えるセルフリフレッシュ回路、及びパスゲート回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4721815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |