JP4717067B2 - 集積回路を積重ねる方法およびシステム - Google Patents

集積回路を積重ねる方法およびシステム Download PDF

Info

Publication number
JP4717067B2
JP4717067B2 JP2007515236A JP2007515236A JP4717067B2 JP 4717067 B2 JP4717067 B2 JP 4717067B2 JP 2007515236 A JP2007515236 A JP 2007515236A JP 2007515236 A JP2007515236 A JP 2007515236A JP 4717067 B2 JP4717067 B2 JP 4717067B2
Authority
JP
Japan
Prior art keywords
integrated circuit
pair
integrated
bonding
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007515236A
Other languages
English (en)
Other versions
JP2008500734A (ja
Inventor
イェンセン，ロナルド・ジェイ
スピルバーガー，リチャード・ケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2008500734A publication Critical patent/JP2008500734A/ja
Application granted granted Critical
Publication of JP4717067B2 publication Critical patent/JP4717067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、一般に、集積回路を積重ねる（スタッキング）ことに関し、より詳細には、フリップチップおよびワイヤボンディング技術を使用して集積回路を積重ねることに関する。
三次元集積回路は、スペースがきわめて重要な設計要素である用途で利用される。より小さなスペースでより大きな機能を求める要求が増大しているので、三次元パッケージングに対する要求も増大している。スペースを低減する利益に加えて、これらの設計はまた、回路部品間の相互接続が短くなる可能性があるので、高速をも実現する。
集積回路が積重ねられた場合、スタック内の各集積回路に電源、接地、および入力／出力（Ｉ／Ｏ）信号を供給する方法が必要である。さらに、スタック内の各集積回路を相互接続の次のレベルに（たとえば、次の集積回路に、またはプリント回路基板に）接続する方法が必要である。さらに、積重ね集積回路によって発生された熱を放散させる方法が必要である。
用途によっては、同じ大きさの集積回路を積重ねる方法が重要である。たとえば、電子装置内のデータ記憶容量を増やすために、メモリモジュールを形成するためにメモリチップの積重ねが一般に行われる。したがって、同じ大きさを有する集積回路を積重ねる方法が必要である。
集積回路を積重ねる方法およびシステムが提供される。集積回路は、対で積重ねられてよく、第１の集積回路対は基板上に積重ねられる。集積回路対は、第１の集積回路および第２の集積回路からなる。第１および第２の集積回路は、長方形で、ほぼ同じ大きさである。
金属再分配層は、第１および第２の集積回路両方のアクティブ面上に配置されてよい。金属再分配層は、第１および第２の集積回路の内部ならびに第１および第２の集積回路の間で相互接続を提供することができる。相互接続は、ワイヤボンドパッドを適当な内部のはんだ付け可能なチップパッドに接続することができる。相互接続の結果として、第１の集積回路上で必要な信号は、第１および第２の集積回路が互いに接続されている場合、第２の集積回路上のワイヤボンドパッドを通して供給されることができる。
第１の集積回路のアクティブ面は、フリップチップボンディング技法を使用して第２の集積回路のアクティブ面に接着される。一実施形態では、第１の集積回路はフリップチップボンディングの前に第２の集積回路に対して９０度回転される。他の実施形態では、ワイヤボンドパッドはフリップチップボンディングの前に第１の集積回路から除去される。これらの実施形態のうちのどちらでも、第２の集積回路上のワイヤボンドパッドはワイヤボンディングのために容易にアクセス可能である。
第１の集積回路対は、接着剤を使用して基板に取付けられる。接着剤は第２の集積回路の非アクティブ面と基板の間に配置される。次の集積回路対は、接着剤を使用して第１の集積回路対上に積重ねられる。接着剤は、第１の対の第１の集積回路の非アクティブ面と次の対の第２の集積回路の非アクティブ面の間に配置される。この積重ねは多くの集積回路対に対して続けて行われる。
ボンディングワイヤは、ワイヤボンディング技法を使用して各積重ね型集積回路対の第２の集積回路を基板に接続することができる。結果として、電源、接地、およびＩ／Ｏ信号をスタックの各集積回路に供給するのに都合のよい方法を提供する３‐Ｄパッケージが形成される。さらに、３‐Ｄパッケージは、ほぼ同じ大きさを有する集積回路を使用して形成されることができる。さらに、３‐Ｄパッケージは、積重ね型集積回路に発生された熱を放散する熱スプレッダまたはその他の装置を追加する必要がない熱を放散する方法を提供することができる。
これらおよびその他の態様および利点は、適当な場合には添付の図面を参照しながら以下の詳細な説明を読むことによって当業者には明らかになるであろう。さらに、本摘要は単に例だけであり、特許請求の範囲に記載の本発明の範囲を限定することを意図するものではないことが理解される。
ここで好ましい実施形態は、様々な図において同様の参照数字は同様の要素を指す添付の図面の図に関連して以下に説明される。
Ｉ．第１の実施形態による集積回路対の形成
図１Ａは第１の集積回路１０２の上面図を示し、図１Ｂは第２の集積回路１０４の上面図を示す。第１および第２の集積回路１０２、１０４は、表面および裏面を有してよい。表面は、電気的接続ができる「アクティブ」面でよい。裏面は、接続ができないであろう「非アクティブ」面でよい。図１Ａおよび図１Ｂは、集積回路１０２、１０４のアクティブ面を示す。
第１および第２の集積回路１０２、１０４の形は、長方形でよい。好ましくは、第１および第２の集積回路１０２、１０４はほぼ同じ大きさである。しかし、第１および第２の集積回路１０２、１０４の大きさは様々でよい。図１に示されているように、第１の集積回路１０２は、第２の集積回路１０４に対して９０度回転される。
好ましい実施形態では、第１および第２の集積回路１０２、１０４は、それらを個々のダイに切り込む前に約２００〜３８０ミクロンの厚さまで薄くされてよい。しかし、第１および第２の集積回路１０２、１０４は、好ましい実施形態より薄くされてもよい。たとえば、第１および第２の集積回路１０２、１０４は、１００ミクロンまで薄くされてよい。あるいは、第１および第２の集積回路１０２、１０４は、薄くされなくてもよい。薄くされない場合は、第１および第２の集積回路１０２、１０４は、８インチ（２０．３２ｃｍ）ウエハでは７２５ミクロンの厚さ、または６インチ（１５．２４ｃｍ）ウエハでは６７５ミクロンの厚さを有してよい。しかし、その他のウエハの厚さが使用されてもよい。
第１および第２の集積回路１０２、１０４は、アクティブ面の向かい合う２辺の周辺上に複数のワイヤボンドパッド１０６、１０８を有する。ワイヤボンドパッド１０６、１０８は、ワイヤボンディング技術を使用する場合に接続を提供するために使用されることができる。ワイヤボンディング技術は、ワイヤおよびリボンの使用を含めて、チップとパッケージ間の電気的接続を行ういかなる方法をも含む。２６個のワイヤボンドパッド１０６、１０８が集積回路１０２、１０４の向かい合う２辺のそれぞれの上に示されているが、２６個より多いまたは少ないワイヤボンドパッド１０６、１０８が使用されてもよい。図７に関してさらに説明されるように、第２の集積回路１０４上のワイヤボンドパッド１０８はワイヤボンディングのために使用されることができる。
第１および第２の集積回路１０２、１０４はまた、第１および第２の集積回路１０２、１０４の内部に配置された複数のはんだ付け可能なチップパッド１１０、１１２を有する。はんだ付け可能なチップパッド１１０、１１２は、フリップチップ技術を使用する場合に接続を提供するために使用されることができる。フリップチップ技術は、はんだバンプ、金バンプ、接着バンプ、およびプラスチックニッケル球の使用を含めて、チップのアクティブ面を接着する様々な技法を含む。図１は、第１および第２の集積回路１０２、１０４の内部の１６９個のはんだ付け可能なチップパッド１１０、１１２を示すが、１６９個より多いまたは少ないチップパッド１１０、１１２が使用されてもよい。しかし、好ましい実施形態では、第１および第２の集積回路１０２、１０４はそれぞれ同じ数のはんだ付け可能なチップパッド１１０、１１２を有する。
第１の集積回路１０２の内部のはんだ付け可能なチップパッド１１０は、はんだバンプを有する下バンプ金属皮膜を含んでよい。金属再分配層１１４は、相互接続層を提供するために第１の集積回路１０２のアクティブ面上に堆積されてよい。例としての金属再分配層１１４が図１Ａに示されている。しかし、様々な再分配層設計が使用されてよいことが理解される。再分配層１１４を設計するためには、通常オートルータが使用される。
金属再分配層１１４は、電源、接地、およびＩ／Ｏ信号が第１の集積回路１０２上の必要な場所に供給されるように、様々なはんだ付け可能なチップパッド１１０を第１の集積回路１０２上の金属パッドに接続してよい（たとえば、電源は第１の集積回路１０２上の電源バスに供給され、接地は第１の集積回路１０２上の接地バスに供給され、Ｉ／Ｏは第１の集積回路１０２上のＩ／Ｏ回路に供給される）。さらに、金属再分配層１１４は、第１の集積回路１０２上のはんだ付け可能なチップパッド１１０を、第２の集積回路１０４上のはんだ付け可能なチップパッド１１２および金属再分配層１１６を介して、第２の集積回路１０４上のワイヤボンドパッド１０８に接続してよい。
第２の集積回路１０４の内部のはんだ付け可能なチップパッド１１２は下バンプ金属皮膜を含んでよい。第２の集積回路１０４は、電源、接地、およびＩ／Ｏが第２の集積回路１０４の周辺上のワイヤボンドパッド１０８を通して供給されるように設計されてよい。追加としてまたは代替として、第２の集積回路１０４は、第１の集積回路１０２のための電源、接地、およびＩ／Ｏが金属再分配層１１６を使用してワイヤボンドパッド１０８に接続される第２の集積回路１０４の内部のはんだ付け可能なチップパッド１１２に供給されるように設計されてよい。
前述のように、金属再分配層は第１および第２の集積回路１０２、１０４両方のアクティブ面上に配置されてよい。金属再分配層１１４、１１６は、第１および第２の集積回路１０２、１０４内、ならびに第１および第２の集積回路１０２、１０４間の相互接続を提供することができる。相互接続は、ワイヤボンドパッド１０８を適当な内部のはんだ付け可能なチップパッド１１０、１１２に接続することができる。相互接続の結果として、第１の集積回路１０２上で必要な信号は、第１および第２の集積回路１０２、１０４が互いに接続されている場合、第２の集積回路１０４上のワイヤボンドパッド１０８を通して供給されることができる。
通常、第１および第２の集積回路１０２、１０４はそれぞれ異なる再分配パターンを有する。しかし、第１および第２の集積回路１０２、１０４は同様の再分配パターンを有してもよい。集積回路上にはんだ付け可能なパッド、はんだバンプ、および金属再分配層をパターニングする方法は、集積回路業界ではよく知られていて、通常集積回路をフリップチップボンディングする準備をするために行われる。
図２は、図１に示されている第１および第２の集積回路１０２、１０４によって形成された集積回路対２００の上面図を示す。集積回路対２００を組み立てるために、第１の集積回路１０２は、第２の集積回路１０２に対して９０度回転され（この回転はすでに図１Ａで示された）、裏返される。第１の集積回路１０２を裏返すことによって、第１の集積回路１０２のアクティブ面は第２の集積回路１０４のアクティブ面に向き合うことができる。
次いで、集積回路対２００の第１および第２の集積回路１０２、１０４は、第１の集積回路１０２上のはんだバンプおよび第２の集積回路１０４上の下バンプ金属皮膜を介して向かい合って接続される。第１の集積回路１０２は裏返されるので、図２には第１の集積回路１０２の非アクティブ面が示されている。アンダーフィルが２つの集積回路１０２、１０４間で使用されてもよいが、２つの集積回路１０２、１０４がほぼ等しい熱膨張係数を有し、アンダーフィルが環境保護のために必要がない場合は、アンダーフィルは必要がなくてよい。
図２で見られるように、第１および第２の集積回路１０２、１０４は形が長方形でほぼ同じ大きさなので、一方の集積回路上のワイヤボンドパッド１０６、１０８は、他方の集積回路の端を超えて広がる。第１の集積回路１０２は裏返されたので、図２に提供された上面図では、第２の集積回路１０４上のワイヤボンドパッド１０８しか見られない。結果として、第２の集積回路１０４上のワイヤボンドパッド１０８は、ワイヤボンディングのために容易にアクセス可能であり得る。
図３は、接続前の図２に示された集積回路対２００の側面図３００を示す。側面図３００は、第２の集積回路１０４の上方に裏返され配置された第１の集積回路１０２を示す。はんだバンプ３０２は、第１の集積回路１０２上に配置された下バンプ金属皮膜３０４上に配置されてよい。はんだバンプ３０２は、第１の集積回路１０２から、第２の集積回路１０４上に配置された下バンプ金属皮膜３０６の方に延びる。フリップチップボンディングが完成された場合、はんだバンプ３０２は第２の集積回路１０４上の下バンプ金属皮膜３０６に接続することができる。
側面図３００はまた、第１の集積回路１０２の端を超えて広がる第２の集積回路１０４上のワイヤボンドパッド１０８を示す。結果として、第２の集積回路１０４上のワイヤボンドパッド１０８は、ワイヤボンディングのために容易にアクセス可能であり得る。
集積回路対２００が形成された後は、集積回路対２００は他の集積回路対と積重ねられることができる。積重ねられた後は、ワイヤボンディングが行われることができる。集積回路スタックの形成に関する詳細な説明は、図７に関連して提供される。
ＩＩ．第２の実施形態による集積回路対の形成
図４Ａは第１の集積回路４０２の上面図を示し、図４Ｂは第２の集積回路４０４の上面図を示す。第１および第２の集積回路４０２、４０４は、表面および裏面を有してよい。表面は電気的接続が行われることができる「アクティブ」面でよい。裏面は接続ができないであろう「非アクティブ」面でよい。図４Ａおよび図４Ｂは集積回路４０２、４０４のアクティブ面を示す。
第１および第２の集積回路４０２、４０４は形が長方形でよい。あるいは、第１および第２の集積回路４０２、４０４は形が正方形でもよい。好ましくは、第１および第２の集積回路４０２、４０４はほぼ同じ大きさである。しかし、第１および第２の集積回路４０２、４０４は大きさが様々でもよい。好ましい実施形態では、第１および第２の集積回路４０２、４０４は、それらを個々のダイに切る前に、約２００〜３８０ミクロンの厚さに薄くされてよい。しかし、第１および第２の集積回路４０２、４０４は、好ましい実施形態より薄くされてもよい。たとえば、第１および第２の集積回路４０２、４０４は１００ミクロンまで薄くされてよい。あるいは、第１および第２の集積回路４０２、４０４は薄くされなくてもよい。薄くされない場合は、第１および第２の集積回路４０２、４０４は、８インチ（２０．３２ｃｍ）ウエハでは７２５ミクロンの厚さ、または６インチ（１５．２４ｃｍ）ウエハでは６７５ミクロンの厚さを有してよい。しかし、その他のウエハの厚さが使用されてもよい。
第１および第２の集積回路４０２、４０４は、アクティブ面の向かい合う２辺の周辺上に複数のワイヤボンドパッド４０６、４０８を有する。あるいは、第１および第２の集積回路４０２、４０４は、アクティブ面の４辺全ての周辺上に複数のワイヤボンドパッド４０６、４０８を有してもよい。ワイヤボンドパッド４０６、４０８は、ワイヤボンディング技術を使用する場合に接続を提供するために使用されることができる。２６個のワイヤボンドパッド４０６、４０８が集積回路４０２、４０４の向かい合う２辺のそれぞれの上に示されているが、２６個より多いまたは少ないワイヤボンドパッド４０６、４０８が使用されてもよい。図７に関してさらに説明されるように、第２の集積回路４０４上のワイヤボンドパッド４０８は、ワイヤボンディングのために使用されることができる。
第１および第２の集積回路４０２、４０４はまた、集積回路４０２、４０４の内部に配置された複数のはんだ付け可能なチップパッド４１０、４１２を有する。はんだ付け可能なチップパッド４１０、４１２は、フリップチップ技術を使用する場合に接続性を提供するために使用されることができる。図４は、第１および第２の集積回路４０２、４０４の内部の１６９個のはんだ付け可能なチップパッド４１０、４１２を示すが、１６９個より多いまたは少ないチップパッド４１０、４１２が使用されてもよい。しかし、好ましい実施形態では、第１および第２の集積回路４０２、４０４はそれぞれ同じ数のはんだ付け可能なチップパッド４１０、４１２を有する。
第１の集積回路４０２上のワイヤボンドパッド４０６は、切り込み線４１８で除去されてよい。ワイヤボンドパッド４０６は、切り込みによって、またはその他のいかなる適した除去方法によってでも、第１の集積回路４０２から除去されてよい。ワイヤボンドパッド４０６の除去によって、第１の集積回路４０２は第２の集積回路４０４より狭くなることがある。したがって、第１の集積回路４０２が裏返され第２の集積回路４０４に接続された場合、第２の集積回路４０４上のワイヤボンドパッド４０８は第１の集積回路４０２の端を超えて広がることがある。
第１の集積回路４０２の内部のはんだ付け可能なチップパッド４１０は、はんだバンプを有する下バンプ金属皮膜を含んでよい。金属再分配層４１４は、相互接続層を提供するために第１の集積回路４０２のアクティブ面上に堆積されてよい。例としての金属再分配層４１４が図４Ａに示されている。しかし、様々な再分配層設計が使用されてよいことが理解される。オートルータは、通常、再分配層４１４を設計するために使用される。
金属再分配層４１４は、電源、接地、およびＩ／Ｏ信号が第１の集積回路４０２上の必要な場所に供給されるように、様々なはんだ付け可能なチップパッド４１０を第１の集積回路４０２上の金属パッドに接続することができる（たとえば、電源は第１の集積回路４０２上の電源バスに供給され、接地は第１の集積回路４０２上の接地バスに供給され、Ｉ／Ｏは第１の集積回路４０２上のＩ／Ｏ回路に供給される）。さらに、金属再分配層４１４は、第１の集積回路４０２上のはんだ付け可能なチップパッド４１０を第２の集積回路４０４上のはんだ付け可能なチップパッド４１２および金属再分配層４１６を介して第２の集積回路４０４上のワイヤボンドパッド４０８に接続することができる。
第２の集積回路４０４の内部のはんだ付け可能なチップパッド４１２は、下バンプ金属皮膜を含んでよい。第２の集積回路４０４は、電源、接地、およびＩ／Ｏが第２の集積回路４０４の周辺上のワイヤボンドパッド４０８を通して供給されるように設計されてよい。追加としてまたは代替として、第２の集積回路４０４は、第１の集積回路４０２のための電源、接地、およびＩ／Ｏが金属再分配層４１６を使用してワイヤボンドパッド４０８に接続される第２の集積回路４０４の内部のはんだ付け可能なチップパッド４１２に供給されるように設計されてよい。
前述のように、金属再分配層は、第１および第２の集積回路４０２、４０４両方のアクティブ面上に配置されてよい。金属再分配層４１４、４１６は、第１および第２の集積回路４０２、４０４の内部、ならびに第１および第２の集積回路４０２、４０４の間で相互接続を提供することができる。相互接続は、ワイヤボンドパッド４０８を適当な内部のはんだ付け可能なチップパッド４１０、４１２に接続することができる。相互接続の結果として、第１の集積回路４０２上で必要な信号は、第１および第２の集積回路４０２、４０４が互いに接続されている場合、第２の集積回路４０４上のワイヤボンドパッド４０８を通して供給されることができる。通常、第１および第２の集積回路４０２、４０４は、それぞれ異なる再分配パターンを有する。
図５は、図４に示されている第１および第２の集積回路４０２、４０４によって形成された集積回路対５００の上面図を示す。集積回路対５００は、第１の集積回路４０２を裏返し、第１の集積回路４０２のアクティブ面を第２の集積回路４０４のアクティブ面にフリップチップボンディングを使用して接続することによって組み立てられることができる。第１の集積回路４０２は裏返されるので、図５には第１の集積回路４０２の非アクティブ面が示されている。アンダーフィルが２つの集積回路４０２、４０４間で使用されてもよいが、２つの集積回路４０２、４０４がほぼ等しい熱膨張係数を有し、アンダーフィルが環境保護のために必要がない場合は、アンダーフィルは必要がなくてよい。
第１の集積回路４０２は、第１の集積回路４０２上のワイヤボンドパッド４０６の除去のため第２の集積回路４０４より狭いので、第２の集積回路４０４上のワイヤボンドパッド４０８は第１の集積回路４０２の端を超えて広がってよい。結果として、第２の集積回路４０４上のワイヤボンドパッド４０８は、ワイヤボンディングのために容易にアクセス可能であり得る。
図６は、接続前に図５で示された集積回路対５００の側面図６００を示す。側面図６００は、裏返されて第２の集積回路４０４の上方に配置された第１の集積回路４０２を示す。はんだバンプ６０２は、第１の集積回路４０２上に配置された下バンプ金属皮膜６０４上に配置される。はんだバンプ６０２は、第１の集積回路４０２から第２の集積回路４０４上に配置された下バンプ金属皮膜６０６の方に延びる。フリップチップボンディングが完成された場合、はんだバンプ６０２は第２の集積回路４０４上の下バンプ金属皮膜６０６に接続することができる。
側面図６００はまた、第１の集積回路４０２の端を超えて広がる第２の集積回路４０４上のワイヤボンドパッド４０８を示す。結果として、第２の集積回路４０４上のワイヤボンドパッド４０８は、ワイヤボンディングのために容易にアクセス可能であり得る。
集積回路対５００が形成された後は、集積回路対５００は他の集積回路対と積重ねられることができる。積重ねられた後は、ワイヤボンディングが行われることができる。集積回路スタックの形成に関する詳細な説明は、図７を参照しながら提供される。集積回路対を形成するための２つの実施形態が説明されているが、他の方法および変形形態が使用されてもよい。
ＩＩＩ．集積回路スタックの形成
図７は集積回路対のスタック７００の側面図を示す。図７は３つの集積回路対７０２〜７０６を示す。しかし、スタック７００には３つより多いまたは少ない集積回路対があってよい。第１の集積回路対７０２は、フリップチップボンディングを使用して第２の集積回路７１０に接続された第１の集積回路７０８を含んでよい。第２の集積回路対７０４は、フリップチップボンディングを使用して第２の集積回路７１４に接続された第１の集積回路７１２を含んでよい。第３の集積回路対７０６は、フリップチップボンディングを使用して第２の集積回路７１８に接続された第１の集積回路７１６を含んでよい。３つの集積回路対７０２〜７０６は、図１〜６に関して説明された方法のいかなる組み合わせを使用することによってでも形成されることができる。
第３の集積回路対７０６は、エポキシ接着剤などの標準ダイ付着材料７２２を使用することによって基板７２０に接着されることができる。代替として、第３の集積回路対７０６は、プリント回路基板またはパッケージに付着されることもできる。第３の集積回路対７０６の第２の集積回路７１８の非アクティブ面は、接着剤７２２を用いて基板７２０に接合されることができる。ボンディングワイヤ７２４は、第３の積重ね対７０６の第２の集積回路７１８上のワイヤボンドパッドに基板７２０を接続するために使用されることができる。ボンディングワイヤは、アルミニウム、金、またはその他のいかなる適当なワイヤボンディング材料でもよい。
第２の集積回路対７０４は、標準ダイ付着材料７２２を使用して第３の集積回路対７０６に接着されることができる。第２の集積回路対７０４の第２の集積回路７１４の非アクティブ面は、接着剤７２２を用いて第３の集積回路対７０６の第１の集積回路７１６の非アクティブ面に接合されることができる。ボンディングワイヤ７２４は、第２の集積回路対７０４の第２の集積回路７１４上のワイヤボンドパッドに基板７２０を接続するために使用されることができる。
集積回路対を接着しワイヤボンドする工程は、所望されるだけ何回繰り返されてもよい。図７に示されたスタック７００では、この工程は以下のように追加で１回続けられてよい。第１の集積回路対７０２は、標準ダイ接着材料７２２を使用して第２の集積回路対７０４に接着されることができる。第１の集積回路対７０２の第２の集積回路７１０の非アクティブ面は、接着剤７２２を用いて第２の集積回路対７０４の第１の集積回路７１２の非アクティブ面に接合されることができる。ボンディングワイヤ７２４は、第１の集積回路対７０２の第２の集積回路７１０上のワイヤボンドパッドに基板７２０を接続するために使用されることができる。
図７に見られるように、第３の集積回路対７０６の第１の集積回路７１６は、第２の集積回路対７０４の第２の集積回路７１４と第３の集積回路対７０６の第２の集積回路７１８の間のスペーシングを提供することができる。同様に、第２の集積回路対７０４の第１の集積回路７１２は、第１の集積回路対７０２の第２の集積回路７１０と第２の集積回路対７０４の第２の集積回路７１４の間のスペーシングを提供することができる。スペーシングは、ワイヤボンド７２４が障害なしに基板７２０に到達するためのクリアランスを提供することができる。
この積重ね手法は、基板７２０への集積回路の大横断面および集積回路接続を通しての伝導路を提供することによって集積回路からの効率のよい熱除去を達成することができる。この熱伝導路は、積重ね型集積回路間で薄い熱伝導性エポキシボンドを使用すること、およびフリップチップ接触面でいっぱいに並べたはんだ接続を使用することによって強化されることができる。
有利には、スタック７００内の集積回路の設計はスタック７００内の集積回路の位置（すなわち下面、中間、上面）と無関係でよい。実際、スタック７００内の各集積回路は同じ回路設計を有してよい。集積回路を積み重ねるこの方法はメモリ回路を積み重ねるのに特によく適している。メモリ回路用途では、スタック内の集積回路は、スタック内の個々の集積回路それぞれのためのごく少数の一意の接続によって、データおよびアドレス信号を共用することができる。
説明された実施形態は例だけであり、本発明の範囲を限定するとみなされるべきではないことを理解すべきである。特許請求の範囲は、その旨明記されていない限り、記載された順序または要素に限定されると解釈されるべきではない。したがって、添付の特許請求の範囲の範囲および主旨の範囲内にあるすべての実施形態およびその同等物は本発明として主張される。
第１の実施形態による、第１および第２の集積回路の上面図である。 一実施形態による、図１に示された第１および第２の集積回路によって形成された集積回路対の上面図である。 一実施形態による、図２に示された集積回路対の側面図である。 他の実施形態による、第１および第２の集積回路の上面図である。 一実施形態による、図４に示された第１および第２の集積回路によって形成された集積回路対の上面図である。 一実施形態による、図５に示された集積回路対の側面図である。 一実施形態による、積重ね型集積回路対の側面図である。

Claims (8)

  1. 第１の集積回路を第２の集積回路にフリップチップ接合することによって第１の集積回路対を作成するステップと、前記第１の集積回路は前記第２の集積回路よりも小さく、前記第１の集積回路対を作成するステップはワイヤボンドパッドを前記第１の集積回路から除去するステップと、前記第１および第２の集積回路のアクティブ面をフリップチップボンディングの前に互いに向き合うように配置するステップとを含み、
    第３の集積回路を第４の集積回路にフリップチップ接合することによって第２の集積回路対を作成するステップと、前記第３の集積回路は前記第４の集積回路よりも小さく、前記第１の集積回路、前記第２の集積回路、前記第３の集積回路および前記第４の集積回路は実質的に同様の集積回路設計を有し、そして前記集積回路に共通する信号パッドは前記集積回路の中心線に対して対称的に配置され、
    前記第１の集積回路対を基板に取付けるステップと、
    前記第２の集積回路対を前記第１の集積回路対上に積み重ねるステップと、
    ワイヤボンディングを使用して前記第２の集積回路を前記基板に接続するステップと、
    ワイヤボンディングを使用して前記第４の集積回路を前記基板に接続するステップと、
    を組み合わせて備える、集積回路を積み重ねる方法。
  2. 前記第１の集積回路対を作成する前記ステップは、前記第１の集積回路を前記第２の集積回路に対して９０度回転するステップと、前記第１および第２の集積回路のアクティブ面を前記フリップチップボンディングの前に互いに向き合うように配置するステップとを含む、請求項１に記載の方法。
  3. 前記第２の集積回路対を作成する前記ステップは、前記第３の集積回路を前記第４の集積回路に対して９０度回転するステップと、前記第３および第４の集積回路のアクティブ面を前記フリップチップボンディングの前に互いに向き合うように配置するステップとを含む、請求項１に記載の方法。
  4. 第２の集積回路対を作成する前記ステップは、ワイヤボンドパッドを前記第３の集積回路から除去するステップと、前記第３のおよび第４の集積回路のアクティブ面をフリップチップボンディングの前に互いに向き合うように配置するステップとを含む、請求項１に記載の方法。
  5. 前記第１の集積回路対を前記基板に接着する前記ステップは、接着剤を使用して前記第２の集積回路の非アクティブ面を前記基板に接着するステップを含み、前記第２の集積回路対を前記第１の集積回路対上に積み重ねるステップは、前記接着剤を使用して前記第４の集積回路の非アクティブ面を前記第１の集積回路の非アクティブ面に接着するステップを含む、請求項１に記載の方法。
  6. ワイヤボンディングを使用して前記第２の集積回路を前記基板に接続するステップは、前記第２の集積回路と前記基板の間にボンディングワイヤを接着するステップを含み、ワイヤボンディングを使用して前記第４の集積回路を前記基板に接続するステップは、前記第４の集積回路と前記基板の間に前記ボンディングワイヤを接着するステップを含む、請求項１に記載の方法。
  7. 第１の再分配層を前記第１の集積回路上に、および第２の再分配層を前記第２の集積回路上に堆積するステップをさらに備え、前記第１および第２の再分配層は前記第１の集積回路上で必要な信号が前記第２の集積回路上のワイヤボンドパッドを通して供給される、請求項１に記載の方法。
  8. 第３の再分配層を前記第３の集積回路上に、および第４の再分配層を前記第４の集積回路上に堆積するステップをさらに備え、前記第３のおよび第４の再分配層は前記第３の集積回路上で必要な信号が前記第４の集積回路上のワイヤボンドパッドを通して供給される、請求項１に記載の方法。
JP2007515236A 2004-05-24 2005-05-24 集積回路を積重ねる方法およびシステム Active JP4717067B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/852,378 2004-05-24
US10/852,378 US7863720B2 (en) 2004-05-24 2004-05-24 Method and system for stacking integrated circuits
PCT/US2005/018089 WO2005117117A1 (en) 2004-05-24 2005-05-24 Method and system for stacking integrated circuits

Publications (2)

Publication Number Publication Date
JP2008500734A JP2008500734A (ja) 2008-01-10
JP4717067B2 true JP4717067B2 (ja) 2011-07-06

Family

ID=34971064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007515236A Active JP4717067B2 (ja) 2004-05-24 2005-05-24 集積回路を積重ねる方法およびシステム

Country Status (4)

Country Link
US (1) US7863720B2 (ja)
EP (1) EP1756867A1 (ja)
JP (1) JP4717067B2 (ja)
WO (1) WO2005117117A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786562B2 (en) * 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
US7700409B2 (en) 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
EP1701384A1 (en) * 2005-03-08 2006-09-13 Sun Microsystems France S.A. Network chip design for grid communication
US20090305463A1 (en) * 2008-06-06 2009-12-10 International Business Machines Corporation System and Method for Thermal Optimized Chip Stacking
US8637983B2 (en) * 2008-12-19 2014-01-28 Ati Technologies Ulc Face-to-face (F2F) hybrid structure for an integrated circuit
JP2012015398A (ja) * 2010-07-02 2012-01-19 Toshiba Corp 半導体装置
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
US8476720B2 (en) * 2011-06-29 2013-07-02 Honeywell International Inc. Systems and methods for vertically stacking a sensor on an integrated circuit chip
CN110265292B (zh) * 2019-04-26 2021-07-27 芯盟科技有限公司 三维存储器以及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2000101016A (ja) * 1998-09-18 2000-04-07 Sharp Corp 半導体集積回路装置
JP2001291821A (ja) * 2000-04-07 2001-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003133509A (ja) * 2001-10-24 2003-05-09 Seiko Epson Corp 半導体パッケージ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2670322B1 (fr) 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
JPH09186289A (ja) 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
JP2001029182A (ja) 1999-07-19 2001-02-06 Tetsuo Tokuda マットレス
US6511901B1 (en) 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6611434B1 (en) 2000-10-30 2003-08-26 Siliconware Precision Industries Co., Ltd. Stacked multi-chip package structure with on-chip integration of passive component
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
US6472741B1 (en) 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US20030089998A1 (en) * 2001-11-09 2003-05-15 Chan Vincent K. Direct interconnect multi-chip module, method for making the same and electronic package comprising same
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2000101016A (ja) * 1998-09-18 2000-04-07 Sharp Corp 半導体集積回路装置
JP2001291821A (ja) * 2000-04-07 2001-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003133509A (ja) * 2001-10-24 2003-05-09 Seiko Epson Corp 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
US20050258528A1 (en) 2005-11-24
WO2005117117A1 (en) 2005-12-08
JP2008500734A (ja) 2008-01-10
EP1756867A1 (en) 2007-02-28
US7863720B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP4717067B2 (ja) 集積回路を積重ねる方法およびシステム
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US9911717B2 (en) Stackable microelectronic package structures
TWI512936B (zh) 具有視窗中介層的３ｄ積體電路封裝
JP4587676B2 (ja) チップ積層構成の３次元半導体装置
JP5002533B2 (ja) スタック型チップパッケージ構造
US7700409B2 (en) Method and system for stacking integrated circuits
JP2005340389A (ja) 半導体装置及びその製造方法
US8786069B1 (en) Reconfigurable pop
US8164189B2 (en) Multi-chip semiconductor device
TW202101726A (zh) 具有中介件的堆疊半導體封裝件
US20220352121A1 (en) Semiconductor package having passive support wafer
US7928549B2 (en) Integrated circuit devices with multi-dimensional pad structures
JP4538830B2 (ja) 半導体装置
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
US6765152B2 (en) Multichip module having chips on two sides
CN101465341B (zh) 堆叠式芯片封装结构
TW200531235A (en) Multi-chip package structure
JP4183070B2 (ja) マルチチップモジュール
JP2002033443A (ja) 半導体モジュール
TW202406088A (zh) 半導體封裝及其製造方法
KR20010058582A (ko) 반도체패키지 및 그 제조방법
JPH07120744B2 (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250