JP2012049175A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012049175A JP2012049175A JP2010187190A JP2010187190A JP2012049175A JP 2012049175 A JP2012049175 A JP 2012049175A JP 2010187190 A JP2010187190 A JP 2010187190A JP 2010187190 A JP2010187190 A JP 2010187190A JP 2012049175 A JP2012049175 A JP 2012049175A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main surface
- semiconductor
- fillet
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 227
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000012790 adhesive layer Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 58
- 229920005989 resin Polymers 0.000 description 30
- 239000011347 resin Substances 0.000 description 30
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000007789 sealing Methods 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- GEWWCWZGHNIUBW-UHFFFAOYSA-N 1-(4-nitrophenyl)propan-2-one Chemical compound CC(=O)CC1=CC=C([N+]([O-])=O)C=C1 GEWWCWZGHNIUBW-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- HJOVHMDZYOCNQW-UHFFFAOYSA-N isophorone Chemical compound CC1=CC(=O)CC(C)(C)C1 HJOVHMDZYOCNQW-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
- H01L2224/27418—Spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32058—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
【課題】基板などの下地と半導体チップとの間に発生するボイドを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置100の製造方法は、第1主面5aに電極パッド17が形成され第2主面5bに接着層3が設けられた半導体チップ5と、半導体チップを載置する基板12と、を有する半導体装置の製造方法であって、基板の表面において、半導体チップの第2主面の外縁に接触する部分にフィレット形成材13aを塗布する工程と、半導体チップの第2主面を、接着層を介して基板に接着する工程と、を備える。
【選択図】図2
【解決手段】半導体装置100の製造方法は、第1主面5aに電極パッド17が形成され第2主面5bに接着層3が設けられた半導体チップ5と、半導体チップを載置する基板12と、を有する半導体装置の製造方法であって、基板の表面において、半導体チップの第2主面の外縁に接触する部分にフィレット形成材13aを塗布する工程と、半導体チップの第2主面を、接着層を介して基板に接着する工程と、を備える。
【選択図】図2
Description
本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の多くは、回路基板やリードフレームなどの上に半導体チップを載置し、封止樹脂でモールドされた構造を有する。この構造は、製造が容易であり低コストであることから、広く採用されている。
しかしながら、例えば、回路基板とその上に接着された半導体チップとの間に隙間、所謂ヒケが生じると、樹脂封止する際に樹脂に含まれるSi等が侵入した際、下段の半導体チップの表面にダメージを与え特性不良などを生じさせる場合がある。さらに、封止樹脂を成形する際に、高圧の樹脂がヒケに侵入した際にチップ剥離、所謂口開きを起こすこともある。そこで、ヒケの発生を抑制することができる半導体装置の製造方法が求められている。
本発明の実施形態は、基板などの下地と半導体チップとの間に発生するヒケを抑制することが可能な半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、第1主面に電極パッドが形成され第2主面に接着層が設けられた半導体チップと、前記半導体チップを載置する基板と、を有する半導体装置の製造方法であって、前記基板の表面において、前記半導体チップの第2主面の外縁に接触する部分にフィレット形成材を塗布する工程と、前記半導体チップの第2主面を、前記接着層を介して前記基板に接着する工程と、を備える。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
(第1の実施形態)
図1は、本実施形態に係る半導体チップ5の製造過程を示す模式図である。図1(a)は、半導体ウェーハ2の裏面2bに接着剤3aを塗布し、接着層3を形成する過程を示している。
図1は、本実施形態に係る半導体チップ5の製造過程を示す模式図である。図1(a)は、半導体ウェーハ2の裏面2bに接着剤3aを塗布し、接着層3を形成する過程を示している。
半導体ウェーハ2の裏面2bに接着剤3aを膜状に付着させ、接着層3を形成する方法として、例えば、塗布方式、インクジェット法、スプレー法、霧状の塗布方式、ロールコーター法、スクリーン印刷法、ジェットディスペンス方式、スキージ方式などを例示することができる。
本実施形態では、インクジェット法を用いて接着層3を形成する方法を例示する。インクジェット法では、半導体ウェーハ2の裏面2bに対し、非接触で接着剤3aを付着させ均一な厚みの薄膜を形成することができる。
例えば、図1(a)に示すように、樹脂と溶媒とを含む接着剤3aを、吐出部10から半導体ウェーハ2の裏面2bに向けて吐出させる。半導体ウェーハ2は、接着剤3aの吐出方向Zに交叉するX方向に移動させる。これにより、接着剤3aを半導体ウェーハ2の裏面2bに膜状に付着させ、接着層3を形成することができる。
続いて、例えば、半導体ウェーハ2を所定温度のステージに載置することにより、接着剤3aを加熱し溶媒を蒸散させる。加熱温度は、40℃以上、120℃以下とすることができる。接着剤3aが熱硬化性の樹脂を含んでいれば、所謂Bステージの接着層3を形成することができる。
さらに、接着剤3aを膜状に付着させる際の厚みに限定はないが、1回の塗布で1μm以下となるようにすると、接着層3の表面に発生する凹凸を抑制することもできる。そして、接着層3を厚くするために、塗布と加熱を繰り返して積層することができる。
一方、接着層3は、接着性を有する樹脂をシート状に成形した、所謂DAF(Die Attach Film)を用いて形成することもできる。例えば、半導体ウェーハ2の裏面にDAFを貼り付けても良い。
図1(b)は、半導体ウェーハ2を裏面2bから見た平面図であり、接着層3が形成された半導体ウェーハ2をダイシングした状態を示している。
半導体ウェーハ2の表面2aには、ダイシングライン4で画された複数の半導体チップ5が設けられている。そして、半導体ウェーハ2をダイシングライン4に沿ってダイサーで切断することにより(以下「ダイシング工程」と称する場合がある)、個々の半導体チップ5を分離することができる。
半導体ウェーハ2の表面2aには、ダイシングライン4で画された複数の半導体チップ5が設けられている。そして、半導体ウェーハ2をダイシングライン4に沿ってダイサーで切断することにより(以下「ダイシング工程」と称する場合がある)、個々の半導体チップ5を分離することができる。
図1(c)は、半導体チップ5の第1主面5aを模式的に示す平面図であり、図1(d)は、半導体チップ5の第2主面5bを模式的に示す平面図である。半導体チップ5の第1主面5aは、半導体ウェーハ2の表面2aに対応し、半導体チップ5の第2主面5bは、半導体ウェーハ2の裏面2bに対応する。
図1(c)に示すように、半導体チップ5の第1主面には、素子領域6が設けられ、電極パッド17が配置されている。一方、図1(d)に示すように、半導体チップ5の第2主面5bには、接着層3が形成されている。
ここで、インクジェット法を用いて半導体ウェーハ2の全裏面2bに接着剤3aを塗布した場合であっても、図1(d)に示すように、半導体チップ5の外周部5cに接着層3が形成されない場合もある。例えば、ダイシング工程において、半導体チップ5の外周部5cに形成した接着層3がダイサーの刃に巻き取られて無くなる場合などである。
なお、半導体チップ5の接着層3は、例えば、先にダイシングを行い、その後、ダイシングされたウェーハの裏面に、インクジェット法を用いて形成することもできる。この場合においても、チップ端およびチップのコーナー部の接着層3の厚さが不均一となり、半導体チップ5の外周部5cの接着層3が薄くなる場合、または、形成されない場合がある。
後述するように、半導体チップ5の外周部5cにおける接着層3が形成されない部分をヒケと称する。
後述するように、半導体チップ5の外周部5cにおける接着層3が形成されない部分をヒケと称する。
図2および図3は、第1の実施形態に係る半導体装置の製造過程を模式的に示す平面図である。
本実施形態に係る半導体装置100は、半導体チップ5を載置する基板12の表面12aにおいて、半導体チップ5の第2主面の外縁に接触する部分にフィレット(fillet)形成材13aを塗布する工程を備える。そして、半導体チップ5の第2主面5bを、接着層3を介して基板12に接着する工程を備えている。
本実施形態に係る半導体装置100は、半導体チップ5を載置する基板12の表面12aにおいて、半導体チップ5の第2主面の外縁に接触する部分にフィレット(fillet)形成材13aを塗布する工程を備える。そして、半導体チップ5の第2主面5bを、接着層3を介して基板12に接着する工程を備えている。
ここで、フィレット(fillet)とは、2つの部材の接合部において、外側にはみ出した接着部材などを意味する。例えば、半導体チップ5を基板12に接着した場合に、基板12を上面視した時に半導体チップ5の第2主面5bと、基板12の表面12aと、の間から、接着部材(フィレット形成材13a)がはみ出した部分が形成される。この部分を、フィレットと称する。
図2(a)は、基板12の表面12aにフィレット形成材13aが塗布された状態を示している。フィレット形成材13aは、半導体チップ5の第2主面5bの外縁が接する部分に塗布されている。同図中に示すように、フィレット形成材13aは、半導体チップ5の外形に沿ってライン状に塗布する。
図2(b)は、図2(a)に示すIIb−IIb断面を示している。半導体チップ5は、素子領域6が設けられた第1主面5aを上にして、接着層3が設けられた第2主面5bの側を基板12の表面12aに接着させる。同図中に示すように、第2主面5bの外周部5cには、接着層3が無いか、または薄く形成されている。
フィレット形成材13aの塗布は、例えば、インクジェット法を用いて行うことができる。インクジェット法には、例えば、サーマル式および圧電方式の2つの方式があるが、どちらの方式を用いても良い。
サーマル方式は、加熱により気泡を発生させる膜沸騰現象を利用して液体を吐出させる。圧電方式は、圧電素子の屈曲変位を利用して液体を吐出させる。そして、吐出部10には、インクジェット法により液体を吐出させる既知のインクジェットヘッドを用いることができる。
フィレット形成材13aとして、例えば、絶縁性樹脂を溶媒に拡散したものを使用することができる。絶縁性樹脂は、熱硬化性樹脂でも良いし、熱可塑性樹脂でも良い。そして、接着性および耐熱性の観点から、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂などの熱硬化性樹脂を選択することができる。
エポキシ樹脂の場合、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック型エポキシ樹脂などを用いることができる。これらの樹脂は、単独で用いても良いし、2種類以上を混合して用いてもよい。
絶縁性樹脂を拡散する溶媒は、溶質である樹脂を溶解可能なものを適宜選択する。例えば、γ−ブチロラクトン(GBL)、シクロヘキサノン、イソホロンなどを用いることができる。これらの溶媒は、単独で用いても良いし、2種類以上を混合したものでも良い。さらに、必要に応じて硬化促進剤、触媒、フィラー、カップリング剤などを添加することもできる。
インクジェット法を用いる場合、フィレット形成材13aの粘度を下げて吐出部10(図1(a)参照)の目詰まりを抑制する。例えば、室温(25℃)における粘度を0.015Pa・s(B型粘度計(JIS K 7117−2)による値)以下とする。
フィレット形成材13aの粘度は、例えば、樹脂と、樹脂を拡散する溶媒の混合比により制御することができる。例えば、エポキシ樹脂をγ−ブチロラクトン(GBL)に拡散する場合、エポキシ樹脂の割合を約25重量%とすれば、25℃における粘度を0.015Pa・s以下にすることができる。
なお、フィレット形成材13aの塗布は、上記のインクジェット法のほかに、例えば、ディスペンサ法を用いて行うこともできる。ディスペンサは、一定量のフィレット形成材13aを所定のノズルから吐出させ基板12の表面に塗布する。ノズルは、フィレット形成材13aおよび塗布パターンに適合するように選択することができる。
図3(a)は、半導体チップ5を基板12に接着した状態を示している。図3(b)は、図3(a)に示すIIIb−IIIb断面を示している。ここで、半導体チップ5を基板12に接着する工程(図2〜図3の工程)をダイボンディング工程と称する場合がある。
基板12の表面に塗布されたフィレット形成材13aの粘度は、半導体チップ5の裏面に設けられた接着層3の硬化前の粘度よりも低い。したがって、例えば、半導体チップ5を基板12の表面12aに載置し圧力を加えて接着させると、フィレット形成材13aは、半導体チップ5の第2主面5bの外縁に接触し、外周部5cを埋めて隙間なく密着し、一部が外側へ押し出される。その後、熱処理を加えてフィレット形成材13aを硬化させると、図3(a)に示すように、半導体チップ5の外縁に沿ってフィレット13が形成される。
フィレット13は、半導体チップ5から基板12に向けて広がるテーパー形状を有している。このフィレット13の底部(基板側)の端は、半導体チップ5の外縁よりも外側に位置している。また、フィレット13の上部(半導体チップ側)の端は、半導体チップ5の第2主面5bの外縁とほぼ一致、または、外縁よりも外側に位置することが望ましい。このフィレット13により、半導体チップ5の第2主面5bの外周部5cに形成されるヒケ(図1(d)参照)を埋めることができる。
なお、フィレット13の上部の端は、半導体チップ5の第2主面5bの外縁よりもやや内側に形成することも可能である。この場合、フィレット13の底部の端が半導体チップ5の第2主面5bの外縁よりも外側に位置していれば、フィレット13と半導体チップ5の間にできる空間は小さくなる。その結果、フィレット13を形成しない場合に比べて、封止樹脂の侵入を抑制することができる。
フィレット形成材13aに含まれる樹脂と、接着層3に含まれる樹脂と、を同じもの、または、同種のものとすることができる。これにより、図3(b)に示すように、接着層3とフィレット13とを一体に形成することができる。これにより、接着層3とフィレット13との間の剥離を抑制することができる。
例えば、図7(a)は、比較例に係る半導体チップ23の第2主面を示している。半導体チップ25の第2主面には、接着層3が形成されていない部分、所謂カケ24aが存在する場合がある。カケ24aは、半導体ウェーハ2のダイシング時における接着層3の剥がれや、半導体チップ23の第2主面の外縁における欠けなどによって生じる。
そして、図7(b)に示すように、半導体チップ23の第2主面を基板12の表面12aに接着させると、カケ24aに対応する外縁部にヒケ24を生じることがある。ヒケ24は、例えば、接着層3の厚さ、または、カケ24aの深さに相当する空隙であり、半導体チップ23を基板12の上に樹脂封じする際に、高圧のモールド樹脂がヒケ24に侵入し半導体チップ23を基板12から剥離させる、所謂口開きが起こる場合がある。
これに対し、本実施形態に係る半導体装置100では、例えば、半導体チップ5の第2主面5bにカケ24aがあったとしても、基板12の表面12aに塗布されたフィレット形成材13aが、半導体チップ5の第2主面5bに接触しカケ24aを埋めてヒケ24の発生を抑制する。これにより、口開き等の不具合の発生を減らすことができる。
図7(a)に示すカケ24aの大きさは、例えば、半導体チップ23、25の外縁から内側に向かう方向に0.2mm程度である。したがって、基板12の表面12aに塗布するフィレット形成材の幅W(図2(a)参照)は、0.4mm程度に設けることができる。
ここで、インクジェット法を用いれば、比較的細い領域に精度良く接着層3を形成することができる。すなわち、インクジェット法は、本実施形態におけるフィレット形成剤13aを塗布する方法として好適である。
また、インクジェット法によれば、粘度の低い接着剤を塗布し加熱により粘度を上げる。すなわち、基板12の表面に塗布されたフィレット形成材13aの粘度を、半導体チップ5の裏面に設けられた接着層3の粘度よりも低くすることは容易である。
インクジェット法では、接着剤3aの塗布時における吐出ノズルの目詰まりを抑制するために、接合剤の25℃における粘度を0.015Pa・s以下とすることが好ましい。一方、ダイボンディング工程直前の接着層3は、Bステージ状態であり、接着層3の粘度は、150℃において約100Pa・s程度である。すなわち、基板12の表面に塗布されたフィレット形成材13aの粘度を、半導体チップ5の裏面に設けられた接着層3の粘度よりも低くすることは容易である。
さらに、インクジェット法で接着層3も形成すれば、フィレット形成材13aに含まれる樹脂と、接着層3に含まれる樹脂と、を同じものとすることは容易である。接着層3に求められる粘度と、フィレット形成材13a粘度は、それぞれ加熱温度や加熱時間を調整することにより実現できるからである。
また、図7(b)に示すように、半導体チップ23の上に、半導体チップ25を重ねて接着する場合にも、半導体チップ25の第2主面25bの外縁と、半導体チップ23の第1主面23aの間にヒケ24が生じる場合がある。これに対しては、次に説明する第2の実施形態に示すように、半導体チップ23の第1主面23aにフィレット形成材13aを塗布することができる。
(第2の実施形態)
図4および図5は、本実施形態に係る半導体装置200の製造過程を示す模式図である。半導体装置200は、第1主面に素子領域6を有し、第2主面に接着層3を有する複数の半導体チップを搭載する。
図4および図5は、本実施形態に係る半導体装置200の製造過程を示す模式図である。半導体装置200は、第1主面に素子領域6を有し、第2主面に接着層3を有する複数の半導体チップを搭載する。
そして、半導体装置200の製造方法は、複数の半導体チップを載置する基板12の上に固定された第1の半導体チップ(15)の第1主面15aにフィレット形成材13aを塗布する工程を備えている。
フィレット形成材13aは、半導体チップ15の第1主面15aにおいて、第2の半導体チップ(19)の第2主面19bの外縁に接触する部分に塗布される。
フィレット形成材13aは、半導体チップ15の第1主面15aにおいて、第2の半導体チップ(19)の第2主面19bの外縁に接触する部分に塗布される。
さらに、半導体装置200の製造方法は、半導体チップ19の第2主面19bに設けられた接着層3を介して、半導体チップ19を半導体チップ15に接着する工程を備える。
図4(a)は、基板に固定された半導体チップ15の第1主面15aにフィレット形成材13aが塗布された状態を示している。図4(b)は、図4(a)におけるIVb−IVb断面を示している。
図4(a)に示すように、半導体チップ15は、素子領域6に設けられた複数の電極パッド17を有している。電極パッド17は、素子領域6の1つの辺に沿って、例えば、直線上に配置されている。そして、図4(b)に示すように、例えば、半導体チップ15と半導体チップ19のサイズが同じであれば、半導体チップ19は、半導体チップ15の電極パッド17に重ならないように、位置をずらして半導体チップ15の第1主面15aに積載される。
例えば、半導体チップ19は、電極パッド17が並ぶ方向(並び方向)と垂直な方向(垂直方向)に位置をずらして載置される。したがって、フィレット形成材13aは、半導体チップ15の電極パッド17が設けられた側の一辺、および、垂直方向の2つの辺に対応する第2主面の外縁が接触する部分に塗布されている。すなわち、フィレット形成材13aは、半導体チップ15の4辺のうち3辺に塗布されているといえる。
図5(a)は、半導体チップ19を第1の半導体チップ(15)に接着した状態を示している。図5(b)は、図5(a)におけるVb−Vb断面を示している。
図5(a)に示すように、半導体チップ19は、半導体チップ15の電極パッド17を露出させた状態に重ねて載置される。半導体チップ19の第2主面における電極パッド17に沿った外縁には、フィレット13が形成される。
図5(a)に示すように、半導体チップ19は、半導体チップ15の電極パッド17を露出させた状態に重ねて載置される。半導体チップ19の第2主面における電極パッド17に沿った外縁には、フィレット13が形成される。
フィレット13は、上段の半導体チップ19から下段の半導体チップ15に向かって広がるテーパー形状を有している。このフィレット13の底部(半導体チップ15の第1主面側)の端は、半導体チップ19の第2主面19bの外縁よりも外側に位置している。そして、フィレット13の上部の端は半導体チップ19の外縁とほぼ一致、または、外縁よりも外側に位置することが望ましい。このフィレット13により、半導体チップ19の外周部19cに形成されるヒケを埋めることができる。
なお、フィレット13の上部の端は、半導体チップ19の外縁よりもやや内側に位置しても良い。フィレット13の底部の端が半導体チップ19の外縁よりも外側に位置していれば、フィレット13と半導体チップ19との間にできる空間は小さくなる。その結果、フィレット13が無い場合に比べて、封止樹脂に含まれるSi等が侵入する確率を減らすことができる。そして、半導体チップ15の第1主面15aに設けられた素子領域6に与えるダメージを軽減し、特性の劣化を回避することができる。
本実施形態は、図5(b)に示す2つの半導体チップ15および19を積載した構成に限られる訳ではなく、半導体チップ19の上に、同様の手順で別の半導体チップを積載しても良い。
フィレット13は、半導体チップ15の電極パッド17の上に広がらないように形成する。このためには、半導体チップ19のずらし幅を大きくすれば良いが、積載される半導体チップの数が多くなると、複数の半導体チップを積載したスタック構造の幅(基板12を上面視した場合における半導体チップ15および19が占める幅)が広くなり半導体装置のサイズが大きくなるという問題が生じる。
したがって、半導体チップ19のずらし量は、電極パッド17を露出させるための最小限の幅に止め、フィレット形成材13aの塗布幅W(図2(a)参照)を狭くすることが好ましい。例えば、前述した接着層3のカケ24aの幅を勘案して、0.4mm以下にすることができる。
一方、複数の半導体チップ15および19を積載する半導体装置200では、その積載方向のサイズが厚くなる。そして、積載する半導体チップの数が増えるにしたがい、半導体装置200のサイズは大きくなる。そこで、半導体チップの厚さを薄くすることが望ましい。しかしながら、薄く加工され強度が低下した半導体チップの間にヒケ24が発生してしまうと、封止樹脂が侵入し半導体チップを破損する確率が高くなってしまう。したがって、本実施形態に係る半導体装置200では、半導体チップの破損を効果的に防止し、さらに、小型化を実現することができる。
ここで、下段の半導体チップ15のそれぞれの電極パッド17にフィレット13が接触しないことが好ましい。この後のワイヤボンディング工程において、電極パッド17にワイヤが接続されるからである。ここで、電極パッド17とフィレット13が重なってしまうと、電極パッド17の開口領域が狭くなってしまう。その結果、電極パッド17とワイヤの電気的接触が取れない確率が高くなってしまう。すなわち、フィレット13の底面の端部が電極パッド17上にかからないように、フィレット形成剤13aを形成することが好ましい。このように、決められた位置に制度よくフィレット形成剤13aを形成する方法としては、インクジェット法が好ましい。
また、フィレット形成剤13aは、基板12を上面視した場合における、上段の半導体チップ19と下段の半導体チップ19の重なる領域において、下段の半導体チップ19の電極パッド17が設けられた側の一辺、および、それに垂直な2つの辺に対応する第2主面の外縁が接触する部分のみに形成できればよい。すなわち、フィレット形成剤13aを必要最小限の部分に使用することにより、使用する接着剤総量を減らすことができる。このように、決められた位置に精度よくフィレット形成剤13aを形成する方法としては、インクジェット法が好ましい。
また、導体チップ19の電極パッド17が設けられた側の反対側の辺ではヒケが生じる可能性は殆どない。すなわち、上段の半導体チップ19が電極パッド17と反対側にずれているため、上段の半導体チップ19の周辺部19cが下段の半導体チップ15の端部に位置することは無いからである。すなわち、下段の半導体チップ15の電極パッド17が設けられた側と反対側の辺にはフィレット13を形成する必要はない。その結果、フィレット形成剤13aを必要最小限の部分に使用することにより、使用する接着剤総量を減らすことができる。
図6は、第2の実施形態の変形例に係る半導体装置300の製造過程を模式的に示す平面図である。図6(a)は、基板に固定された第1の半導体チップ(32)の第1主面にフィレット形成材13aが塗布された状態を示し、図6(b)は、第2の半導体チップ(33)を第1の半導体チップ(32)の第1主面に接着した状態を示している。
図6(a)に示すように、半導体装置300に搭載される半導体チップ32および33では、素子領域6の隣り合う2辺に沿って複数の電極パッド17が設けられている。したがって、図6(b)に示すように、半導体チップ33は、半導体チップ32の第1主面に対し斜めにずらして載置され、半導体チップ32の素子領域6の2辺に沿って設けられた電極パッド17を露出させる。言い換えると、紙面の横方向をX方向、紙面の縦方向をY方向とした場合、X方向とY方向の両方にずれていると言える。
本変形例に係る製造方法においても、半導体チップ32の第1主面には、フィレット形成材13aが塗布される。フィレット形成材13aは、半導体チップ33の電極パッド17が設けられた側の2辺に対応する第2主面の外縁が接する部分に塗布される。そして、半導体チップ33の第2主面の外縁に沿ってフィレット13が形成される。
本実施形態に係る半導体装置200および300では、第1の半導体チップの第1主面にフィレット形成材13aを塗布する。そして、第2の半導体チップの第2主面の外縁がフィレット形成材13aに接触するように、第2半導体チップを第1半導体チップに接着する。そして、第2半導体チップの第2主面の外縁に沿ってフィレット13が形成される。
フィレット13は、第2半導体チップの第2主面の周辺部のヒケを埋めて密着する。そして、例えば、図7(a)に示すように、半導体チップ25の第2主面25bに接着層3のカケ24aが存在しても、図7(b)に示す半導体チップ23の第1主面23aと、半導体チップ25の第2主面25bと、の間におけるヒケ24の発生を抑制することができる。その結果、封止樹脂をモールドする際の高圧樹脂による素子領域6へのダメージ、及び、第1の半導体チップと第2の半導体チップとの間の口開きを低減することができる。さらに、ヒケ24の内部に封止樹脂に含まれるSiなどの異物が侵入し半導体チップの特性劣化の要因となることを防ぐこともできる。
本実施形態においても、フィレット形成材13aは、インクジェット法またはディスペンサ法を用いて塗布することができる。フィレット形成材13aには、例えば、絶縁性樹脂を含ませることが可能であり、接着層3に含まれる樹脂と同じ、または、同種の樹脂を用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
2・・・半導体ウェーハ、 3・・・接着層、 3a・・・接着剤、 5、15、19、23、25、32、33・・・半導体チップ、 5a、15a、23a・・・第1主面、 5b、19b、25b・・・第2主面、 6・・・素子領域、 10・・・吐出部、 12・・・基板、 12a・・・表面、 13・・・フィレット、 13a・・・フィレット形成材、 17・・・電極パッド、 24・・・ヒケ、 24a・・・カケ、 100、200、300 半導体装置、 W・・・塗布幅
Claims (5)
- 第1主面に電極パッドが形成され第2主面に接着層が設けられた半導体チップと、前記半導体チップを載置する基板と、を有する半導体装置の製造方法であって、
前記基板の表面において、前記半導体チップの第2主面の外縁に接触する部分にフィレット形成材を塗布する工程と、
前記半導体チップの第2主面を、前記接着層を介して前記基板に接着する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 第1主面に複数の電極パッドが形成され第2主面に接着層が設けられた複数の半導体チップと、前記半導体チップを積み重ねて載置する基板と、を有する半導体装置の製造方法であって、
前記基板の上に固定された第1の半導体チップの第1主面において、前記第1の半導体チップの上に載置される第2の半導体チップの第2主面の外縁に接触する部分にフィレット形成材を塗布する工程と、
前記第2の半導体チップを、前記第2の半導体チップの前記接着層を介して前記第1の半導体チップに接着する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1の半導体チップに形成された前記複数の電極パッドは、前記第1の半導体チップの1つまたは2つの辺に沿って配置され、前記第1の半導体チップの第1主面に塗布されたフィレット形成材と前記複数の電極パッドが重ならないことを特徴とする請求項2記載の半導体装置の製造方法。
- 前記フィレット形成材の塗布を、インクジェット法またはディスペンサ法を用いて行うことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
- 前記半導体チップを接着する工程において、前記フィレット形成材の粘度は、前記接着層の硬化前の粘度よりも低いことを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187190A JP2012049175A (ja) | 2010-08-24 | 2010-08-24 | 半導体装置の製造方法 |
US13/052,144 US9006029B2 (en) | 2010-08-24 | 2011-03-21 | Method for manufacturing semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187190A JP2012049175A (ja) | 2010-08-24 | 2010-08-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012049175A true JP2012049175A (ja) | 2012-03-08 |
Family
ID=45697800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010187190A Pending JP2012049175A (ja) | 2010-08-24 | 2010-08-24 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9006029B2 (ja) |
JP (1) | JP2012049175A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6514619B2 (ja) * | 2015-09-30 | 2019-05-15 | 積水化学工業株式会社 | 電子部品の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231147A (en) * | 1989-04-10 | 1993-07-27 | Rheox, Inc. | Thermosetting polyurethane structural adhesive compositions and processes for producing the same |
US5677246A (en) * | 1994-11-29 | 1997-10-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
US5864178A (en) * | 1995-01-12 | 1999-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device with improved encapsulating resin |
JP2924830B2 (ja) * | 1996-11-15 | 1999-07-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
WO1999004430A1 (en) * | 1997-07-21 | 1999-01-28 | Aguila Technologies, Inc. | Semiconductor flip-chip package and method for the fabrication thereof |
US6265776B1 (en) * | 1998-04-27 | 2001-07-24 | Fry's Metals, Inc. | Flip chip with integrated flux and underfill |
US20020014688A1 (en) * | 1999-03-03 | 2002-02-07 | Suresh Ramalingam | Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials |
JP3565319B2 (ja) * | 1999-04-14 | 2004-09-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
US6713880B2 (en) * | 2001-02-07 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same, and method for mounting semiconductor device |
US7034388B2 (en) * | 2002-01-25 | 2006-04-25 | Advanced Semiconductor Engineering, Inc. | Stack type flip-chip package |
JP2004221232A (ja) * | 2003-01-14 | 2004-08-05 | Nitto Denko Corp | 半導体装置および半導体装置の製造方法 |
US20040235996A1 (en) * | 2003-05-23 | 2004-11-25 | Jayesh Shah | Foamable underfill encapsulant |
KR100574947B1 (ko) * | 2003-08-20 | 2006-05-02 | 삼성전자주식회사 | Bga 패키지, 그 제조방법 및 bga 패키지 적층 구조 |
US7863720B2 (en) * | 2004-05-24 | 2011-01-04 | Honeywell International Inc. | Method and system for stacking integrated circuits |
JP5380886B2 (ja) | 2007-04-18 | 2014-01-08 | 日立化成株式会社 | 接着剤付きウエハ及びその製造方法 |
JP2009111340A (ja) | 2007-10-11 | 2009-05-21 | Hitachi Chem Co Ltd | 接着剤付きウエハ、接着剤組成物及び接着剤付きウエハの製造方法 |
JP2009239256A (ja) * | 2008-03-03 | 2009-10-15 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2010
- 2010-08-24 JP JP2010187190A patent/JP2012049175A/ja active Pending
-
2011
- 2011-03-21 US US13/052,144 patent/US9006029B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9006029B2 (en) | 2015-04-14 |
US20120052627A1 (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010165940A5 (ja) | ||
JP2010165940A (ja) | 半導体素子の樹脂封止方法 | |
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
WO2017166325A1 (en) | Semiconductor package with supported stacked die | |
JP2010153498A (ja) | 樹脂封止パッケージ及びその製造方法 | |
JP2006139802A (ja) | 半導体集積回路カードの製造方法 | |
JP2013115070A (ja) | 半導体パッケージ及びその製造方法 | |
JP2005303267A (ja) | 積層型電子部品 | |
KR20130122218A (ko) | 언더필 플립칩 패키지 제조방법 | |
JP5022756B2 (ja) | 半導体チップの実装方法 | |
JP2007281116A (ja) | 半導体装置の製造方法 | |
US20070246820A1 (en) | Die protection process | |
JP2012049175A (ja) | 半導体装置の製造方法 | |
KR101224802B1 (ko) | 패키지 조립시 극도로 얇은 기판 및 패키지를 위한 플립 칩 조립 프로세스 | |
JP5018455B2 (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
JP2018117049A (ja) | パッケージデバイスの製造方法 | |
US20110267796A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
US10559524B1 (en) | 2-step die attach for reduced pedestal size of laminate component packages | |
US20090189292A1 (en) | Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module | |
JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
JP2014208452A (ja) | 液体吐出ヘッドおよびその製造方法 | |
US20110211323A1 (en) | Circuit board, semiconductor device, and method of manufacturing the semiconductor device | |
JP4286640B2 (ja) | 半導体装置およびその製造方法 | |
JP2015176893A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2003332494A (ja) | 半導体装置の製造方法 |