JP4694942B2 - 定電流回路 - Google Patents
定電流回路 Download PDFInfo
- Publication number
- JP4694942B2 JP4694942B2 JP2005299607A JP2005299607A JP4694942B2 JP 4694942 B2 JP4694942 B2 JP 4694942B2 JP 2005299607 A JP2005299607 A JP 2005299607A JP 2005299607 A JP2005299607 A JP 2005299607A JP 4694942 B2 JP4694942 B2 JP 4694942B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
で与えられる。ここで、βはトランスコンダクタンス係数であり、
である。μnはキャリア移動度、Coxは単位面積当りのゲート容量、WMN12はトランジスタMN12のゲート幅、LMN12はゲート長である。
黒田忠広、「アナログCMOS集積回路の設計応用編」、丸善株式会社、平成15年3月30日、461頁。 R.Jacob他2名、「CMOS Circuit Design,Layaut,Simulation」、(米国)、IEEE PRESS,1998年、P481。
図1に本発明の第1の実施例の定電流回路を示す。MP1,MP2,MP3はカレントミラー接続されたエンハンスメント型のPMOSトランジスタ、MND1,MND2は差動接続されたデプレッション型のNMOSトランジスタ、MND3はそのトランジスタMND1,MND2の共通ソースに接続された電流源としてのデプレッション型のNMOSトランジスタ、R1は電流調整用の抵抗、C1は起動用キャパシタ、R2は負荷抵抗である。トランジスタMND1はMND2に対してそのサイズ比(W/L)がK倍に設定されている。トランジスタMP1,MP2はトランジスタMND1,MND2からなる差動回路の能動負荷として働く。つまり、トランジスタMP1,MP2、MND1〜MND3は差動増幅回路を構成する。トランジスタMP3のゲートはこの差動増幅回路の出力端子(トランジスタMP1,MND1の共通ドレイン)に接続されている。負荷抵抗R2は差動回路への帰還回路としても働き、そこに発生する電圧は、トランジスタMND1,MND2からなる差動回路のゲート間に帰還入力する。なお、特許請求の範囲の第1および第2のトランジスタはMND1,MND2に、第3のトランジスタはMP3に、第1の抵抗はR2に、それぞれ相当する。
である。βは、
である。μnはキャリア移動度、Coxは単位面積当りのゲート容量、WMND2はトランジスタMND2のゲート幅、LMND2はトランジスタMND2のゲート長である。
となるので、式(14)は、
となる。
図2に第2の実施例の定電流回路を示す。MP4,MP5,MP6はカレントミラー接続されたエンハンスメント型のPMOSトランジスタ、MN1,MN2は差動接続されたエンハンスメント型のNMOSトランジスタ、MN3,MN4はカレントミラー接続されたエンハンスメント型のNMOSトランジスタ、R3は負荷抵抗、C2は起動用キャパシタ、R4は電流調整用の抵抗である。トランジスタMN1はMN2に対してそのサイズ比(W/L)がK倍に設定されている。また、トランジスタMN3はMN4に対してそのサイズ比(W/L)が2倍に設定されている。トランジスタMP4,MP5はトランジスタMN1〜MN3からなる差動回路の能動負荷として働く。つまり、トランジスタMP4,MP5、MN1〜MN3は差動増幅回路を構成する。負荷抵抗R3は差動回路への帰還回路として働き、そこに発生する電圧は、トランジスタMN1,MN2からなる差動回路のゲート間に帰還入力する。特許請求の範囲の第1および第2のトランジスタはMN1,MN2に、第3のトランジスタはMP6に、第4および第5のトランジスタはMN3,MN4に、第1の抵抗はR3に、それぞれ相当する。
となる。また、トランジスタMN3のドレイン電流Issは、トランジスタMN3,MN4のカレントミラー比が2であるので、
である。
なお、以上の図1、図2の定電流回路では、差動増幅回路の負荷としてカレントミラー接続したトランジスタMP1,MP2による能動負荷を用いたが、これらトランジスタMP1,MP2は同値の抵抗に置き換えることができる。
Claims (1)
- 同一極性の第1および第2のトランジスタを差動入力段にもつ差動増幅回路と、前記第1および第2のトランジスタの共通ソースに接続された電流源と、前記第1のトランジスタのドレインにゲートが接続されドレインから電流を出力する第3のトランジスタと、一端が該第3のトランジスタのドレインに接続された第1の抵抗とを備え、前記第1および第2のトランジスタのサイズ比を異ならせると共に、前記第1の抵抗の前記一端を前記第2のトランジスタのゲートに、他端を前記第1のトランジスタのゲートにそれぞれ接続して帰還回路を形成し、前記電流源に流れる電流が前記第1の抵抗に流れる電流の2倍になるよう制御する制御手段を設けた定電流回路において、
前記第1および第2のトランジスタをエンハンスメント型のNMOSで構成し、前記電流源をエンハンスメント型のNMOSの第4のトランジスタで構成し、前記第1の抵抗の前記他端に直列にエンハンスメント型のNMOSの第5のトランジスタを接続し、前記制御手段を前記第4および第5のトランジスタによるカレントミラーで構成したことを特徴とする定電流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299607A JP4694942B2 (ja) | 2005-10-14 | 2005-10-14 | 定電流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299607A JP4694942B2 (ja) | 2005-10-14 | 2005-10-14 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109034A JP2007109034A (ja) | 2007-04-26 |
JP4694942B2 true JP4694942B2 (ja) | 2011-06-08 |
Family
ID=38034855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299607A Expired - Fee Related JP4694942B2 (ja) | 2005-10-14 | 2005-10-14 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4694942B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5078502B2 (ja) * | 2007-08-16 | 2012-11-21 | セイコーインスツル株式会社 | 基準電圧回路 |
JP5407510B2 (ja) * | 2008-08-29 | 2014-02-05 | 株式会社リコー | 定電圧回路装置 |
JP5482096B2 (ja) * | 2009-10-26 | 2014-04-23 | セイコーエプソン株式会社 | 定電流生成回路、集積回路装置及び電子機器 |
JP5487880B2 (ja) * | 2009-10-26 | 2014-05-14 | セイコーエプソン株式会社 | レギュレーター、集積回路装置及び電子機器 |
JP2015005842A (ja) | 2013-06-20 | 2015-01-08 | 富士電機株式会社 | 差動増幅回路 |
JP2014099926A (ja) * | 2014-02-20 | 2014-05-29 | Seiko Epson Corp | 定電流生成回路、抵抗回路、集積回路装置及び電子機器 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61138318A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 基準電圧発生回路 |
JPH01140212A (ja) * | 1987-11-26 | 1989-06-01 | New Japan Radio Co Ltd | 低電圧mos基準電圧回路 |
JPH0290215A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 定電圧発生回路 |
JPH0296817A (ja) * | 1988-10-03 | 1990-04-09 | Seiko Epson Corp | 集積回路 |
JPH02101510A (ja) * | 1988-10-11 | 1990-04-13 | Seiko Epson Corp | 集積回路 |
JPH02114308A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 定電圧発生回路 |
JPH02297615A (ja) * | 1989-05-11 | 1990-12-10 | Seiko Epson Corp | 集積回路 |
JPH0675017U (ja) * | 1993-03-31 | 1994-10-21 | ミツミ電機株式会社 | 基準電源回路 |
JPH07248837A (ja) * | 1994-03-11 | 1995-09-26 | Fuji Film Micro Device Kk | 基準電圧発生回路 |
JPH0934572A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | 電源回路 |
JPH09265329A (ja) * | 1996-03-27 | 1997-10-07 | New Japan Radio Co Ltd | バイアス発生回路およびレギュレータ回路 |
JPH1167931A (ja) * | 1997-04-04 | 1999-03-09 | Citizen Watch Co Ltd | 基準電圧発生回路 |
JP2002149251A (ja) * | 2000-11-07 | 2002-05-24 | Seiko Epson Corp | 半導体集積回路 |
JP2002344259A (ja) * | 2001-05-11 | 2002-11-29 | New Japan Radio Co Ltd | バイアス回路 |
JP2002351558A (ja) * | 2001-05-30 | 2002-12-06 | Seiko Epson Corp | 定電圧発生回路 |
JP2003204256A (ja) * | 2002-01-09 | 2003-07-18 | Yamaha Corp | 基準電源回路 |
JP2004030603A (ja) * | 2002-04-30 | 2004-01-29 | Mitsutoyo Corp | 半導体用基準電圧発生装置 |
-
2005
- 2005-10-14 JP JP2005299607A patent/JP4694942B2/ja not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61138318A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 基準電圧発生回路 |
JPH01140212A (ja) * | 1987-11-26 | 1989-06-01 | New Japan Radio Co Ltd | 低電圧mos基準電圧回路 |
JPH0290215A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 定電圧発生回路 |
JPH0296817A (ja) * | 1988-10-03 | 1990-04-09 | Seiko Epson Corp | 集積回路 |
JPH02101510A (ja) * | 1988-10-11 | 1990-04-13 | Seiko Epson Corp | 集積回路 |
JPH02114308A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 定電圧発生回路 |
JPH02297615A (ja) * | 1989-05-11 | 1990-12-10 | Seiko Epson Corp | 集積回路 |
JPH0675017U (ja) * | 1993-03-31 | 1994-10-21 | ミツミ電機株式会社 | 基準電源回路 |
JPH07248837A (ja) * | 1994-03-11 | 1995-09-26 | Fuji Film Micro Device Kk | 基準電圧発生回路 |
JPH0934572A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | 電源回路 |
JPH09265329A (ja) * | 1996-03-27 | 1997-10-07 | New Japan Radio Co Ltd | バイアス発生回路およびレギュレータ回路 |
JPH1167931A (ja) * | 1997-04-04 | 1999-03-09 | Citizen Watch Co Ltd | 基準電圧発生回路 |
JP2002149251A (ja) * | 2000-11-07 | 2002-05-24 | Seiko Epson Corp | 半導体集積回路 |
JP2002344259A (ja) * | 2001-05-11 | 2002-11-29 | New Japan Radio Co Ltd | バイアス回路 |
JP2002351558A (ja) * | 2001-05-30 | 2002-12-06 | Seiko Epson Corp | 定電圧発生回路 |
JP2003204256A (ja) * | 2002-01-09 | 2003-07-18 | Yamaha Corp | 基準電源回路 |
JP2004030603A (ja) * | 2002-04-30 | 2004-01-29 | Mitsutoyo Corp | 半導体用基準電圧発生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007109034A (ja) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4834347B2 (ja) | 定電流回路 | |
JP4850669B2 (ja) | 低電圧低電力ab級出力段 | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
JP5690469B2 (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
JP4694942B2 (ja) | 定電流回路 | |
JP6097582B2 (ja) | 定電圧源 | |
KR101797769B1 (ko) | 정전류 회로 | |
JP2006338434A (ja) | 基準電圧発生回路 | |
JP6912350B2 (ja) | ボルテージレギュレータ | |
US6727757B1 (en) | Biasing circuit for transconductors | |
JP2006157644A (ja) | カレントミラー回路 | |
JP4749105B2 (ja) | 基準電圧発生回路 | |
JP2009094878A (ja) | 差動増幅回路 | |
JP6132881B2 (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
JP2007180796A (ja) | 差動増幅回路 | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
US10873305B2 (en) | Voltage follower circuit | |
JP6989214B2 (ja) | 電流生成回路 | |
JP4658838B2 (ja) | 基準電位発生回路 | |
KR101783490B1 (ko) | 출력 회로 | |
JP7360968B2 (ja) | Dc電圧生成回路 | |
JP4445916B2 (ja) | バンドギャップ回路 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP7479753B2 (ja) | 差動増幅器 | |
JP4332522B2 (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4694942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |