CN101510407B - 时分复用输出的可编程电压源及其实现方法 - Google Patents

Abstract

一种时分复用输出的可编程电压源及其实现方法，可用于LCD、LCoS等液晶显示器的伽马校正。目前液晶显示器的伽马校正电路都是采用分立器件或单片集成的电路来设计，虽然能产生多路参考电压，但电路设计复杂，占用***面积大、功耗大，不利于调试和节能。本发明的可编程电压源包括编程接口控制器、2^M通道数据寄存器、2^M-1通道多路选择器、2^M-1通道数模转换器、2^M-1通道缓冲器等5大部分，将它们集成在一起，输出2^M-1路参考电压；根据外部输入V_COM信号的变化实现可编程电压源输出的时分复用功能。可优化液晶显示***的伽马校正电路，降低显示***的成本、功耗和面积，实现时分复用输出的可编程电压源芯片。

Description

时分复用输出的可编程电压源及其实现方法

【技术领域】：

本发明属于液晶显示技术领域，涉及一种可编程电压源的结构和功能，特别是具有时分复用输出的功能，可用于LCD、LCoS等液晶显示器的伽马校正。

【背景技术】：

液晶显示器已经成为现代主流的显示器，其在平板显示器中已经占有统治性的地位。在液晶显示器件中为了实现图像的多级灰度显示和视频信号的伽玛矫正，都需要***电路给液晶显示器件提供多个参考电压。从产生参考电压的方式讲主要有两种方法：分离电路法和单片集成电源法。分离电路法是采用分离电路设计产生参考电压，这需要设计精密电阻网络和多个运算放大器组成缓冲输出电路，这样电路设计比较复杂，电压精确度不高，***的体积和功耗大；单片集成电源法是采用单芯片集成电源设计产生参考电压，要产生2^M个参考电压需要单芯片集成电源有2^M个输出端口。经过分析，在液晶显示中，液晶显示器的正反场则需要不同的参考电压，而且不需要同时提供过正反场的参考电压。现在市场上的单芯片集成电源虽然能够产生多路参考电压，但都不能实现输出的时分复用，芯片面积和功耗也相对较大。因此发明一种输出能够时分复用的可编程电源，能够减小可编程电源的芯片面积，减小功耗，降低成本。但是目前国内外尚没有这种输出具有时分复用功能的可编程电压源。

【发明内容】：

本发明目的是克服现有技术存在的上述不足，提供一种时分复用输出的可编程电压源及其实现方法，使该电压源能够为各种显示方式的液晶显示器提供参考电压。

本发明提供的时分复用输出的可编程电压源，包括：

编程接口控制器：通过总线与外部CPU接口相连，通过M位地址线和N位数据总线与2^M通道数据寄存器相连，其中，1≤M≤6，1≤N≤16；用于接收外部CPU的编程协议信号，在外部时钟Clk的作用下和内部地址控制器的控制下，顺序的将用户配置的由外部CPU编程输入的数据写入2^M通道数据寄存器中的各数据寄存器；

2^M通道数据寄存器：通过M位地址线和N位数据总线与编程接口控制器相连；用于存放由编程接口控制器分别写入2^M通道数据寄存器中的各数据寄存器内的由用户配置的外部CPU编程输入的数据；

2^M-1通道多路选择器：每个通道的多路选择器通过2N位数据线与两个不同通道的数据寄存器的输出相连，通过2^M-1通道多路选择器的选择控制端SEL连接外部输入的V_COM信号，根据V_COM信号的跳变，选择输出2^M通道数据寄存器DR1～DR2^M中不同的2^M-1个通道中的数据；

2^M-1通道数模转换器：每个通道的数模转换器通过N位数据线与相应通道的一个多路选择器的输出相连，实现由2^M-1通道多路选择器输出的数据的数模转换；

2^M-1通道缓冲器：每个通道缓冲器的输入端与相应通道的数模转换器的输出相连，用于稳定2^M-1通道数模转换器的输出，提高数模转换器的驱动能力。

本发明提供的时分复用输出的可编程电压源的实现方法，依次经过下述步骤：

第一、工作状态设定：***工作前通过编程接口控制器由用户配置各通道数据寄存器中的数据Data，并将配置数据Data通过外部CPU的编程写入2^M通道数据寄存器中，从而设定可编程电压源输出的电压值；

第二、根据外部输入V_COM信号的跳变，由2^M-1通道多路选择器选择输出2^M通道数据寄存器中不同寄存器组的数据于2^M-1通道数模转换器；

第三、2^M-1通道数模转换器实现由2^M-1通道多路选择器输出的数据的数模转换，并输出模拟电压于2^M-1通道缓冲器；

第四、2^M-1通道缓冲器稳定2^M-1通道数模转换器的输出，提高数模转换器的驱动能力；各通道输出的电压值和用户配置的由外部CPU编程输入的各通道的数据Data相对应。

本发明采用全集成设计方法，把编程接口控制器、2^M通道数据寄存器、2^M-1通道多路选择器、2^M-1通道数模转换器、2^M-1通道缓冲器集成在一起，设计成时分复用输出的可编程电压源芯片。其特点是芯片版图面积小、功耗低，并实现可编程电压源输出的时分复用功能。

本发明的具体结构如下：

编程接口控制器1：编程接口控制器内部由时序控制器、地址发生器电路组成；编程接口控制器通过总线与外部CPU接口相连，通过M位地址线和N位数据总线与2^M通道数据寄存器2相连；编程接口控制器接收外部CPU的编程协议信号，在外部时钟Clk的作用下和内部地址控制器的控制下，顺序的写入2^M通道数据寄存器2中的第1通道N位数据寄存器至第2^M通道N位数据寄存器，地址与2^M通道数据寄存器2中的各数据寄存器的关系是：0……000(共M位)为配置N位数据寄存器6(第1通道数据寄存器DR1)；0……001为配置N位数据寄存器7(第2通道数据寄存器DR2)；以此类推，1……110为配置N位数据寄存器8(第2^M-1通道数据寄存器DR2^M-1)；1……111为配置N位数据寄存器9(第2^M通道数据寄存器DR2^M)。

2^M通道数据寄存器2：为2^M通道的N位数据寄存器；由N位数据寄存器6(第1通道数据寄存器DR1)、N位数据寄存器7(第2通道数据寄存器DR2)、N位数据寄存器8(第2^M-1通道数据寄存器DR2^M-1)、N位数据寄存器9(第2^M通道数据寄存器DR2^M)等2^M通道的N位数据寄存器组成；2^M通道的N位数据输入总线与编程接口控制器N位输出数据总线相连；通过编程接口控制器内部的M位地址线的作用，由编程接口控制器分别装入由用户配置的外部CPU编程输入的N位数据于N位数据寄存器6、N位数据寄存器7、N位数据寄存器8、N位数据寄存器9等2^M个通道的N位数据寄存器；

2^M-1通道多路选择器3：由2N选N选择器11、2N选N选择器12、N位锁存器13、N位锁存器14等2^M-1个2N选N选择器和2^M-1个N位锁存器组成；根据V_COM信号的跳变由2N选N选择器11、2N选N选择器12等2^M-1个2N选N选择器选择输出N位数据寄存器6、N位数据寄存器7、N位数据寄存器8、N位数据寄存器9等2^M个通道的N位数据寄存器输出的D1～D2^M中不同的2^M-1组数据于N位锁存器13、N位锁存器14等2^M-1个N位锁存器；经N位锁存器13、N位锁存器14等2^M-1个N位锁存器锁存后的数据输出给N位数模转换器15、N位数模转换器16等2^M-1个通道的N位数模转换器；当V_COM为高电平时选择N位数据寄存器6、N位数据寄存器8等2^M-1个通道的N位数据寄存器输出的D1、D3、……、D2^M-3、D2^M-1等(编号为奇数)2^M-1组数据输出给N位数模转换器15、N位数模转换器16等2^M-1个通道的N位数模转换器；当V_COM为低电平时选择N位数据寄存器7、N位数据寄存器9等2^M-1个通道的N位数据寄存器输出的D2、D4、……、D2^M-2、D2^M等(编号为偶数)2^M-1组数据输出给N位数模转换器15、N位数模转换器16等2^M-1个通道的N位数模转换器；

2^M-1通道数模转换器4：由N位数模转换器15、N位数模转换器16等2^M-1通道的N位数模转换器组成；实现由2^M-1通道多路选择器输出的数据的数模转换；

2^M-1通道缓冲器5：由轨到轨运算放大器17、轨到轨运算放大器18等2^M-1通道的轨到轨运算放大器组成；实现稳定2^M-1通道数模转换器4输出的电压，并提高数模转换器的驱动能力。

本发明的优点和积极效果：

本发明提供的时分复用输出的可编程电压源可以根据液晶显示器的需要，时分复用输出适用于液晶显示器正反场伽马校正的2^M个参考电压。可以减小可编程电源的面积，降低功耗和生产成本；可以使液晶显示***的电路紧凑性更高、功耗更低、配置和调试更加方便。

【附图说明】：

图1是可编程电压源结构框图；

图2是2^M通道数据寄存器结构框图；

图3是2^M-1通道多路选择器结构框图；

图4是2^M-1通道数模转换器结构框图；

图5是2^M-1通道缓冲器结构框图。

【具体实施方式】：

实施例1：

如图1所示，这种时分复用输出的可编程电压源，它包括编程接口控制器1、2^M通道数据寄存器2、2^M-1通道多路选择器3、2^M-1通道数模转换器4、2^M-1通道缓冲器5，其中1≤M≤6，其特点是芯片版图面积小、功耗低，并实现可编程电压源输出时分复用功能。

编程接口控制器1：编程接口控制器内部由时序控制器、地址发生器电路组成；编程接口控制器通过总线与外部CPU接口相连，通过M位地址线和N(1≤N≤16)位数据总线与2^M通道数据寄存器2相连；编程接口控制器接收外部CPU的编程协议信号，在外部时钟Clk的作用下和内部地址控制器的控制下，顺序的写入2^M通道数据寄存器2中的第1通道数据寄存器至第2^M通道数据寄存器，地址与2^M通道数据寄存器2中的各数据寄存器的关系是：0……000(共M位)为配置N位数据寄存器6(第1通道数据寄存器DR1)；0……001为配置N位数据寄存器7(第2通道数据寄存器DR2)；以此类推，1……110为配置N位数据寄存器8(第2^M-1通道数据寄存器DR2^M-1)；1……111为配置N位数据寄存器9(第2^M通道数据寄存器DR2^M)。

2^M通道数据寄存器2(见图2)：由N位数据寄存器6(第1通道数据寄存器DR1)、N位数据寄存器7(第2通道数据寄存器DR2)、N位数据寄存器8(第2^M-1通道数据寄存器DR2^M-1)、N位数据寄存器9(第2^M通道数据寄存器DR2^M)等2^M通道的N位数据寄存器和M-2^M译码器10组成；2^M通道的N位数据输入总线与编程接口控制器N位输出数据总线相连；通过M-2^M译码器10对编程接口控制器的M位地址线的译码，由编程接口控制器分别装入由用户配置的外部CPU编程输入的N位数据于N位数据寄存器6、N位数据寄存器7、N位数据寄存器8、N位数据寄存器9等2^M个通道的N位数据寄存器；

2^M-1通道多路选择器3(见图3)由2N选N选择器11、2N选N选择器12、N位锁存器13、N位锁存器14等2^M-1个2N选N选择器和2^M-1个N位锁存器组成；根据V_COM信号的跳变由2N选N选择器11、2N选N选择器12等2^M-1个2N选N选择器选择输出N位数据寄存器6、N位数据寄存器7、N位数据寄存器8、N位数据寄存器9等2^M个通道的N位数据寄存器输出的D1～D2^M中不同的2^M-1组数据于N位锁存器13、N位锁存器14等2^M-1个N位锁存器；经N位锁存器13、N位锁存器14等2^M-1个N位锁存器锁存后的数据L1～L2^M-1输出给N位数模转换器15、N位数模转换器16等2^M-1个通道的N位数模转换器；当V_COM为高电平时选择N位数据寄存器6、N位数据寄存器8等2^M-1个通道的N位数据寄存器输出的D1、D3、……、D2^M-3、D2^M-1等(编号为奇数)2^M-1组数据输出给N位锁存器13、N位锁存器14等2^M-1个N位锁存器；当V_COM为低电平时选择N位数据寄存器7、N位数据寄存器9等2^M-1个通道的N位数据寄存器输出的D2、D4、……、D2^M-2、D2^M等(编号为偶数)2^M-1组数据输出给N位锁存器13、N位锁存器14等2^M-1个N位锁存器；

2^M-1通道数模转换器4(见图4)：由N位数模转换器15、N位数模转换器16等2^M-1通道的N位数模转换器组成；实现由N位锁存器13、N位锁存器14等2^M-1通道的N位锁存器输出的数据的数模转换；

2^M-1通道缓冲器5(见图5)：由轨到轨运算放大器17、轨到轨运算放大器18等2^M-1通道的轨到轨运算放大器组成；实现稳定2^M-1通道数模转换器4输出的电压，并提高数模转换器的驱动能力。

上面技术方案数字电路部分用verilogHDL硬件描述语言和基于基本单元库的半定制方法设计，模拟电路部分用全定制的方法设计；整个电路***用Synopsys公司和Cadence公司的EDA设计工具设计，采用0.35um及以下多层金属CMOS集成电路工艺条件来设计电路版图，完成前端设计和后端仿真，最后提交代工厂GDSII数据流片，以用于液晶显示伽马校正电路的单片集成时分复用输出的可编程电压源芯片形成该发明产品。

实施例2：

本发明的具体实现方法：

第一、如图1所示，***工作前通过编程接口控制器由用户配置各通道数据寄存器中的数据Data。编程接口控制器接收外部CPU的编程协议信号，在外部时钟Clk的作用下和内部地址控制器的控制下，顺序的将用户配置的由外部CPU编程输入的数据Data写入2^M通道数据寄存器中的各数据寄存器，从而设定可编程电压源输出的电压值；

第二、2^M-1通道多路选择器的选择控制端SEL连接外部输入的V_COM信号，根据V_COM信号的跳变，由2^M-1通道多路选择器选择输出2^M通道数据寄存器DR1～DR2^M中不同的2^M-1个通道中的数据于2^M-1通道数模转换器；

第三、2^M-1通道数模转换器接收2^M-1通道多路选择器输出的数据，实现输入数据的数模转换，并输出模拟电压于2^M-1通道缓冲器；

第四、2^M-1通道缓冲器接收2^M-1通道数模转换器输出的模拟电压信号，稳定2^M-1通道数模转换器的输出，提高其驱动能力；

最后通过各部分电路的共同作用实现可编程电压源各通道输出的电压值和用户配置的由外部CPU编程输入的各通道的数据Data相对应。

实施例3：

本例时分复用输出的可编程电压源取M＝4，N＝10。如图1所示，它包括编程接口控制器1、16通道数据寄存器2、8通道多路选择器3、8通道数模转换器4、8通道缓冲器5，其特点是芯片版图面积小、功耗低，并实现可编程电压源输出时分复用功能。

编程接口控制器1：编程接口控制器内部由时序控制器、地址发生器电路组成；编程接口控制器通过总线与外部CPU接口相连，通过4位地址线和10位数据总线与多通道数据寄存器2相连；编程接口控制器接收外部CPU的编程协议信号，在外部时钟Clk的作用下和内部地址控制器的控制下，顺序的写入16通道数据寄存器2中的第1通道数据寄存器至第16通道数据寄存器，地址与16通道数据寄存器2中的各数据寄存器的关系是：0000为配置10位数据寄存器6(第1通道数据寄存器DR1)；0001为配置10位数据寄存器7(第2通道数据寄存器DR2)；以此类推，1110为配置10位数据寄存器8(第15通道数据寄存器DR15)；1111为配置10位数据寄存器9(第16通道数据寄存器DR16)。

16通道数据寄存器2(见图2)：由10位数据寄存器6(第1通道数据寄存器DR1)、10位数据寄存器7(第2通道数据寄存器DR2)、10位数据寄存器8(第15通道数据寄存器DR15)、10位数据寄存器9(第16通道数据寄存器DR16)等16通道的10位数据寄存器和4-16译码器10组成；16通道的10位数据输入总线与编程接口控制器10位输出数据总线相连；通过4-16译码器10对编程接口控制器的4位地址线的译码，由编程接口控制器分别装入由用户配置的外部CPU编程输入的10位数据于10位数据寄存器6、10位数据寄存器7、10位数据寄存器8、10位数据寄存器9等16个通道的10位数据寄存器；

8通道多路选择器3(见图3)由20选10选择器11、20选10选择器12、10位锁存器13、10位锁存器14等8个20选10选择器和8个10位锁存器组成；根据V_COM信号的跳变由20选10选择器11、20选10选择器12等8个20选10选择器选择输出10位数据寄存器6、10位数据寄存器7、10位数据寄存器8、10位数据寄存器9等16个通道的10位数据寄存器输出的D1～D16中不同的8组数据于10位锁存器13、10位锁存器14等8个10位锁存器；经10位锁存器13、10位锁存器14等8个10位锁存器锁存后的数据L1～L8输出给10位数模转换器15、10位数模转换器16等8个通道的10位数模转换器；当V_COM为高电平时选择10位数据寄存器6、10位数据寄存器8等8个通道的10位数据寄存器输出的D1、D3、……、D13、D15等(编号为奇数)8组数据输出给10位锁存器13、10位锁存器14等8个10位锁存器；当V_COM为低电平时选择10位数据寄存器7、10位数据寄存器9等8个通道的10位数据寄存器输出的D2、D4、……、D14、D16等(编号为偶数)8组数据输出给10位锁存器13、10位锁存器14等8个10位锁存器；

8通道数模转换器4(见图4)：由10位数模转换器15、10位数模转换器16等8通道的10位数模转换器组成；其输入端分别和10位锁存器13、10位锁存器14等8通道的10位锁存器输出端相连，实现由10位锁存器13、10位锁存器14等8通道的10位锁存器输出的数据L1～L8的数模转换；

8通道缓冲器5(见图5)：由轨到轨运算放大器17、轨到轨运算放大器18等8通道的轨到轨运算放大器组成；其输入端与10位数模转换器15、10位数模转换器16等8通道的10位数模转换器的输出端相连，实现稳定10位数模转换器15、10位数模转换器16等8通道的10位数模转换器的输出DA1～DA8，并提高数模转换器的驱动能力

上面技术方案数字电路部分用verilogHDL硬件描述语言和基于基本单元库的半定制方法设计，模拟电路部分用全定制的方法设计；整个电路***用Synopsys公司和Cadence公司的EDA设计工具设计，采用0.35um及以下多层金属CMOS集成电路工艺条件来设计电路版图，完成前端设计和后端仿真，最后提交代工厂GDSII数据流片，以用于液晶显示伽马校正电路的单片集成可编程电压源芯片形成该发明产品。

实施例4：

本例取M＝3，N＝8。如图1所示，这种时分复用输出的可编程电压源，它包括编程接口控制器1、8通道数据寄存器2、4通道多路选择器3、4通道数模转换器4、4通道缓冲器5，其特点是芯片版图面积小、功耗低，并实现可编程电压源输出时分复用功能。

编程接口控制器1中，地址与8通道数据寄存器2中的各数据寄存器的关系是：000为配置8位数据寄存器6(第1通道数据寄存器DR1)；001为配置8位数据寄存器7(第2通道数据寄存器DR2)；以此类推，110为配置8位数据寄存器8(第7通道数据寄存器DR7)；111为配置8位数据寄存器9(第8通道数据寄存器DR8)。

其余具体结构、连接关系与工作原理同例1，此处省略。

当M(1≤M≤16)和N(1≤N≤16)取区间其它的值时，其工作原理和实现方法基本相同，可以按照上述所述的思路进行扩展。

Claims (7)

1.一种时分复用输出的可编程电压源，其特征在于该电压源包括：

编程接口控制器：通过总线与外部CPU接口相连，通过M位地址线和N位数据总线与2^M通道数据寄存器相连，其中，1≤M≤6，1≤N≤16；用于接收外部CPU的编程协议信号，在外部时钟Clk的作用下和内部地址控制器的控制下，顺序的将用户配置的由外部CPU编程输入的数据写入2^M通道数据寄存器中的各数据寄存器；

2^M通道数据寄存器：通过M位地址线和N位数据总线与编程接口控制器相连；用于存放由编程接口控制器分别写入2^M通道数据寄存器中的各数据寄存器内的由用户配置的外部CPU编程输入的数据；

2^M-1通道多路选择器：每个通道的多路选择器通过2N位数据线与两个不同通道的数据寄存器的输出相连，通过2^M-1通道多路选择器的选择控制端SEL连接外部输入的V_COM信号，根据V_COM信号的跳变，选择输出2^M通道数据寄存器DR1～DR2^M中不同的2^M-1个通道中的数据；

2^M-1通道数模转换器：每个通道的数模转换器通过N位数据线与相应通道的一个多路选择器的输出相连，实现由2^M-1通道多路选择器输出的数据的数模转换；

2^M-1通道缓冲器：每个通道缓冲器的输入端与相应通道的数模转换器的输出相连，用于稳定2^M-1通道数模转换器的输出，提高数模转换器的驱动能力。

2.根据权利要求1所述的时分复用输出的可编程电压源，其特征在于所述的编程接口控制器内部由时序控制器、地址发生器电路组成。

3.根据权利要求1所述的时分复用输出的可编程电压源，其特征在于所述的2^M通道数据寄存器为2^M通道的N位数据寄存器，分别为第1通道数据寄存器至第2^M通道数据寄存器；M位地址与2^M通道数据寄存器中的各数据寄存器的关系是：0……000为配置第1通道数据寄存器DR1，0……001为配置第2通道数据寄存器DR2，以此类推，1……110为配置第2^M-1通道数据寄存器DR2^M-1，1……111为配置第2^M通道数据寄存器DR2^M。

4.根据权利要求1所述的时分复用输出的可编程电压源，其特征在于所述的2^M-1通道多路选择器由2^M-1个2N选N选择器和2^M-1个N位锁存器组成；根据V_COM信号的跳变由2^M-1通道多路选择器选择输出2^M通道数据寄存器DR1～DR2^M中的2^M-1个通道数据寄存器中的数据，并锁存于2^M-1通道的N位锁存器中。

5.根据权利要求4所述的时分复用输出的可编程电压源，其特征在于所述的2^M-1通道数模转换器由2^M-1通道的N位数模转换器组成；用于实现2^M-1通道的N位锁存器输出数据的数模转换。

6.根据权利要求1所述的时分复用输出的可编程电压源，其特征在于所述的2^M-1通道缓冲器由2^M-1通道的轨到轨运算放大器组成；用于稳定2^M-1通道数模转换器的输出，提高数模转换器的驱动能力。

7.一种权利要求1所述的时分复用输出的可编程电压源的实现方法，其特征在于该方法依次经过下述步骤：

第一、工作状态设定：***工作前通过编程接口控制器由用户配置各通道数据寄存器中的数据Data，并将配置数据Data通过外部CPU的编程写入2^M通道数据寄存器中，从而设定可编程电压源输出的电压值；

第二、根据外部输入V_COM信号的跳变，由2^M-1通道多路选择器选择输出2^M通道数据寄存器中不同寄存器组的数据于2^M-1通道数模转换器；

第三、2^M-1通道数模转换器实现由2^M-1通道多路选择器输出的数据的数模转换，并输出模拟电压于2^M-1通道缓冲器；

第四、2^M-1通道缓冲器稳定2^M-1通道数模转换器的输出，提高数模转换器的驱动能力；各通道输出的电压值和用户配置的由外部CPU编程输入的各通道的数据Data相对应。

Images