JP2001517411A - ディジタル−アナログ変換器及びその動作方法 - Google Patents

ディジタル−アナログ変換器及びその動作方法

Info

Publication number
JP2001517411A
JP2001517411A JP52797599A JP52797599A JP2001517411A JP 2001517411 A JP2001517411 A JP 2001517411A JP 52797599 A JP52797599 A JP 52797599A JP 52797599 A JP52797599 A JP 52797599A JP 2001517411 A JP2001517411 A JP 2001517411A
Authority
JP
Japan
Prior art keywords
digital
analog
converter
capacitor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52797599A
Other languages
English (en)
Other versions
JP3949733B2 (ja
Inventor
マーティン ジョン エドワーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001517411A publication Critical patent/JP2001517411A/ja
Application granted granted Critical
Publication of JP3949733B2 publication Critical patent/JP3949733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/70Automatic control for modifying converter range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 ディジタル−アナログ変換器は、ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積するための少なくとも1個のコンデンサを具えている。変換器はさらに、前記少なくとも1個のコンデンサを変換器の出力端子に結合させる出力スイッチ回路も具えている。各ディジタル−アナログ変換に対して前記出力スイッチ回路を複数回作動させて、アナログ出力電圧が、各ディジタル−アナログ変換に対して変換器の出力端子に複数回切り換えられるようにする。この各切り換え動作は出力信号に及ぼす出力負荷キャパシタンスの影響を低減させる。本発明によれば、変換器に小形のコンポーネントを用いて、或る所定の出力信号の分解能を達成することができる。

Description

【発明の詳細な説明】 ディジタル−アナログ変換器及びその動作方法 本発明はディジタル−アナログ(D/A)変換器、特に、ディジタル−アナロ グ変換によるアナログ出力電圧を変換器の1個又は複数のコンデンサに蓄積する D/A変換器に関するものである。種々のタイプのD/A変換器は出力コンデン サにアナログ出力電圧を蓄積する。 例えば、US−5,332,997は2値に重み付けする(以下「2値加重」 と称する)コンデンサネットワークを用いるD/A変換器を開示している。斯種 の変換器は、コンデンサネットワーク内に蓄積された電荷を再分配して、このコ ンデンサネットワーク間の電圧がディジタル入力信号を表わすアナログ電圧とな るようにするものである。この場合には、このアナログ出力電圧をD/A変換器 の出力としてバッファを介して供給する。 上述した一般的な変換器及び前記US−5,332,997に開示されている 変換器における問題は、コンデンサ(1個又は複数)に蓄積された出力信号を変 換器に接続される出力負荷から隔離させるために出力バッファを必要とすること にある。この出力バッファがないと、出力負荷のキャパシタンスが出力信号を減 衰させることになる。出力負荷のキャパシタンスが変換器の蓄積コンデンサのキ ャパシタンスにほぼ等しい場合には、D/A変換器のアナログ出力電圧がかなり 悪影響を受けることになる。このような問題を低減させるために、変換器におけ る蓄積コンデンサのサイズを大きくすることができるが、これはレイアウト及び コストの観点からして望ましいことではない。 そこで、本発明によれば、ディジタル−アナログ変換により得られるアナログ 出力電圧を蓄積する少なくとも1個のコンデンサを具えているディジタル−アナ ログ変換器であって、該変換器がさらに、前記少なくとも1個のコンデンサを変 換器の出力端子に結合させる出力スイッチ回路も具え、該出力スイッチ回路を各 ディジタル−アナログ変換に対して複数回作動させる手段を設けて、該手段によ りアナログ出力電圧が、各ディジタル−アナログ変換に対して複数回変換器の出 力端子へ切り換えられるようにしたディジタル−アナログ変換器を提供する。 本発明の変換器は、この変換器の出力端子へのアナログ信号を各ディジタル− アナログ変換に対して複数回切り換えるため、変換器に接続した負荷のキャパシ タンスによって生じる出力電圧の退化レベルが漸次低減すると云う効果がある。 従って、変換器の出力端子に設ける通常のバッファ増幅器を省くことができる。 変換器には、ディジタル入力信号を表わす電荷を蓄積するコンデンサネットワ ークを含めることができる。この場合、変換器のアナログ出力電圧は、コンデン サに蓄積された電荷を分配して、コンデンサネットワーク間に出力電圧を発生さ せるようにして得ることができる。従って、本発明は電荷再分配式の変換器に適 用することができる。 或るタイプの電荷再分配式変換器では、前記ディジタル入力信号が複数の並列 入力ビットから成り、且つ前記コンデンサネットワークが2値加重コンデンサネ ットワークを具え、前記入力ビットが、或る関連する結合スイッチを介して前記 コンデンサネットワークの関連するコンデンサの一方の端子に供給され、前記コ ンデンサネットワークのそれぞれのコンデンサの他方の端子を共通ラインに一緒 に接続し、入力ビットのレベルが、関連するコンデンサ間の電圧を決定し、該電 圧により前記関連するコンデンサに電荷が蓄積されるようにする。 他のタイプの電荷再結合式変換器では、前記ディジタル入力が複数の直列入力 ビットから成り、且つ前記コンデンサネットワークが2つの等しい値のコンデン サを具え、第1スイッチング手段が前記2つのコンデンサの一方を、入ってくる 入力ビツトのレベルに応じて充電又は放電させることができ、且つ第2スイッチ ング手段が前記2つのコンデンサに蓄積された電荷を分配させることができるよ うにする。本発明は直列的な電荷再分配技法を用いる斯種の変換器に適用するこ とができる。 本発明は、アナログ電圧を変換器の1個又は複数のコンデンサに蓄積するもの とする他のタイプの変換器に適用することもできる。いずれの場合にも、本発明 によれば、負荷が変換精度に悪影響を及ぼさないようにするために、変換器のコ ンデンサを負荷と隔離させるための出力増幅器を必要としない。 本発明は、行駆動回路と、本発明によるディジタル−アナログ変換器を複数具 えている列アドレス指定回路とによってアドレスされる液晶画素アレイを具えて いる液晶ディスプレイも提供する。 さらに本発明は、ディジタル−アナログ変換により得られるアナログ出力電圧 を蓄積する少なくとも1個のコンデンサを具え、さらに、前記少なくとも1個の コンデンサを変換器の出力端子に結合させる出力スイッチ回路も具えているディ ジタル−アナログ変換器を作動させる方法であって:該方法が: (i)ディジタル入力信号に応じて前記少なくとも1個のコンデンサ間にアナロ グ電圧を発生させ、且つ該アナログ電圧を前記出力スイッチ回路を用いることに より変換器の出力端子に切り換えるステップと; (ii)前記出力スイッチ回路を用いて前記変換器の出力端子を前記少なくとも1 個のコンデンサから隔離させるステップと; (iii)各ディジタル−アナログ信号変換に対して前記(i)及び(ii)のステ ップを少なくとも一度繰り返すステップと; を含むようにするディジタル−アナログ変換器の動作方法を提供する。 次に、本発明を添付図面を参照して実施例につき説明するに、ここに: 図1は2値加重コンデンサネットワークを用いる本発明によるディジタル−ア ナログ変換器を示し; 図2は直列式の電荷再分配によるディジタル−アナログ変換器を示し; 図3は本発明によるディジタル−アナログ変換器を用いてアドレスされるディ スプレイを示す。 図1は、2値加重のコンデンサネットワーク20と、結合スイッチングデバイ ス32のネットワーク30と、出力スイッチ回路40とを含むディジタル−アナ ログ変換器10を示す。 変換器10はデータ準備回路14から複数のディジタル入力12を並列に受信 し、データ準備回路そのものは図1に示すように、直列のデータ入力端子16を 有するものとすることができる。本発明による変換器の1つの使用法として、デ ータ準備回路14とディジタル−アナログ変換器10とが相俟って、液晶ディス プレイ用の列駆動回路を構成するようにすることができる。 データ入力12はラッチ16へ供給され、ラッチ16は或る特定の時間に入力 12からデータを受け入れるべく制御ライン17の信号によってトリガされる。 入力12は複数のD/A変換器にデータを供給するバスとすることができ、制御 ライン17はクロック信号源に接続することができる。ラッチは変換回路の残り の部分に適する出力信号を供給する。これらの出力信号は、この場合、結合スイ ッチングデバイス32のネットワーク30に供給される。図1に示した例では、 8ビットのディジタル−アナログ変換器を示しているが、スイッチングネットワ ーク30には下位6ビットのディジタル信号だけを供給する。上位2ビットの信 号12a,12bは電圧スケーリング回路34に供給する。電圧スケーリング回 路34は、ディジタル−アナログ変換を非直線的なものとすることができ、これ は、例えば液晶ディスプレイの画素をアドレス指定するのに有利である。 電圧スケーリング回路34は5つの入力電圧V1〜V5を受電し、これらの電 圧のうち、ディジタル入力信号の上位2ビット12a,12bのディジタルレベ ルに依存する一対の電圧レベルの信号Vh,Vlをスイッチングネットワーク3 0に供給する。各スイッチングデバイス32は、スイッチングネットワーク30 のそれぞれの出力端子を電圧スケーリング回路34によって供給される電圧ライ ンVh,Vlの一方又は他方に結合させる。 図1に示すように、各スイッチングデバイス32は2つの電圧ラインVh,V l間に直列に結合される一対のスイッチ33a,33bを具えており、スイッチ ングデバイス32の出力端子は2つのスイッチ33aと33bとの接続点に接続 される。2つのスイッチ33a,33bの動作は相補的として、スイッチングデ バイス32の出力端子が電圧ラインVh,Vlの一方又は他方に接続されるよう にする。スイッチングネットワーク30からの各出力は、それぞれの充電スイッ チ36を経て、2値加重コンデンサネットワーク20の関連するコンデンサC, 2C,4C,8C,16C,32Cの第1端子に供給される。各コンデンサの第 2端子は接地する。各コンデンサの第1端子は関連する出力スイッチ42を介し て変換器10の出力端子50にも接続する。出力スイッチ42及び充電スイッチ 36は同時に、しかも相補的に作動させる。変換器10の出力端子50は、液晶 ディスプレイパネルの列キャパシタンスを表わすコンデンサCCとして図1に示 してある負荷に接続する。 変換器10の出力端子50に供給される信号のタイミングは、制御ライン44 の信号によって制御される出力スイッチ42の動作に依存する。実際上、制御ラ インの信号は液晶ディスプレイの行アドレス指定回路のタイミングと、ラッチ1 6の制御ライン17の信号とに同期するクロック信号を表わす。 次に、図1に示した回路の動作を説明する。ラッチ16に入るデータは、この ラッチを経て結合スイッチングデバイス32のネットワーク30及び電圧スケー リング回路34に供給される。各ディジタルデータは2つの相補スイッチ33a ,33b用の切り換え制御信号として関連するスイッチングデバイス32に供給 される。例えば、スイッチングデバイス32へのディジタル入力の論理レベルが 高である場合には、一方のスイッチ、例えばスイッチ33bが閉じて、他方のス イッチ33aが開くようになる。これにより、ラインVhにおける電圧がスイッ チングデバイス32の出力として供給されるようになる。これに対し、スイッチ ングデバイス32の入力が低である場合には、スイッチ32aが閉じ、従ってラ インVlにおける電圧がスイッチングデバイス32の出力として供給されるよう になる。このように、各スイッチングデバイス32は2つの制御ラインVh,V lの一方か、又は他方からの電圧を出力端子へと転送する。前述したように、2 つの制御ラインVh,Vlにおける電圧は、ラッチ16から供給される上位2ビ ットの信号に依存する。一例として、V1=0V,V2=5V,V3=9V,V4= 12.5V及びV5=15Vとする。この場合に、電圧スケーリング回路34は ラインVh及びVlに次のような組合せの電圧、即ち、0Vと5V,5Vと9V ,9Vと12.5V,12.5Vと15Vの電圧を供給する。 コンデンサの充電段階の期間中には、各充電スイッチ36が閉じて、スイッチ ングデバイスのネットワーク30からの出力電圧の各々が、2値加重コンデンサ ネットワーク20のそれぞれのコンデンサC,2C,4C,8C,16C,32 Cに供給されるようになる。これにより各コンデンサは制御ラインVh,Vlの 電圧の一方又は他方の電圧に相当する電位に充電される。この充電が一旦行われ ると、コンデンサネットワーク20における各コンデンサに蓄えられた総電荷は ディジタル入力信号を表わすことになる。次いで、充電スイッチ36を制御ライ ン44の信号によって開いて、出力スイッチ42を閉じることにより、全てのコ ンデンサが並列に接続されるようにして、電荷の再分配を行なって、コンデンサ ネットワーク間に共通の電圧が規定されるようにする。この共通電圧はコンデン サのネットワーク20内に蓄積された総電荷により決定されることにより、斯か る共通電圧はディジタル入力信号を表わす。 変換器10の出力端子50に接続される負荷がない場合には、コンデンサネッ トワーク間に得られる電圧がディジタル入力信号を直接表わすことになる。この アナログ信号は通常、負荷が変換精度に悪影響を及ぼさないようにするために必 要とされる出力隔離増幅器を経て変換器の出力端子に供給される。 しかし、変換回路10の複雑さを和らげるために出力増幅器の必要性をなくす のが望ましい。出力増幅器を省く場合には、アナログ出力電圧が出力負荷のキャ パシタンスによって退化される。その理由は、追加の電荷分配が起るからである 。変換器10を液晶ディスプレイパネルの列駆動回路に用いる場合、出力負荷は アレイの画素列により構成される。この場合に、負荷CCのキャパシタンスを正 確に測定することはできず、そのキャパシタンスは加工技術の不完全のためにア レイの列間にて変化する。従って、出力電圧を正確に判断できるようにするため に、キャパシタンスCCの影響を正確に特定することはできない。出力キャパシ タンスの影響は負荷キャパシタンスの値が大きくなるにつれて一層大きくなり、 特に、2値加重コンデンサネットワーク20におけるコンデンサに対する負荷キ ャパシタンスCCの相対的な大きさは臨界的である。出力キャパシタンスCCの影 響を低減させる1つのやり方は、ネットワーク20に大きなコンデンサを用いる 方法であるが、これによると変換回路10のコスト及びサイズが増大することに なる。 本発明の変換器10では、各ディジタル−アナログ変換に対して、制御ライン 44を複数回パルス駆動させる。従って、上述したようなコンデンサネットワー ク内における最初の電荷再結合後に、出力スイッチ2が再び開き、充電スイッチ 36が再び閉じるようにする。これにより、出力端子がコンデンサネットワーク から隔離されることにより、出力端子における出力電圧が保持され、ネットワー ク20におけるコンデンサに電荷が再蓄積されることになるため、各コンデンサ は再度制御ラインVh,Vlの一方又は他方の電圧に充電されるようになる。2 値加重コンデンサネットワーク20におけるコンデンサの充電又は放電に対して 十分な時間が経過した後に、制御ライン44を再びパルス駆動させて、出力スイ ッチ42を閉じ、充電スイッチ36を再び開くようにする。このようにして、電 荷の分配がネットワーク20におけるコンデンサと出力キャパシタンスCCとの 間で再度起り、出力キャパシタンスCCには電荷が既に蓄積されているために、 アナログ出力電圧の誤差は低減される。このような動作を或る予定回数繰返すと 、出力電圧が反復的に正しいレベルに近づくので、出力電圧の誤差が低減される 。 各ディジタル−アナログ変換に必要とされる変換器10のサイクル数が制御ラ イン44における制御信号の周波数を規定する。変換に必要とするサイクル数は 、出力電圧レベルに必要とされる精度に従って選択する。変換に必要とするサイ クル数は、負荷CCの最大キャパシタンスと2値加重ネットワーク20における コンデンサの値との相対値にも依存する。出力電圧における誤差は通常、ディジ タル信号の最下位ビットに相当する電圧の1/2以下とする必要がある。 本発明の変換器では、スイッチをMOSトランジスタとして構成することがで き、例えば各スイッチはゲート制御信号を相補的な信号とするPMOSとNMO Sトランジスタを並列に接続して構成することができる。本発明は、既存設計の ディジタル−アナログ変換器に追加の出力スイッチ回路を導入するだけの変形例 として適用することができる。これにより、以前の回路設計に用いられていたコ ンデンサの大きさを、各ディジタル−アナログ変換に導入されるサイクル数に依 存するファクタ分だけ縮小することができる。 上述した例では、加重ネットワークにおける選択されたコンデンサに蓄積され る電荷をこのネットワークの全てのコンデンサ間にて分配して、アナログ出力電 圧を得るようにした。しかし、2値加重コンデンサネットワークは、最初に或る 予定レベルにまで充電する追加の出力コンデンサを設ける別の構成のものとする ことができる。この場合には、加重ネットワークにおける選択されたコンデンサ だけで電荷分配することにより出力コンデンサの電荷を低減させてアナログ出力 電圧を得るようにする。この場合にも、出力電圧を出力スイッチ回路を経て変換 器の出力端子に供給して、本発明による動作を行わせることができる。 図2は電荷を直列的に再分配する本発明によるディジタル−アナログ変換器1 0を示す。入力端子16に供給される直列データはラッチ60に供給され、この ラッチは制御ライン61の制御信号によってトリガされて、入力端子16へ直列 データを搬送するデータバスからデータを受取る。ラッチは変換回路の残部に対 する適当な信号特性を有する出力を供給する。ラッチ信号は次に説明する理由の ためにストア62へ供給する。ストア62の出力63は、この出力信号63のデ ィジタル値に応じて2通りの出力電圧レベルを供給する結合スイッチ64へ供給 する。図示の例では、スイッチ64の出力は、供給電圧VSか、大地電圧とする ことができる。コンデンサネットワーク66はスイッチS2によって互いに接続 される2個の並列コンデンサC1,C2を具えている。第1コンデンサC1には スイッチS2に対する相補信号で作動するスイッチS1によって入力される。他 のスイッチS3は、第2コンデンサC2を接地させ、この第2コンデンサを放電 させることができる。スイッチングネットワーク66の出力は出力スイッチ68 を経て変換器10の出力端子50に供給される。この例でも出力端子は容量性の 負荷CCに接続されるものとする。スイッチS1,S2,S3及び68の動作タ イミングは制御ユニット70により制御し、制御ユニット70は制御ライン67 を繰返し用いてストア62に命令して、或る特定のディジタル−アナログ変換に 対して直列データを繰返えさせることもできる。 次に、図2に示した回路の動作を説明する。入力データがD/A変換器に通常 通りにラッチされて、ストア62に蓄積されたら、データはディジタル−アナロ グ変換回路の残りの部分へと送ることができる。変換はデータを直列的に受信し ている間か、又は完全なるディジタルワードの受信後に行なうことができる。 前述したように、結合スイッチ64の出力はディジタル入力信号63のレベル に応じて2通りの電圧レベルを有する。充電期間中には、スイッチS1が閉じて 、スイッチS2が開くことにより、コンデンサC1は2つの電圧レベルVSか、 大地電位のいずれか一方の電位に充電(又は放電)される。その後の電荷分配モ ードにて、コンデンサC1に蓄積された電荷は、スイッチS2が閉じて、スイッ チS1が開くことにより、コンデンサC1とC2との間で分配される。 その後、直列データ入力の次のビットを受入れるために、スイッチS1を再び 閉じ、スイッチS2を再び開くようにする。この場合にもコンデンサC1は入力 信号に従って充電又は放電し、再度電荷の分配がコンデンサC1とC2との間に て行われる。この処理手順は全ての直列デヘータビットに対して繰り返えされ、 しかも既知の方法では、最終分配動作後に得られる電荷が直列ディジタル入力信 号のアナログ表現したものとなるようにしている。本発明によれば、このアナロ グ出力電圧を出力スイッチ68によって変換器の出力端子50へと切り換えて、 コンデンサC1,C2と出力キャパシタンスCC間にても電荷を分配させる。図 1の回路の場合と同様に、出力端子を隔離させるために出力スイッチ68を開く ようにし、こうした処理手順を繰返えすのであるが、これにはスイッチS3を閉 じることによりコンデンサC2を放電させる必要があり、また、ストア62に制 御回路70により制御ライン67を介して命令して、直列データ入力を再転送さ せるようにする。この処理手順を繰り返す回数がアナログ出力電圧信号における 誤差を規定し、斯かる繰返し回数も出力キャパシタンスCCとコンデンサネット ワーク66のコンデンサC1,C2との相対値に応じて選択する。 前述したラッチ及びデータストアの回路構成は当業者に明らかであるため、こ れについてはここでは詳述しないものとする。一般に、ラッチは(フリップフロ ップのような)双安定のスイッチングデバイスで構成する。電荷分配を行なうコ ンデンサネットワークも図示したもの以外の特殊な構成のものとすることができ る。 本発明は、アナログ出力を変換器の出力コンデンサに保持する他のディジタル −アナログ変換回路に同じように適用することができる。例えば、本発明を適用 する或る既知のD/A変換器の2値加重ネットワークを電流源で構成し、各電流 源が関連するスイッチを介して電荷分配用の蓄積コンデンサに結合されるように することができる。ディジタル入力信号の各ビットは1つのスイッチに関連づけ 、ディジタル−アナログ変換に際しては選択したスイッチを或る一定時間の間閉 じて、電流源が既知量の電荷を蓄積コンデンサに与えたり、その電流源が蓄積コ ンデンサから隔離されたりするようにする。このようにしてコンデンサに蓄積さ れる電荷がディジタル入力を表わすようになる。 このように、本発明は広範囲にわたる既知のディジタル−アナログ変換器に適 用でき、本発明を既存のものに適用できることは当業者に明らかである。 図3は本発明によるディジタル−アナログ変換器を有している列アドレス指定 回路を用いてアドレスすることができる液晶ディスプレイを示す。この液晶装置 は表示領域82を規定する液晶画素の行列アレイを有するディスプレイパネルを 具えている。画素80は、離間させた2枚のガラス基板の対向表面上に電極を離 間して設け、これらの電極間にTN液晶材料を配置した容量性の表示素子を含む ものである。 アレイの画素80は、行及び列アドレス導体84と86の導体セットを介して アドレスされ、各画素は行導体と列導体との各交点に隣接して位置づけられる。 各画素行は、それぞれの行導体84に接続され、同じ列の全ての画素は、それぞ れの列導体に接続されている。 アレイは、画素行を走査し、且つ各画素行に選択(ゲート)パルスを順次供給 する行駆動回路90を含む周辺の駆動手段によって駆動される。行駆動回路90 は、タイミング兼制御回路94からバス92を介して供給されるタイミング信号 によって制御され、タイミング兼制御回路94にはビデオ信号処理回路96から ディジタルビデオ信号を供給する。 周辺回路には列駆動回路98も含まれ、これには回路94からバス100を介 してビデオ情報信号を供給する。列駆動回路は、列導体のセットに各表示画素行 に対して並列に順次アナログ信号を供給すべく作動する。列駆動回路98は、各 列に対して前述したようなディジタル−アナログ変換器を具えるように構成する ことができる。データはバス100に沿って直列式に供給され、各D/A変換器 のラッチ16又は60はバス100からの正しい信号を記憶すべく順次作動する 。各列に対するデータ信号がD/A変換器のラッチに一旦記憶されると、D/A 変換に対するスイッチング動作が同時に行われる。 列駆動回路にはさらにアナログマルチプレクサも設けて、バス100からの直 列ディジタルデータを本発明による減少数のD/A変換器によってアナログ形式 に変換することができる。マルチプレクサはアナログ信号を記憶し、次いで適当 なアナログ信号を列導体に供給すべく制御される。このような構成のものには通 常、D/A変換器のアナログ出力をマルチプレクサ回路に転送するためのバッフ ァ増幅器を必要とするが、本発明によるD/A変換器を使用すれば、斯様な増幅 器を使用しなくて済む。 データバス100には、赤、緑及び青のビデオデータを搬送する3つの直列デ ータ流を含めることができ、この場合には、3つのデータ流からのデータを3個 で一組を成すD/A変換器のグループに同時にラッチさせることができる。カラ ー液晶ディスプレイ用のアドレス指定技術は当業者に周知であるので、ここでは それについての詳細な説明は省略する。

Claims (1)

  1. 【特許請求の範囲】 1.ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積する少な くとも1個のコンデンサを具えているディジタル−アナログ変換器であって、 該変換器がさらに、前記少なくとも1個のコンデンサを変換器の出力端子に結 合させる出力スイッチ回路も具え、該出力スイッチ回路を各ディジタル−アナ ログ変換に対して複数回作動させる手段を設けて、該手段によりアナログ出力 電圧が、各ディジタル−アナログ変換に対して複数回変換器の出力端子へ切り 換えられるようにしたディジタル−アナログ変換器。 2.コンデンサのネットワークを具え、該コンデンサネットワーク内にディジタ ル入力信号を表わす電荷が蓄積され、変換器のアナログ出力電圧が前記コンデ ンサに蓄積された電荷の分配により得られて、前記コンデンサネットワーク間 に出力電圧を発生するようにしたディジタル−アナログ変換器。 3.前記ディジタル入力信号が複数の並列入力ビットから成り、且つ前記コンデ ンサネットワークが2値加重コンデンサネットワークを具え、前記入力ビット が、或る関連する結合スイッチを介して前記コンデンサネットワークの関連す るコンデンサの一方の端子に供給され、前記コンデンサネットワークのそれぞ れのコンデンサの他方の端子を共通ラインに一緒に接続し、入力ビットのレベ ルが、関連するコンデンサ間の電圧を決定し、該電圧により前記関連するコン デンサに電荷が蓄積されるようにした請求の範囲2に記載のディジタル−アナ ログ変換器。 4.前記結合スイッチが相補的な命令信号を用いて作動する一対のスイッチを具 え、一方のスイッチが前記出力端子を第1電圧ラインに結合させ、且つ他方の スイッチが前記出力端子を第2電圧ラインに結合させるようにした請求の範囲 3に記載のディジタル−アナログ変換器。 5.前記入力ビットのうちの少なくとも1つが前記第1及び第2電圧ラインにお ける電圧を決定する電圧スケーリング回路に供給され、前記入力ビットのうち の残りのビットが前記コンデンサネットワークに供給されるようにした請求の 範囲4に記載のディジタル−アナログ変換器。 6.前記ディジタル入力が複数の直列入力ビットから成り、且つ前記コンデンサ ネットワークが2つの等しい値のコンデンサを具え、第1スイッチング手段が 前記2つのコンデンサの一方を、入ってくる入力ビツトのレベルに応じて充電 又は放電させることができ、且つ第2スイッチング手段が前記2つのコンデン サに蓄積された電荷を分配させることができるようにした請求の範囲2に記載 のディジタル−アナログ変換器。 7.行駆動回路と列アドレス指定回路とによってアドレスされる液晶画素のアレ イを具え、前記列アドレス指定回路が請求の範囲1〜6のいずれかに記載した ようなディジタル−アナログ変換器を複数個具えるようにした液晶ディスプレ イ。 8.ディジタル−アナログ変換により得られるアナログ出力電圧を蓄積する少な くとも1個のコンデンサを具え、さらに、前記少なくとも1個のコンデンサを 変換器の出力端子に結合させる出力スイッチ回路も具えているディジタル−ア ナログ変換器を作動させる方法であって:該方法が: (i)ディジタル入力信号に応じて前記少なくとも1個のコンデンサ間にアナ ログ電圧を発生させ、且つ該アナログ電圧を前記出力スイッチ回路を用いるこ とにより変換器の出力端子に切り換えるステップと; (ii)前記出力スイッチ回路を用いて前記変換器の出力端子を前記少なくとも 1個のコンデンサから隔離させるステップと; (iii)各ディジタル−アナログ信号変換に対して前記(i)及び(ii)のス テップを少なくとも一度繰り返すステップと; を含むようにするディジタル−アナログ変換器の動作方法。
JP52797599A 1997-11-25 1998-09-08 ディジタル−アナログ変換器及びその動作方法 Expired - Fee Related JP3949733B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9724739.9 1997-11-25
GBGB9724739.9A GB9724739D0 (en) 1997-11-25 1997-11-25 Digital to analogue converter and method of operating the same
PCT/IB1998/001391 WO1999027653A1 (en) 1997-11-25 1998-09-08 Digital to analogue converter and method of operating the same

Publications (2)

Publication Number Publication Date
JP2001517411A true JP2001517411A (ja) 2001-10-02
JP3949733B2 JP3949733B2 (ja) 2007-07-25

Family

ID=10822511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52797599A Expired - Fee Related JP3949733B2 (ja) 1997-11-25 1998-09-08 ディジタル−アナログ変換器及びその動作方法

Country Status (7)

Country Link
US (1) US6169508B1 (ja)
EP (1) EP0954907B1 (ja)
JP (1) JP3949733B2 (ja)
KR (1) KR100545120B1 (ja)
DE (1) DE69816420T2 (ja)
GB (1) GB9724739D0 (ja)
WO (1) WO1999027653A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091569A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 階調電圧生成装置,液晶駆動装置,液晶表示装置
JP2011130434A (ja) * 2009-12-18 2011-06-30 Advantest Corp 信号発生装置および試験装置
JP2011130440A (ja) * 2009-12-18 2011-06-30 Advantest Corp Da変換装置および試験装置
JP2011166745A (ja) * 2010-02-10 2011-08-25 Advantest Corp 出力装置および試験装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9917677D0 (en) 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
US6486812B1 (en) * 1999-08-16 2002-11-26 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit having n switches, n capacitors and a coupling capacitor
US7170485B2 (en) * 2000-01-28 2007-01-30 Intel Corporation Optical display device having a memory to enhance refresh operations
GB0014074D0 (en) 2000-06-10 2000-08-02 Koninkl Philips Electronics Nv Active matrix array devices
TW527782B (en) * 2002-05-22 2003-04-11 Ind Tech Res Inst Improved capacitor selection method
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC
GB0407010D0 (en) * 2004-03-27 2004-04-28 Koninkl Philips Electronics Nv Digital to analogue converters
CN101107780A (zh) * 2005-01-26 2008-01-16 皇家飞利浦电子股份有限公司 数字-模拟转换器***
US7075472B1 (en) * 2005-07-13 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Averaging analog-to-digital converter with shared capacitor network
JP4155316B2 (ja) * 2006-06-30 2008-09-24 ソニー株式会社 D/a変換回路、液晶駆動回路及び液晶表示装置
US7286071B1 (en) * 2006-08-14 2007-10-23 Ipo Displays Corp System for displaying images
JP4550144B2 (ja) * 2006-12-04 2010-09-22 パナソニック株式会社 A/dコンバータ
TWI341092B (en) * 2007-09-13 2011-04-21 Chimei Innolux Corp System for displaying image
JP5776927B2 (ja) * 2011-03-28 2015-09-09 ソニー株式会社 情報処理装置及び方法、並びにプログラム
JP6421536B2 (ja) * 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451820A (en) * 1981-08-27 1984-05-29 Gte Automatic Electric Incorporated Charge redistribution integratable D/A convertor
US4468654A (en) * 1981-10-02 1984-08-28 Gte Network Systems Incorporated Charge redistribution a-law PCM decoder
US4584568A (en) * 1984-06-25 1986-04-22 Xerox Corporation Two-step switched-capacitor digital to analog converter
US4667179A (en) * 1985-03-07 1987-05-19 Xerox Corporation Two reference voltage weighted capacitor digital to analog converter
US5332997A (en) 1992-11-04 1994-07-26 Rca Thomson Licensing Corporation Switched capacitor D/A converter
US5781139A (en) * 1996-03-19 1998-07-14 Thomson Multimedia S.A. Switched capacitor digital-to analog converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091569A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 階調電圧生成装置,液晶駆動装置,液晶表示装置
JP4676183B2 (ja) * 2004-09-24 2011-04-27 パナソニック株式会社 階調電圧生成装置,液晶駆動装置,液晶表示装置
JP2011130434A (ja) * 2009-12-18 2011-06-30 Advantest Corp 信号発生装置および試験装置
JP2011130440A (ja) * 2009-12-18 2011-06-30 Advantest Corp Da変換装置および試験装置
JP2011166745A (ja) * 2010-02-10 2011-08-25 Advantest Corp 出力装置および試験装置

Also Published As

Publication number Publication date
US6169508B1 (en) 2001-01-02
KR100545120B1 (ko) 2006-01-24
WO1999027653A1 (en) 1999-06-03
EP0954907A1 (en) 1999-11-10
JP3949733B2 (ja) 2007-07-25
DE69816420T2 (de) 2004-05-19
EP0954907B1 (en) 2003-07-16
KR20000070447A (ko) 2000-11-25
GB9724739D0 (en) 1998-01-21
DE69816420D1 (de) 2003-08-21

Similar Documents

Publication Publication Date Title
JP3949733B2 (ja) ディジタル−アナログ変換器及びその動作方法
JP3452956B2 (ja) ディジタル/アナログ変換器
US6154121A (en) Non-linear digital-to-analog converter and display incorporating the same
EP0821490B1 (en) Potential generating device
US6268841B1 (en) Data line driver for a matrix display and a matrix display
US20020054005A1 (en) Matrix display devices
JPH06175616A (ja) 液晶駆動回路
JPH06214214A (ja) 能動マトリックス表示装置
US6535192B1 (en) Data driving circuit for liquid crystal display
JPH05211301A (ja) 電子式マトリックスアレイ装置
JP2006127751A (ja) 同じ極性を有するmisトランジスタを用いるシフトレジスタの改良
EP0790707B1 (en) Image signal control circuit for multi-gradation liquid crystal display with digital to analogue converter and control method therefor
WO2006092755A2 (en) Disital-to-analogue driving circuit for active matrix array device
KR100328537B1 (ko) 전압 레벨 컨버터
JPH04211521A (ja) ディジタル−アナログ変換器
KR20060086851A (ko) 표시장치
JP2899681B2 (ja) デマルチプレクサ及びそれに使用される3状態ゲート
JPH06224768A (ja) 電荷加算形デジタル・アナログ変換器
JP2003529103A (ja) 反射形lcd用のサンプルホールド列バッファ
US6429844B1 (en) Data driving circuit for liquid crystal panel
JPH1164825A (ja) 表示装置
JP3762030B2 (ja) ディジタル/アナログ変換器
US20060202928A1 (en) Active matrix display devices
KR20010005545A (ko) 순차비교형 레지스터 아날로그-디지털 변환기의 저전압동작을 위한 드라이버 회로 및 그를 위한 방법
JP2600372B2 (ja) 液晶駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees