JP4659355B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4659355B2 JP4659355B2 JP2003413199A JP2003413199A JP4659355B2 JP 4659355 B2 JP4659355 B2 JP 4659355B2 JP 2003413199 A JP2003413199 A JP 2003413199A JP 2003413199 A JP2003413199 A JP 2003413199A JP 4659355 B2 JP4659355 B2 JP 4659355B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- interlayer insulating
- barrier layer
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
- B60N3/00—Arrangements or adaptations of other passenger fittings, not otherwise provided for
- B60N3/02—Arrangements or adaptations of other passenger fittings, not otherwise provided for of hand grips or straps
- B60N3/023—Arrangements or adaptations of other passenger fittings, not otherwise provided for of hand grips or straps movable
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
- B60Y2200/00—Type of vehicle
- B60Y2200/10—Road Vehicles
- B60Y2200/14—Trucks; Load vehicles, Busses
- B60Y2200/143—Busses
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
- B60Y2200/00—Type of vehicle
- B60Y2200/30—Railway vehicles
- B60Y2200/31—Locomotives
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
- B60Y2304/00—Optimising design; Manufacturing; Testing
- B60Y2304/07—Facilitating assembling or mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図3は、本発明の第1の実施の形態に係る半導体装置の平面図である。図3を参照するに、本実施の形態に係る半導体装置10は、回路形成部11、複数の電極パッド部12、第1耐湿リング13、第2耐湿リング14、配線15等から構成されている。
図7は、本発明の第2の実施の形態に係る半導体装置の断面図である。図7を参照するに、本実施の形態に係る半導体装置50は、半導体基板51に形成されたトランジスタ52と、トランジスタ52を覆う絶縁膜53a、53b上に、下部電極54、強誘電体キャパシタ膜55、上部電極56が順次積層されなる強誘電体キャパシタ58と、強誘電体キャパシタ58を覆う第1層間絶縁膜59と、第1層間絶縁膜59上に形成されたバリア層60と、バリア層60上にトランジスタ52の不純物拡散領域52aとコンタクト61により接続された配線62a、および下部電極54や上部電極56とそれぞれプラグ63a、63bにより接続された配線62b、62cなどからなる配線層62と、配線層62a〜62cおよびバリア層60の表面を覆う絶縁性金属酸化物膜64などから構成されている。
実施例1に係る半導体装置は、図7に示す構造において、本実施の形態において説明した製造方法を用いてFeRAMを形成した。具体的には、強誘電体キャパシタをPt膜(膜厚:100nm)/PZT膜(膜厚:200nm)/IrO2膜(100nm)をスパッタ法により形成し、第1層間絶縁膜59をプラズマCVD法により基板温度を350℃、TEOS(流量466sccm)と酸素ガス(流量700sccm)を用いて、圧力1.2×103Pa(9.0Torr)に設定して膜厚1000nmのシリコン酸化膜を形成し、CMP法により研磨後、バリア層60として、プラズマCVD法により基板温度を340℃、成膜ガスにシランとN2Oガスを用いて膜厚200nmのシリコン酸窒化膜を形成した。なお、シリコン酸窒化膜は配線のパターニング後の膜厚が100nmとなった。また、絶縁性金属酸化物膜をアルミナ膜(膜厚50nm)により形成した。
実施例2に係る半導体装置は、実施例1において第1層間絶縁膜のTEOSによるシリコン酸化膜を膜厚300nm形成し、最終的な膜厚を200nmとした以外は実施例1と同様とした。
実施例3に係る半導体装置は、実施例1において、第1層間絶縁膜のTEOSによるシリコン酸化膜を形成する際に、酸素ガス流量を1400sccmとした以外は実施例1と同様とした。
実施例4に係る半導体装置は、実施例1において、シリコン酸窒化膜上にプラズマCVD法によりTEOSにより膜厚50nmのシリコン酸化膜を形成した。作製条件は第1層間絶縁膜と同様とした。なお、シリコン酸窒化膜上にシリコン酸化膜を形成したので、配線のパターニングによるシリコン酸窒化膜のエッチングは防止され、最終的な膜厚は200nmであった。
比較例1に係る半導体装置は、実施例1においてバリア層(シリコン酸窒化膜)を形成しなかった以外は実施例1と同様とした。
比較例2に係る半導体装置は、比較例1において絶縁性金属酸化物膜(アルミナ膜)を形成しなかった以外は比較例1と同様とした。
本発明の第3の実施の形態に係る半導体装置は、半導体装置の表面を覆うパッシベーション膜に主な特徴を有するものである。
(付記1) 半導体基板と、
前記半導体基板およびその上に形成された回路形成部と、
前記回路形成部を覆うパッシベーション膜から露出すると共に、前記回路形成部の外側に配置された電極パッド部と、
前記半導体基板表面からパッシベーション膜に達する高さで、前記電極パッド部の内側に前記回路形成部をほぼ取り囲むように配置された耐湿リングとを備える半導体装置。
(付記2) 前記耐湿リングは金属または合金材料よりなることを特徴とする付記1記載の半導体装置。
(付記3) 前記耐湿リングは、前記回路形成部と電極パッド部とを接続する配線との接触を回避して連続して形成されてなることを特徴とする付記1または2記載の半導体装置。
(付記4) 前記電極パッドの外側に配置され、該電極パッドと前記耐湿リングを取り囲む他の耐湿リングを更に備えることを特徴とする付記1〜3のうち、いずれか一項記載の半導体装置。
(付記5) 前記回路形成部は強誘電体キャパシタを含むことを特徴とする付記1〜4のうち、いずれか一項記載の半導体装置。
(付記6) 半導体基板と、
前記半導体基板上に形成され、強誘電体キャパシタ膜を有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う層間絶縁膜と、
前記層間絶縁膜上に形成された配線層とを備える半導体装置であって、
前記層間絶縁膜と前記配線層との間に、水分の透過を遮断するバリア層と、
前記バリア層及び配線層を覆う絶縁性金属酸化物膜を備えることを特徴とする半導体装置。
(付記7) 前記バリア層と配線層および絶縁性金属酸化物膜との間に更にシリコン酸化膜を備えることを特徴とする付記6記載の半導体装置。
(付記8) 前記バリア層がシリコン酸窒化膜であることを特徴とする付記6または7記載の半導体装置。
(付記9) 前記バリア層がシリコン酸化膜を酸窒化処理により変換したシリコン酸窒化膜であることを特徴とする付記8記載の半導体装置。
(付記10) 前記シリコン酸窒化膜はシリコン酸化膜の表面を変換して形成されてなることを特徴とする付記9記載の半導体装置。
(付記11) 強誘電体キャパシタを備える半導体装置の製造方法であって、
前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜上にバリア層を形成する工程と、
前記バリア層上に配線層を形成する工程と、
前記バリア層と配線層を覆う絶縁性金属酸化物膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
(付記12) 前記バリア層の形成は、シリコン酸化膜を形成し、該シリコン酸化膜の表面を酸窒化処理を行うことを特徴とする付記11記載の半導体装置の製造方法。
(付記13) 前記層間絶縁膜を形成する工程と前記バリア層を形成する工程との間に、
前記層間絶縁膜を加熱処理する工程を更に備えることを特徴とする付記11記載の半導体装置の製造方法。
(付記14) 前記層間絶縁膜の形成は、CVD法によりTEOSと層間絶縁膜中の含水量を低減するように過剰の酸素ガスを供給して行うことを特徴とする付記11〜13のうちいずれか一項記載の半導体装置の製造方法。
(付記15) 半導体基板と、
半導体基板の上方に形成された強誘電体キャパシタを有する回路形成部と、
前記回路形成部を覆う層間絶縁膜と、
前記層間絶縁膜の上方に形成された電極パッドと、
前記電極パッドの表面を露出する開口部を除いて前記層間絶縁膜の全面を覆うパッシベーション膜とを備え、
前記パッシベーション膜は水分の透過を遮断するバリア層よりなり、
前記バリア層は、前記開口部の内壁面の総てを覆ってなることを特徴とする半導体装置。
(付記16) 前記パッシベーション膜は、シリコン酸化膜と、該シリコン酸化膜上に形成されたバリア層よりなり、
前記バリア層は、シリコン酸化膜の表面および側壁面を覆ってなることを特徴とする付記15記載の半導体装置。
(付記17) 前記バリア層は、前記シリコン酸化膜の表面を覆う第の1シリコン窒化膜と、前記シリコン酸化膜の側壁面を覆う第2のシリコン窒化膜よりなることを特徴とする付記15または16記載の半導体装置。
(付記18) 前記バリア層と電極パッド表面との間にTiN膜が挿入されていることを特徴とする付記15記載の半導体装置。
11 回路形成部
12 電極パッド部
13 第1耐湿リング
14 第2耐湿リング
15a〜15c 配線層
16 周縁部
21、51 半導体基板
23、55 強誘電体キャパシタ膜
24、58 強誘電体キャパシタ
25a〜25c 層間絶縁膜
28、81 パッシベーション膜
29 導電性パッド
30、63a、63b プラグ
31、34 リングパッド
32、35 リングコンタクト
33、36 リングプラグ
59 第1層間絶縁膜
60 バリア層
62 配線層
64 絶縁性金属酸化物膜
71 シリコン酸化膜
82 層間絶縁膜
83 電極パッド
84 シリコン酸化膜
85 第1シリコン窒化膜
86 第2シリコン窒化膜
88、88a TiN膜
Claims (10)
- 半導体基板と、
前記半導体基板およびその上に形成された強誘電体キャパシタを含む回路形成部と、
前記回路形成部を覆うパッシベーション膜から露出すると共に、前記回路形成部の外側に配置されて前記回路形成部と外部回路素子とが信号の送受信をするための電極パッド部と、
前記半導体基板表面からパッシベーション膜に達する高さで、前記電極パッド部の内側に前記回路形成部を取り囲むように配置された耐湿リングとを備える半導体装置。 - 前記電極パッドの外側に配置され、該電極パッドと前記耐湿リングを取り囲む他の耐湿リングを更に備えることを特徴とする請求項1記載の半導体装置。
- 前記強誘電体キャパシタを覆う層間絶縁膜と、
前記層間絶縁膜上に形成された配線層と、
前記層間絶縁膜と前記配線層との間に配置されて水分の透過を遮断する第一のバリア層と、
前記第一のバリア層及び前記配線層の表面及び側壁面を覆う絶縁性金属酸化物膜を備えることを特徴とする請求項1または2記載の半導体装置。 - 前記第一のバリア層と配線層および絶縁性金属酸化物膜との間に更にシリコン酸化膜を備えることを特徴とする請求項3記載の半導体装置。
- 前記第一のバリア層がシリコン酸窒化膜であることを特徴とする請求項3または4記載の半導体装置。
- 前記回路形成部を覆う層間絶縁膜と、
前記層間絶縁膜の上方に形成された電極パッドと、
前記層間絶縁膜の上方に形成された電極パッドの表面を露出する開口部を除いて前記層間絶縁膜の全面を覆うパッシベーション膜と、をさらに備え、
前記パッシベーション膜は水分の透過を遮断する第二のバリア層を含み、
前記第二のバリア層は、前記開口部の内壁面の総てを覆ってなることを特徴とする請求項1〜5のいずれか1項記載の半導体装置。 - 前記第二のバリア層と前記層間絶縁膜の上方に形成された電極パッド表面との間にTiN膜が挿入されていることを特徴とする請求項6記載の半導体装置。
- 前記パッシベーション膜は、シリコン酸化膜と、該シリコン酸化膜上に形成された前記第二のバリア層を含み、
前記第二のバリア層は、前記シリコン酸化膜の表面および側壁面を覆うことを特徴とする請求項6または7記載の半導体装置。 - 強誘電体キャパシタを備える半導体装置の製造方法であって、
前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜上にバリア層を形成する工程と、
前記バリア層上に配線層を形成する工程と、
前記バリア層の表面と前記配線層の表面及び側壁面を覆う絶縁性金属酸化物膜を形成する工程と、
前記回路形成部と外部回路素子とが信号の送受信をするための電極パッドを形成する工程と、
前記配線層と同時に、前記電極パッドの内側に前記回路形成部を取り囲むように配置された耐湿リングを形成する工程と
を備えることを特徴とする半導体装置の製造方法。 - 前記バリア層の形成は、シリコン酸化膜を形成し、該シリコン酸化膜の表面を酸窒化処理することを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003413199A JP4659355B2 (ja) | 2003-12-11 | 2003-12-11 | 半導体装置およびその製造方法 |
US10/835,310 US7288799B2 (en) | 2003-12-11 | 2004-04-30 | Semiconductor device and fabrication method thereof |
CNB200410042472XA CN1329993C (zh) | 2003-12-11 | 2004-05-21 | 半导体器件及其制造方法 |
CN200710000712A CN100585860C (zh) | 2003-12-11 | 2004-05-21 | 半导体器件及其制造方法 |
KR1020040037207A KR100732132B1 (ko) | 2003-12-11 | 2004-05-25 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003413199A JP4659355B2 (ja) | 2003-12-11 | 2003-12-11 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175204A JP2005175204A (ja) | 2005-06-30 |
JP4659355B2 true JP4659355B2 (ja) | 2011-03-30 |
Family
ID=34650497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003413199A Expired - Fee Related JP4659355B2 (ja) | 2003-12-11 | 2003-12-11 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7288799B2 (ja) |
JP (1) | JP4659355B2 (ja) |
KR (1) | KR100732132B1 (ja) |
CN (2) | CN1329993C (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2213763A3 (en) * | 2003-08-11 | 2010-08-18 | Honeywell International Inc. | Target/backing plate constructions, and methods of forming target/backing plate constructions |
JP4357289B2 (ja) * | 2003-12-26 | 2009-11-04 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体装置 |
WO2005117120A1 (ja) | 2004-05-28 | 2005-12-08 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP4776195B2 (ja) | 2004-09-10 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2006092846A1 (ja) * | 2005-03-01 | 2006-09-08 | Fujitsu Limited | 半導体装置及びその製造方法 |
KR100989083B1 (ko) | 2005-07-04 | 2010-10-25 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP4998262B2 (ja) * | 2005-07-05 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
CN100413066C (zh) * | 2005-11-30 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 低k介电材料的接合焊盘和用于制造半导体器件的方法 |
KR100970156B1 (ko) * | 2005-12-08 | 2010-07-14 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
WO2007074529A1 (ja) | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
WO2007074530A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
WO2007083366A1 (ja) | 2006-01-18 | 2007-07-26 | Fujitsu Limited | 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法 |
WO2007102214A1 (ja) * | 2006-03-08 | 2007-09-13 | Fujitsu Limited | 半導体装置及びその製造方法 |
WO2007116501A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2008010758A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP5045028B2 (ja) * | 2006-08-16 | 2012-10-10 | 富士通セミコンダクター株式会社 | 表面形状センサとその製造方法 |
KR100812084B1 (ko) * | 2006-12-20 | 2008-03-07 | 동부일렉트로닉스 주식회사 | 반도체 소자의 가드링 및 그 형성방법 |
JP2008198885A (ja) * | 2007-02-15 | 2008-08-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP5163641B2 (ja) * | 2007-02-27 | 2013-03-13 | 富士通セミコンダクター株式会社 | 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法 |
CN101636834B (zh) | 2007-03-20 | 2012-02-08 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
KR100995558B1 (ko) * | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
FR2916187B1 (fr) * | 2007-05-14 | 2009-07-17 | Marguerite Deperrois | Bouchon pour recipient formant reservoir d'additif |
JP2009071242A (ja) * | 2007-09-18 | 2009-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
KR20090072254A (ko) * | 2007-12-28 | 2009-07-02 | 주식회사 동부하이텍 | 씨모스 이미지 센서 및 그의 제조방법 |
JP2009231445A (ja) * | 2008-03-21 | 2009-10-08 | Toshiba Corp | 半導体記憶装置 |
JP5324822B2 (ja) | 2008-05-26 | 2013-10-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US8866260B2 (en) * | 2009-02-27 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM decoupling capacitors under a contact pad |
KR20110089731A (ko) * | 2010-02-01 | 2011-08-09 | 삼성전자주식회사 | 배선 랜더를 포함하는 반도체 소자 및 그 제조 방법 |
JP6342033B2 (ja) * | 2010-06-30 | 2018-06-13 | キヤノン株式会社 | 固体撮像装置 |
JP2012178496A (ja) * | 2011-02-28 | 2012-09-13 | Sony Corp | 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法 |
JP5423723B2 (ja) * | 2011-04-08 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5849478B2 (ja) * | 2011-07-11 | 2016-01-27 | 富士通セミコンダクター株式会社 | 半導体装置および試験方法 |
US8741712B2 (en) * | 2012-09-18 | 2014-06-03 | Intermolecular, Inc. | Leakage reduction in DRAM MIM capacitors |
US9070698B2 (en) | 2012-11-01 | 2015-06-30 | International Business Machines Corporation | Through-substrate via shielding |
KR20140077502A (ko) * | 2012-12-14 | 2014-06-24 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치를 위한 고전압 발생 회로 |
US9263511B2 (en) * | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
US9070683B2 (en) * | 2013-06-20 | 2015-06-30 | Freescale Semiconductor, Inc. | Die fracture detection and humidity protection with double guard ring arrangement |
JP6319028B2 (ja) | 2014-10-03 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
KR102276546B1 (ko) * | 2014-12-16 | 2021-07-13 | 삼성전자주식회사 | 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법 |
JP6478395B2 (ja) * | 2015-03-06 | 2019-03-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP6706520B2 (ja) * | 2016-03-24 | 2020-06-10 | シナプティクス・ジャパン合同会社 | 半導体集積回路チップ及び半導体集積回路ウェーハ |
EP3448685B1 (en) * | 2016-09-19 | 2021-09-15 | Hewlett-Packard Development Company, L.P. | Termination ring with gapped metallic layer |
JP6832755B2 (ja) * | 2017-03-14 | 2021-02-24 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
US10861929B2 (en) * | 2018-06-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electronic device including a capacitor |
US11881449B2 (en) * | 2019-07-19 | 2024-01-23 | Texas Instruments Incorporated | High performance high voltage isolators |
JP2021072341A (ja) * | 2019-10-30 | 2021-05-06 | キオクシア株式会社 | 半導体装置 |
CN111430324B (zh) * | 2020-04-09 | 2022-04-22 | 中国科学院微电子研究所 | 一种半导体结构及其形成方法、半导体器件、芯片 |
KR20220028539A (ko) * | 2020-08-28 | 2022-03-08 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN113380718A (zh) * | 2021-05-21 | 2021-09-10 | 苏州裕太微电子有限公司 | 一种芯片布线结构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201855A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体装置 |
JP2001028404A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
JP2002289689A (ja) * | 2001-03-28 | 2002-10-04 | Fujitsu Ltd | 半導体集積回路装置とその製造方法 |
JP2003068987A (ja) * | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
JP2003203913A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体チップ |
JP2003218110A (ja) * | 2002-01-18 | 2003-07-31 | Seiko Epson Corp | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3572738B2 (ja) * | 1995-08-31 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
JP3698885B2 (ja) * | 1998-02-18 | 2005-09-21 | 富士通株式会社 | 強誘電体膜を用いた装置の製造方法 |
JP2000198265A (ja) | 1999-01-07 | 2000-07-18 | Canon Inc | インクジェット用画像記録媒体 |
JP2000277465A (ja) | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
KR100329781B1 (ko) | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
JP2001015696A (ja) | 1999-06-29 | 2001-01-19 | Nec Corp | 水素バリヤ層及び半導体装置 |
US6635528B2 (en) * | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Method of planarizing a conductive plug situated under a ferroelectric capacitor |
KR20010061370A (ko) | 1999-12-28 | 2001-07-07 | 박종섭 | 금속배선 상에 스핀 온 글래스막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
JP4025829B2 (ja) * | 2000-09-18 | 2007-12-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP4118029B2 (ja) | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
JP2002299444A (ja) | 2001-04-04 | 2002-10-11 | Seiko Epson Corp | 半導体装置 |
JP2003273325A (ja) * | 2002-03-15 | 2003-09-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2003
- 2003-12-11 JP JP2003413199A patent/JP4659355B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-30 US US10/835,310 patent/US7288799B2/en not_active Expired - Lifetime
- 2004-05-21 CN CNB200410042472XA patent/CN1329993C/zh not_active Expired - Fee Related
- 2004-05-21 CN CN200710000712A patent/CN100585860C/zh not_active Expired - Fee Related
- 2004-05-25 KR KR1020040037207A patent/KR100732132B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201855A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体装置 |
JP2001028404A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
JP2002289689A (ja) * | 2001-03-28 | 2002-10-04 | Fujitsu Ltd | 半導体集積回路装置とその製造方法 |
JP2003068987A (ja) * | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
JP2003203913A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体チップ |
JP2003218110A (ja) * | 2002-01-18 | 2003-07-31 | Seiko Epson Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100585860C (zh) | 2010-01-27 |
KR20050058182A (ko) | 2005-06-16 |
CN1983603A (zh) | 2007-06-20 |
US20050127395A1 (en) | 2005-06-16 |
KR100732132B1 (ko) | 2007-06-27 |
CN1627522A (zh) | 2005-06-15 |
JP2005175204A (ja) | 2005-06-30 |
US7288799B2 (en) | 2007-10-30 |
CN1329993C (zh) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4659355B2 (ja) | 半導体装置およびその製造方法 | |
US8852961B2 (en) | Semiconductor device and method for manufacturing the same | |
US8344434B2 (en) | Semiconductor device having ferroelectric capacitor | |
JP4954898B2 (ja) | 半導体装置 | |
JP5251129B2 (ja) | 半導体装置及びその製造方法 | |
JP2001015696A (ja) | 水素バリヤ層及び半導体装置 | |
US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
US7910968B2 (en) | Semiconductor device and method for manufacturing the same | |
US7803640B2 (en) | Semiconductor device and semiconductor product | |
JP4006929B2 (ja) | 半導体装置の製造方法 | |
JP5168273B2 (ja) | 半導体装置とその製造方法 | |
JP4578471B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2004095578A1 (ja) | 半導体装置及びその製造方法 | |
KR20010051598A (ko) | 하나의 전극이 금속 실리사이드막에 접속된 강유전체용량소자를 구비한 강유전체 메모리 | |
JP4409163B2 (ja) | 半導体装置の製造方法 | |
KR101044642B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007324166A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4659355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |