JP4654521B2 - 固体撮像素子及び固体撮像素子の製造方法 - Google Patents
固体撮像素子及び固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4654521B2 JP4654521B2 JP2001029148A JP2001029148A JP4654521B2 JP 4654521 B2 JP4654521 B2 JP 4654521B2 JP 2001029148 A JP2001029148 A JP 2001029148A JP 2001029148 A JP2001029148 A JP 2001029148A JP 4654521 B2 JP4654521 B2 JP 4654521B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- solid
- trench
- semiconductor substrate
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は固体撮像素子及び固体撮像素子の製造方法に関するものである。
【0002】
【従来の技術】
図2は従来の固体撮像素子の一例を示す平面図、図3は図2における点線の矩形領域Rを詳しく示す部分拡大平面図、図4の(A)は図3におけるA−A’線に沿った部分断面側面図、図4の(B)は図3におけるB−B’線に沿った部分断面側面図である。
【0003】
図2に示した固体撮像素子102は一例としてインターライン型の固体撮像素子であり、シリコンから成る半導体基板104上に多数の光電変換素子106を相互に間隔をおきマトリクス状に配列して構成されている。そして光電変換素子106の各列ごとに垂直電荷転送レジスター108が、光電変換素子106の列方向(矢印V)に延設され、垂直電荷転送レジスター108の一端部に水平電荷転送レジスター110が、光電変換素子106の行方向(矢印H)に延設されている。水平電荷転送レジスター110の一方の端部にはアンプ部112が形成されている。
【0004】
このような構成において、各列の各光電変換素子106が光を受けて生成した電荷は、光電変換素子106と垂直電荷転送レジスター108との間に介在する不図示の読み出し領域を経て、対応する垂直電荷転送レジスター108に出力され、垂直電荷転送レジスター108はこの電荷を順次、水平電荷転送レジスター110に向けて転送する。水平電荷転送レジスター110は各垂直電荷転送レジスター108から電荷を受け取ってアンプ部112に転送し、アンプ部112は転送されてきた電荷にもとづき出力端子114を通じて映像信号を出力する。
【0005】
断面図を参照して光電変換素子106周辺を詳しく説明すると、図4の(B)に示したように、光電変換素子106はp型の半導体基板104の表面部に局所的に積層されたp型領域115およびn型領域116を含み、図4の(B)ではその左側の半導体基板表面部に、対応する垂直電荷転送レジスター108が形成されている。垂直電荷転送レジスター108の上には第2層目の転送電極118が絶縁膜120を介して形成され、その上には絶縁膜120を介して遮光膜122が形成されている。
【0006】
また、図4の(B)において光電変換素子106の右側にはチャネルストップ領域として高濃度のp型不純物をたとえばイオン注入法により導入したp型領域124が形成されている。このp型領域124は、図3に示したように、平面視では各光電変換素子106を、垂直電荷転送レジスター108側を除いて囲む形で形成されている。
【0007】
したがって、光電変換素子106の列方向の断面では、図4の(A)に示したように、隣接する光電変換素子106の間にチャネルストップ領域としてのp型領域124が配置されている。
また、図4の(A)に示した断面位置では、p型領域124の上に第1層目の転送電極126、および第2層目の転送電極118が絶縁膜120を介して積層され、その上を遮光膜122が覆っている。
【0008】
【発明が解決しようとする課題】
上述のように各光電変換素子106の周囲、すなわち画素の周囲に高濃度の不純物によるp型領域124を形成することで画素間に高いポテンシャルバリアが生成され、各画素が分離される。その結果、各光電変換素子106が受光して生成した信号電荷は各光電変換素子106ごとに独立して垂直電荷転送レジスター108に供給されることになる。
【0009】
しかしながら、このp型領域124によるポテンシャルバリアは基板表面から深い位置へ向かうにしたがってしだいに均一化される。そのため、光電変換素子106のn型領域116が深く形成されるような構造の場合には、p型領域124が充分に作用せず、隣接する光電変換素子106間で信号電荷が混合する結果となる。このような信号電荷の混合が発生すると固体撮像素子102の解像度が低下し、またカラー画像を撮影する固体撮像素子の場合には、隣接する光電変換素子106は相互に異なる色に対応しているため画素間の混色が発生してしまう。
【0010】
この問題は、高エネルギーでp型不純物を導入し、p型領域124を深く形成することで回避できる。しかし、高エネルギーのイオン注入は制御性が悪く、横方向への広がりも大きいことから、光電変換素子106が高密度で配列され個々の光電変換素子106のサイズが小さい場合には、この手法を用いることは困難である。さらに、イオン注入時のマスキングのためのレジスト層は、高エネルギーのイオン注入に耐えられるよう厚く形成しなければならず、この点からも微細加工が難しくなり、光電変換素子106のサイズが小さい場合にはp型領域124を深く形成することは困難である。
【0011】
本発明はこのような問題を解決するためになされたもので、その目的は、サイズの小さい光電変換素子を高密度で配列する場合でも、各光電変換素子を容易かつ確実に分離して信号電荷の混合にともなう解像度の低下や混色を防止できる固体撮像素子を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る固体撮像素子は、半導体基板上に相互に近接して配列された複数の光電変換素子を備え、前記光電変換素子は前記半導体基板の表面部に局所的に積層された第1導電型および第2導電型の領域を含み、前記第2導電型の領域は前記半導体基板の表面側に形成されている固体撮像素子であって、各光電変換素子の周囲の半導体基板表面部に、前記第1導電型の領域の底部より深い位置に至るトレンチが形成され、前記光電変換素子と、同光電変換素子に隣接する前記トレンチとの間の半導体基板表面部に、前記第2導電型の領域と接して当該トレンチよりも浅い高濃度の第2導電型の不純物を含む領域が形成されていることを特徴とする。
また、本発明に係る固体撮像素子の製造方法は、半導体基板上に相互に近接して配列された複数の光電変換素子を備え、前記光電変換素子は前記半導体基板の表面部に局所的に積層された第1導電型および第2導電型の領域を含み、前記第2導電型の領域は前記半導体基板の表面側に形成された固体撮像素子の製造方法であって、各光電変換素子の周囲の半導体基板表面部に、前記第1導電型の領域の底部より深い位置に至るトレンチを形成し、前記光電変換素子と、同光電変換素子に隣接する前記トレンチとの間の半導体基板表面部に、前記第2導電型の領域と接して当該トレンチよりも浅い高濃度の第2導電型の不純物を含む領域を形成することを特徴とする。
【0013】
このように本発明の固体撮像素子、並びに本発明の製造方法により製造した固体撮像素子では、各光電変換素子の周囲の半導体基板表面部に、前記第1導電型の領域の底部より深い位置に至るトレンチが形成されているので、各光電変換素子により生成された信号電荷は、このトレンチにより阻止されて、隣接する他の光電変換素子による信号電荷と混合することがない。その結果、解像度が低下したり画素間で混色が起こるといった問題は発生しない。
【0014】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図1の(A)および(B)は本発明による固体撮像素子の一例を示す部分断面側面図である。図中、図2ないし図4と同一の要素には同一の符号が付されている。
ここで説明する実施の形態例としての固体撮像素子は、一例としてインターライン型の固体撮像素子であり、基本的な構成は図2に示した固体撮像素子102と同様の構成となっている。すなわち、シリコンから成る半導体基板上に多数の光電変換素子を相互に間隔をおきマトリクス状に配列して構成され、光電変換素子の各列ごとに垂直電荷転送レジスターが、光電変換素子の列方向に延設され、垂直電荷転送レジスターの一端部に水平電荷転送レジスターが配置されている。また水平電荷転送レジスターの一方の端部にはアンプ部が形成されている。なお、光電変換素子はここではフォトダイオードであるとする。
【0015】
そして、図1の(A)は図4の(A)と同様、光電変換素子の列方向における光電変換素子周辺の詳しい断面を示し、図1の(B)は図4の(B)と同様、光電変換素子の行方向における光電変換素子周辺の詳しい断面を示している。
本実施の形態例は、チャネルストップ領域としてトレンチを形成する点で、従来の固体撮像素子と異なっている。すなわち、図1の(A)、(B)に示したように、実施の形態例の固体撮像素子2では、n型領域116(本発明に係わる第1導電型の領域)およびp型領域115(本発明に係わる第2導電型の領域)から成る光電変換素子106のそれぞれの周囲の半導体基板表面部に、n型領域116の底部6より深い位置に至るトレンチ8が形成されている。
【0016】
トレンチ8は、従来の固体撮像素子におけるp型領域124と同様の位置に形成されており、したがって平面視においても図3に示した従来の固体撮像素子102のp型領域124と同様、垂直電荷転送レジスター108と、同垂直電荷転送レジスター108に対応する光電変換素子106との間の箇所を除いて、光電変換素子106を囲む形で形成されている。
【0017】
トレンチ8の内面には、図1の(A)および(B)に示したように、本実施の形態例では絶縁膜10が被着され、そして内側に金属材料12が充填されている。トレンチ8の内面に被着させる上記絶縁膜10は、たとえば、半導体基板104の熱酸化によるシリコンの酸化膜として形成することができ、トレンチ8内に充填する金属材料12はたとえばアルミニウムを堆積させることで形成することができる。
【0018】
また、光電変換素子106と、この光電変換素子106に隣接するトレンチ8との間における半導体基板表面部に、高濃度の不純物を含むp型領域14(本発明に係わる高濃度の第2導電型の不純物を含む領域)が比較的浅く形成されている。この高濃度の不純物を含むp型領域14は、光電変換素子106と、対応する垂直電荷転送レジスター108との間の箇所を除いて、光電変換素子106の周囲に形成されている。また、図1(B)から明らかなように、光電変換素子106のp型領域115と、高濃度の不純物を含むp型領域14とは、互いに接して形成されている。
【0019】
電極や遮光膜に関しては従来の固体撮像素子と同様であり、図1の(B)に示したように、垂直電荷転送レジスター108の上に第2層目の転送電極118が絶縁膜120を介して形成され、その上に絶縁膜120を介して遮光膜122が形成されている。また、図1の(A)に示した断面位置では、トレンチ8および高濃度の不純物を含むp型領域14の上に転送電極126、118が絶縁膜120を介して積層され、その上を遮光膜122が覆っている。
【0020】
このように本実施の形態例の固体撮像素子2では、光電変換素子106のそれぞれの周囲の半導体基板表面部に、光電変換素子106を構成するn型領域116の底部6より深い位置に至るトレンチ8が形成されているので、各光電変換素子106により生成された信号電荷は、このトレンチ8により阻止されて、隣接する他の光電変換素子106による信号電荷と混合することがない。そのため、解像度が低下したり画素間で混色が起こるといった問題は発生しない。
【0021】
また、本実施の形態例では、トレンチ8内に金属材料12が充填されているので、光電変換素子106の受光部に斜めに入射した光、あるいは光電変換素子106内で散乱した光などは、光電変換素子106の側部から出射した後、金属材料12の側面で反射されて再度光電変換素子106内に入射し、その結果、光電変換素子106の感度が向上する。
【0022】
このようなトレンチ8は、エッチングなど従来から広く用いられている技術により容易に形成することができる。具体的には、たとえば、転送電極126、118や斜光膜122を形成する前の段階で、まず従来通り、たとえばイオン注入法によって高濃度の不純物を含むp型領域14を形成する。その後、半導体基板表面にたとえばシリコン窒化膜を形成し、パターン化してトレンチ8の形成箇所のみ開口させ、そしてこのパターン化したシリコン窒化膜をマスクとして選択的エッチング(たとえばドライエッチング)を行い、トレンチ8を必要な深さに形成する。
【0023】
本実施の形態例の固体撮像素子2では、トレンチ8の形成がこのように容易であることから、サイズの小さい光電変換素子106を高密度で配列するような場合でも、各光電変換素子106を確実に分離して解像度の低下や混色を防止することができる。
【0024】
なお、本実施の形態例では、トレンチ8内に金属材料12を充填するとしたが、金属材料12を充填せず、絶縁材料を充填したり、あるいは空洞構造とすることも可能である。その場合にも、トレンチ8はチャネルストップ領域としての機能を果たすため、各光電変換素子106により生成された信号電荷は、トレンチ8により阻止されて、隣接する他の光電変換素子106による信号電荷と混合することがない。そのため、解像度が低下したり画素間で混色が起こるといった問題は発生しない。
ただし、光電変換素子106の側部などから出射した光がトレンチ部で反射して再度光電変換素子106内に入射するという作用は得られないか、あるい弱まるので、この点では、高い光反射率を得るためにトレンチ8内に金属材料12を充填する構造とすることが望ましい。
【0025】
本実施の形態例では、トレンチ8とともに高濃度の不純物を含むp型領域14をも形成するとしたが、この高濃度の不純物を含むp型領域14を形成する目的は画素を分離することではなく、光電変換素子106を構成するn型領域116の下方に溜まった正孔を速やかに排出するためのものである。したがって、特に深いものとする必要はなく、その形成は容易である。
トレンチ8を形成する際にシリコン窒化膜によるマスクを用いるとしたが、マスクの材料としては、エッチングの際に半導体基板104よりエッチングレートが低い材料であれば、必ずしもシリコン窒化膜でなくてもよい。
【0026】
また、本実施の形態例では、光電変換素子106はマトリクス状に配列されているとしたが、リニアイメージセンサーなどのように、光電変換素子が直線的に配列されている場合にも本発明は有効であり、各光電変換素子106の周囲にトレンチを形成することで同様の効果を得ることができる。
本実施の形態例では、固体撮像素子2は、インターライン型であるとしたが、以上の説明から明らかなように本発明が各光電変換素子106周辺の構造に係わるものであるため、電荷の転送方式がインターライン型以外の方式であっても本発明は適用可能である。
【0027】
【発明の効果】
以上説明したように本発明の固体撮像素子、並びに本発明の製造方法により製造した固体撮像素子では、各光電変換素子の周囲の半導体基板表面部に、光電変換素子を構成する第1導電型の領域の底部より深い位置に至るトレンチが形成されているので、各光電変換素子により生成された信号電荷は、このトレンチにより阻止されて、隣接する他の光電変換素子による信号電荷と混合することがない。その結果、解像度が低下したり画素間で混色が起こるといった問題は発生しない。
そして、上記トレンチはエッチングなど従来から広く用いられている技術により容易に形成することができるので、サイズの小さい光電変換素子を高密度で配列するような場合でも解像度の低下や混色を確実に防止することができる。
【図面の簡単な説明】
【図1】 (A)および(B)は本発明による固体撮像素子の一例を示す部分断面側面図である。
【図2】 従来の固体撮像素子の一例を示す平面図である。
【図3】 図2の固体撮像素子の一部を詳しく示す部分拡大平面図である。
【図4】 (A)は図3におけるA−A’線に沿った部分断面側面図、(B)は図3におけるB−B’線に沿った部分断面側面図である。
【符号の説明】
2……固体撮像素子、6……光電変換素子のn型領域の底部、8……トレンチ、10……絶縁膜、12……金属材料、14……高濃度の不純物を含むp型領域、102……固体撮像素子、104……半導体基板、106……光電変換素子、108……垂直電荷転送レジスター、110……水平電荷転送レジスター、112……アンプ部、114……出力端子、115……光電変換素子のp型領域、116……光電変換素子のn型領域、118……転送電極、120……絶縁膜、122……遮光膜、124……p型領域、126……転送電極。
Claims (11)
- 半導体基板上に相互に近接して配列された複数の光電変換素子を備え、
前記光電変換素子は前記半導体基板の表面部に局所的に積層された第1導電型および第2導電型の領域を含み、前記第2導電型の領域は前記半導体基板の表面側に形成されている固体撮像素子であって、
各光電変換素子の周囲の半導体基板表面部に、前記第1導電型の領域の底部より深い位置に至るトレンチが形成され、
前記光電変換素子と、同光電変換素子に隣接する前記トレンチとの間の半導体基板表面部に、前記第2導電型の領域と接して当該トレンチよりも浅い高濃度の第2導電型の不純物を含む領域が形成されている
固体撮像素子。 - 前記トレンチの内面に絶縁膜が被着されている
請求項1記載の固体撮像素子。 - 前記トレンチの内側に金属材料が充填されている
請求項2記載の固体撮像素子。 - 前記トレンチの内側に絶縁材料が充填されている
請求項1記載の固体撮像素子。 - 前記半導体基板はシリコンから成り、前記絶縁膜はシリコンの酸化物により形成されている
請求項2記載の固体撮像素子。 - 前記金属材料はアルミニウムである
請求項3記載の固体撮像素子。 - 前記光電変換素子は前記半導体基板上にマトリクス状に配列され、前記光電変換素子の各列ごとに垂直電荷転送レジスターが前記光電変換素子の列方向に延設され、前記垂直電荷転送レジスターは対応する列の前記光電変換素子から電荷を取り込んで転送し、前記トレンチは、前記垂直電荷転送レジスターと、同垂直電荷転送レジスターに対応する前記光電変換素子との間の箇所を除いて、前記光電変換素子の周囲に形成されている
請求項1〜6の何れかに記載の固体撮像素子。 - 半導体基板上に相互に近接して配列された複数の光電変換素子を備え、前記光電変換素子は前記半導体基板の表面部に局所的に積層された第1導電型および第2導電型の領域を含み、前記第2導電型の領域は前記半導体基板の表面側に形成された固体撮像素子の製造方法であって、
各光電変換素子の周囲の半導体基板表面部に、前記第1導電型の領域の底部より深い位置に至るトレンチを形成し、
前記光電変換素子と、同光電変換素子に隣接する前記トレンチとの間の半導体基板表面部に、前記第2導電型の領域と接して当該トレンチよりも浅い高濃度の第2導電型の不純物を含む領域を形成する
固体撮像素子の製造方法。 - 前記半導体基板表面にシリコン窒化膜を形成し、パターン化して前記トレンチの形成箇所を開口させ、前記パターン化したシリコン窒化膜をマスクとして選択的エッチングを行うことで前記トレンチを形成する
請求項8記載の固体撮像素子の製造方法。 - 前記トレンチ内に、絶縁膜を介して金属材料を充填するか、または絶縁材料を充填する
請求項8または9記載の固体撮像素子の製造方法。 - 前記トレンチ内は空洞構造とする
請求項8または9記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029148A JP4654521B2 (ja) | 2001-02-06 | 2001-02-06 | 固体撮像素子及び固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029148A JP4654521B2 (ja) | 2001-02-06 | 2001-02-06 | 固体撮像素子及び固体撮像素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002231929A JP2002231929A (ja) | 2002-08-16 |
JP2002231929A5 JP2002231929A5 (ja) | 2008-03-06 |
JP4654521B2 true JP4654521B2 (ja) | 2011-03-23 |
Family
ID=18893527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001029148A Expired - Fee Related JP4654521B2 (ja) | 2001-02-06 | 2001-02-06 | 固体撮像素子及び固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4654521B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748326B1 (ko) * | 2001-06-26 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
JP4496753B2 (ja) * | 2003-10-20 | 2010-07-07 | ソニー株式会社 | 固体撮像素子とその製造方法 |
KR100678269B1 (ko) | 2004-10-18 | 2007-02-02 | 삼성전자주식회사 | 씨모스 방식의 이미지 센서와 그 제작 방법 |
JP4742602B2 (ja) | 2005-02-01 | 2011-08-10 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
JP5123701B2 (ja) | 2008-03-13 | 2013-01-23 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
JP2010067827A (ja) * | 2008-09-11 | 2010-03-25 | Fujifilm Corp | 固体撮像素子及び撮像装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5286782A (en) * | 1976-01-13 | 1977-07-19 | Nec Corp | Production of semiconductor integrated circuit |
JPS60147131A (ja) * | 1984-01-11 | 1985-08-03 | Seiko Epson Corp | 半導体装置 |
JPH01161757A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | 固体撮像素子 |
JPH02105460A (ja) * | 1988-10-14 | 1990-04-18 | Olympus Optical Co Ltd | 固体撮像装置の製造方法 |
JPH03273678A (ja) * | 1990-03-23 | 1991-12-04 | Matsushita Electron Corp | 固体撮像装置 |
JPH03273679A (ja) * | 1990-03-23 | 1991-12-04 | Matsushita Electron Corp | 固体撮像装置 |
-
2001
- 2001-02-06 JP JP2001029148A patent/JP4654521B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5286782A (en) * | 1976-01-13 | 1977-07-19 | Nec Corp | Production of semiconductor integrated circuit |
JPS60147131A (ja) * | 1984-01-11 | 1985-08-03 | Seiko Epson Corp | 半導体装置 |
JPH01161757A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | 固体撮像素子 |
JPH02105460A (ja) * | 1988-10-14 | 1990-04-18 | Olympus Optical Co Ltd | 固体撮像装置の製造方法 |
JPH03273678A (ja) * | 1990-03-23 | 1991-12-04 | Matsushita Electron Corp | 固体撮像装置 |
JPH03273679A (ja) * | 1990-03-23 | 1991-12-04 | Matsushita Electron Corp | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002231929A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02164072A (ja) | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 | |
JPS62265759A (ja) | 固体撮像素子 | |
JPH07120779B2 (ja) | 固体撮像装置のオーバフロードレイン構造およびその製造方法 | |
TWI363420B (en) | Solid state imaging device and imaging apparatus | |
JP2004273640A (ja) | 固体撮像素子及びその製造方法 | |
JP4654521B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
JP5030323B2 (ja) | 固体撮像素子 | |
JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
WO2004055896A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
JPS63312669A (ja) | 固体撮像素子 | |
JP3047965B2 (ja) | 固体撮像装置 | |
JP2897689B2 (ja) | 固体撮像装置 | |
JP3562128B2 (ja) | 固体撮像素子 | |
JP2012204492A (ja) | 固体撮像装置 | |
JPS60173978A (ja) | 固体撮像装置 | |
JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
JP2980196B2 (ja) | 固体撮像素子 | |
US20070161144A1 (en) | Method for Manufacturing CMOS Image Sensor | |
JPH02278767A (ja) | 固体撮像装置 | |
JP2671151B2 (ja) | 半導体装置 | |
JPS6251256A (ja) | 固体撮像装置 | |
JPH0570947B2 (ja) | ||
JPS62181465A (ja) | Ccd固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |