JP5123701B2 - 光電変換装置、撮像システム、及び光電変換装置の製造方法 - Google Patents

Description

本発明は、光電変換装置、撮像システム、及び光電変換装置の製造方法に関する。

ＣＭＯＳセンサなどの光電変換装置では、半導体基板において、複数のフォトダイオードを電気的に分離するために素子分離部が形成される。

ここで、半導体基板において、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型の素子分離部を形成すると、複数のフォトダイオードの間隔を小さくできる。このため、フォトダイオードの面積の削減を少なくしつつ光電変換装置の単位画素が占める面積を小さくできる。ＳＴＩ型の素子分離部を形成する場合には、半導体基板の表面に溝を形成し、その溝に酸化膜を埋める。その溝に埋められた酸化膜によって半導体基板に応力がかかる場合がある。

それに対して、特許文献１に示された技術では、半導体基板の表面に溝を形成した後に、その溝の底面及び側面から半導体基板上の窒化膜の表面まで延びるように、窒化膜ライナーを設けている。その後、その溝に酸化膜を埋める。この窒化膜ライナーは、素子分離部の底面と溝の底面との間に働く応力を半導体基板上の窒化膜の表面側へ逃がすことができるので、素子分離部の底面と溝の底面との間に働く応力を緩和することができる。

また、半導体基板においてＳＴＩ型の素子分離部を形成する際に、フォトダイオードの間隔を小さくするためには、十分な素子分離能力を確保するために半導体基板の深い領域まで素子分離部を形成する必要がある。この場合、半導体基板にアスペクト比（深さ／幅）の大きな溝を形成して、その溝に酸化膜を埋め込むので、その溝に酸化膜が十分に充填されないことがある。すなわち、その底面の近くにボイドを含む素子分離部が形成されることがある。

それに対して、特許文献２に示された技術では、半導体基板の表面に溝を形成した後に、その溝の底面及び側面にシリコン窒化膜を設けている。その後、底面のシリコン窒化膜のみを除去している。そして、その溝に酸化膜を埋め込んだ後に熱処理を行うことにより、その溝の底面が熱酸化する。すなわち、溝の底面が熱酸化することにより、素子分離部の底面の近くに存在するボイドを埋めるように熱酸化膜が成長するので、アスペクト比の大きな溝であっても酸化膜を十分に充填することができる。すなわち、ボイドを含まない素子分離部を形成することができる。

また、特許文献３に示された技術では、半導体基板の表面に溝を形成した後に、フォトダイオードにおいて電荷（電子）を蓄積する領域の不純物と反対の導電型であるＰ型不純物をその溝の底面及び側面にイオン注入する。その後、その溝に酸化膜を埋める。これにより、微細なチャネルストップ領域を形成することができるので、アスペクト比（深さ／幅）の大きな溝に酸化膜を埋め込んで微細な素子分離部を形成した場合でも、十分な素子分離能力を確保することができる。
特開２００６−１７３４９１号公報 特開平９−３２１１３１号公報 特開２００２−５７３１８号公報

近年、光電変換装置では、所定のチップ面積において多画素化することが要求されているので、単位画素が占める面積を小さくすることが求められている。

上述のように、半導体基板において、ＳＴＩ型の素子分離部を形成すると、単位画素が占める面積を小さくすることができるので、所定のチップ面積において多画素化することが容易になる。

ここで、本発明者は、検討を行った結果、次のような新規な課題を見出した。

単位画素が占める面積を小さくすることに伴い、隣接するフォトダイオード（光電変換部）の間隔も小さくすることがある。この場合、フォトダイオードとカラーフィルタとの間に配される配線の間隔も小さくなる可能性がある。この配線の間隔が小さくなると、配線の間（フォトダイオードに入射する光を規定する開口）を通過する光が回折するため、フォトダイオードへ入射せずに素子分離部へ入射する光の割合が増加してしまう。素子分離部へ入射した光は、素子分離部の側面や底面で反射することが多い。すなわち、フォトダイオードの面積が小さくなることに加えて、カラーフィルタを通過した光のうちフォトダイオードへ入射する光の割合が減少するので、フォトダイオードの感度が低下する可能性がある。

本発明の目的は、光電変換部の間隔を小さくした場合でも光電変換部の感度の低下を抑制できる光電変換装置、撮像システム、及び光電変換装置の製造方法を提供することにある。

本発明の第１側面に係る光電変換装置は、光電変換領域と周辺領域とを含む半導体基板を有する光電変換装置であって、前記光電変換領域には、光に応じた電荷を発生させる複数の光電変換部と、前記複数の光電変換部を電気的に分離する素子分離部と、前記素子分離部の上方から前記素子分離部へ入射した光の反射を、前記素子分離部の底面のみにおいて、あるいは、前記素子分離部の底面及び側面下部のみにおいて防止するように形成された反射防止部とが配されたことを特徴とする。

本発明の第２側面に係る撮像システムは、上記の光電変換装置と、前記光電変換装置の前記光電変換領域へ像を形成する光学系と、前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。

本発明の第３側面に係る光電変換装置の製造方法は、光電変換領域と周辺領域とを有し、光に応じた電荷を発生させる複数の光電変換部と、前記複数の光電変換部を電気的に分離する素子分離部とが前記光電変換領域に配された光電変換装置の製造方法であって、半導体基板の表面のうち前記光電変換領域とすべき領域の一部に溝を形成する第１のステップと、前記素子分離部の上方から前記素子分離部へ入射した光の反射を、前記素子分離部の底面のみにおいて、あるいは、前記素子分離部の底面及び側面下部のみにおいて防止するように、前記溝の底面のみに、あるいは、前記溝の底面及び側面下部のみに、反射防止部を形成する第２のステップと、前記第２のステップの後に、前記素子分離部を形成する第３のステップとを備えたことを特徴とする。

本発明によれば、光電変換部の間隔を小さくした場合でも光電変換部の感度の低下を抑制できる。

本発明は、デジタルスチルカメラやデジタルビデオカメラなどに使用される光電変換装置及びその製造方法に関する。

本発明の第１実施形態に係る光電変換装置２００の概略構成を、図１を用いて説明する。図１は、本発明の第１実施形態に係る光電変換装置２００の回路構成を示す図である。図２は、本発明の第１実施形態に係る光電変換装置２００の断面構成を示す図である。

光電変換装置２００は、半導体基板ＳＢを有する。半導体基板ＳＢは、光電変換領域２２０と周辺領域２１０とを含む。

周辺領域２１０は、光電変換領域２２０の周辺に位置する。周辺領域２１０には、制御回路などが配される。制御回路は、複数の画素Ｐを制御するための回路や画素Ｐからの信号を出力するための回路を含む。制御回路は、例えば、複数の画素Ｐの行を走査するための垂直走査回路ＶＳＲ、各列の画素Ｐから信号を読み出すための読み出し回路ＲＣ、読み出し回路の列を走査するための水平走査回路ＨＳＲを含む。読み出し回路には、例えば、画素Ｐからの信号を増幅するための回路、出力する出力線やスイッチが含まれる。

光電変換領域２２０には、複数の画素Ｐが行方向及び列方向に配列されている。画素Ｐは、リセットトランジスタ２５、光電変換部２７、転送ゲート９、フローティングディフュージョン（以下、ＦＤとする）７、及び、増幅トランジスタ２９を含む。リセットトランジスタ２５は、ＦＤ７をリセットする。光電変換部２７は、光電変換により、入射した光（例えば、入射光ＩＲ１）に応じた電荷（信号）を発生させるとともに蓄積する。光電変換部２７は、例えば、フォトダイオードである。転送ゲート９は、光電変換部２７により蓄積された電荷（信号）をＦＤ７へ転送する。増幅トランジスタ２９はソースフォロア回路の一部を構成し、ＦＤ７はその入力部となる。ＦＤ７から入力された信号を増幅して列信号線ＲＬへ出力する。このようにして、画素Ｐから信号が読み出される。

このような画素Ｐを有する光電変換装置２００の断面図を、図２を用いて説明する。半導体基板ＳＢは例えばＮ型半導体とする。ウエル領域４はＮ型でもＰ型でも構わない。本実施形態ではＮ型として説明する。更に、光電変換部２７を構成する電荷蓄積層６、素子分離部１１、第１の半導体領域５−３、第２の半導体領域５−２、配線１４、層間膜１３ｂ、１７、カラーフィルタ２０、反射防止部３、平坦化層２１、及びマイクロレンズ２２が画素には配されている。素子分離部１１は、ＳＴＩ型の素子分離部であり、ＳＴＩ法により複数の画素Ｐのそれぞれに含まれる複数の素子（２５，２７，７，９，２９等）同士や、画素と画素とを電気的に分離する。例えば、素子分離部１１は、複数の光電変換部２７を電気的に分離する。素子分離部１１は、例えば、シリコン酸化物で形成されている。

第１の半導体領域５−３は、素子分離部１１の下に配されている。第１の半導体領域５−３は、電荷蓄積層６と逆の導電型（Ｐ型）の不純物を、ウエル領域４より高い濃度で含む。第１の半導体領域５−３は、電荷蓄積層６に蓄積された電荷が隣接する画素Ｐの電荷蓄積層６へ漏れこむことを防止したり、素子分離部の欠陥からのリーク電流を抑制する機能を有する。

第２の半導体領域５−２は、素子分離部１１の側方に隣接して配されている。第２の半導体領域５−２は、電荷蓄積層６と逆の導電型（Ｐ型）の不純物を、ウエル領域４より高い濃度で含む。第２の半導体領域５−２は、素子分離部の欠陥からのリーク電流を抑制などの機能を有する。

配線１４は、垂直走査回路ＶＳＲから各画素Ｐへ信号を供給するための配線や、各画素Ｐから出力された信号を伝達するための配線（例えば、列信号線ＲＬ）として機能する。配線１４は、金属で形成されている。なお、図２では、説明を簡略化するため、２層目以降の配線の図示が省略されている。

層間膜１３ｂ，１７は、配線１４と他の層とを絶縁するように設けられている。層間膜１３ｂ，１７は、絶縁物で形成されている。

カラーフィルタ２０は、複数の光電変換部２７のそれぞれの上方に配されている。カラーフィルタ２０は、３原色（Ｒ，Ｇ，Ｂ）に対応した原色フィルターである。

平坦化層２１は、カラーフィルタ２０の上に形成され、その上面がＣＭＰ法などにより平坦化される。平坦化層２１は、例えば、レジストと同様の樹脂で形成される。

マイクロレンズ２２は、入射した光（例えば、入射光ＩＲ１，ＩＲ２）を配線１４の間へ導く。配線１４の間へ導かれた光は、その一部（例えば、入射光ＩＲ１）が光電変換部２７へ導かれ、他の一部（例えば、入射光ＩＲ２）が回折されて素子分離部１１へ導かれる。

そして、反射防止部３は、素子分離部１１の底面のみに設けられる。反射防止部３は、素子分離部１１と第１の半導体領域５−３との界面１１ａ（すなわち素子分離部１１の底面１１ａ）の反射率を低減する。この構成によって、素子分離部１１の上方から素子分離部１１へ入射した光（例えば、入射光ＩＲ２）の反射を、素子分離部１１の底面１１ａのみから第１の半導体領域５−３に取り込むことが可能となる。ここで、「底面１１ａのみに」とは、製造ばらつきなどで側面１１ｂにかかってしまう場合も含む。反射防止部３の屈折率は、素子分離部１１の屈折率と第１の半導体領域５−３の屈折率との間の値であり、反射防止部３の厚さは、カラーフィルタ２０を透過する光の反射を防止する値である。反射防止部３は、例えば、シリコン窒化物で形成される。

ここで、単位画素Ｐが占める面積を小さくすることに伴い、光電変換部２７の面積が小さくなるとともに隣接する光電変換部２７の間隔ＤＰを小さくすることがある。この場合、光電変換部２７とカラーフィルタ２０との間に配される配線１４の間隔ＤＬも小さくなる可能性がある。本発明者がシミュレーションを行った結果（図４参照）によれば、配線１４の間隔ＤＬが小さくなるほど、配線１４の間を通過する光のうち、回折されることにより光電変換部２７へ入射せずに素子分離部１１へ入射する光の割合が増加する。素子分離部１１へ入射した光は、素子分離部１１の側面１１ｂや底面１１ａで反射することが多い。すなわち、光電変換部２７の面積が小さくなることに加えて、カラーフィルタ２０を通過した光のうち光電変換部２７へ入射する光の割合が減少するので、光電変換部２７の感度が低下する可能性がある。そして、素子分離部１１に入射した光も取り込むことが出来ず、素子分離部１１にて反射した光は上部にある配線にて反射するなど、２、３画素離れた画素に入射するなど迷光となる可能性がある。

ここで、図４のシミュレーションの結果を説明する。図４では、配線１４の間隔ＤＬを約１μｍとし、配線１４から光電変換部２７の表面までの距離を約０．８μｍとし、入射光の波長を５５０ｎｍとして、図２に示す領域Ａ，Ｂについて光の強度分布を求めたものである。領域Ａは、素子分離部１１により規定されるアクティブ領域である。領域Ｂは、素子分離部１１が形成された素子分離領域である。図４によれば、配線１４の間に入射した光のうち約１０％は、領域Ｂすなわち素子分離部１１に到達することが分かる。

それに対して、本実施形態では、反射防止部３が、素子分離部１１の上方から素子分離部１１へ入射した光（例えば、入射光ＩＲ２）を素子分離部１１の底面１１ａから取り込むことが可能となる。すなわち、配線１４の間へ導かれた光のうち回折されて素子分離部１１へ導かれた光は、反射防止部３を透過して、少なくとも一部が光電変換部２７へ導かれる。これにより、光電変換部２７は、自身に入射した光（例えば、入射光ＩＲ１）に応じた電荷だけでなく、素子分離部１１に入射した光（例えば、入射光ＩＲ２）に応じた電荷も発生させることができる。これにより、光電変換部２７の間隔を小さくすることにより、光電変換部２７へ入射せずに素子分離部１１へ入射する光の割合が増加した場合でも、光電変換部２７の感度の低下を抑制できる。

ここで、反射防止部３によって取り込まれた光は、隣接画素Ｐへ入射してしまう場合もあるが、隣接画素間で混色は２、３画素離れた画素への光の入射による混色に比べて補正が行いやすい。従って、補正が容易でかつ感度を向上させることが可能となる。

次に、反射防止部３について、詳細に説明する。以下では、反射防止部３がシリコン窒化物で形成される場合を例に説明する。

ＳＴＩ型の素子分離部１１を形成する場合には、半導体基板ＳＢ（ウエル領域４）の表面に溝を形成し、その溝に酸化膜を埋める。その溝に埋められた酸化膜によって半導体基板ＳＢ（ウエル領域４）に応力がかかる場合がある。

ここで、仮に、そのような応力を緩和するために、半導体基板ＳＢの表面に溝を形成した後に、その溝の底面及び側面から半導体基板ＳＢの表面まで延びるように、窒化膜ライナーを形成する場合を考える。この場合、窒化膜ライナーが形成された溝に酸化膜を埋める。この窒化膜ライナーは、素子分離部の底面と溝の底面との間に働く応力を半導体基板の表面側へ逃がすことができるので、素子分離部の底面と溝の底面との間に働く応力を緩和することができる。このような応力緩和の目的で使用される窒化膜ライナー（シリコン窒化物）の屈折率は、素子分離部１１（シリコン酸化物）の屈折率１．４６と溝の底面（シリコン）の屈折率４．０の間の値２．０である。しかし、応力緩和の目的で使用される窒化膜ライナーは、その膜厚が５ｎｍ〜１５ｎｍ程度であることが多く、反射防止膜としての機能を果たさないことが多い。

それに対して、本実施形態の反射防止部３（シリコン窒化物）は、素子分離部１１（シリコン酸化物）の屈折率１．４６と溝の底面（シリコン）の屈折率４．０の間の屈折率２．０を有することに加えて、数式１を満たす膜厚を有する。

２ｎｄ・ｃｏｓβ＝（ｍ−１／２）λ・・・数式１
数式１において、ｍは整数であり、ｄは反射防止部３の膜厚であり、ｎは反射防止部３の屈折率であり、βは反射防止部３に入射した光の屈折角であり、λは反射防止部３へ入射する光の波長である。数式１は、素子分離部１１と反射防止部３との界面で位相が反転しながら反射する光と、反射防止部３と溝の底面との界面で位相が反転しながら反射する光とが打ち消し合うための条件を示している。すなわち、素子分離部１１及び反射防止部３の界面で反射した光と、反射防止部３及び溝の底面の界面で反射した光との光路差が『波長λの整数倍＋波長／２』という関係が成り立たてば、反射防止部３は反射防止膜としての機能を果たすことができる。数式１を満たす膜厚は、カラーフィルタ２０を透過する光の反射を防止する値になる。

例えば、６２０ｎｍ（レッド光）に分光透過率のピークを有するカラーフィルタ２０の下方に配された反射防止部３の膜厚は、数式１により、４０ｎｍ〜１０５ｎｍであることが好ましいことが分かる。

例えば、５６０ｎｍ（グリーン光）に分光透過率のピークを有するカラーフィルタ２０の下方に配された反射防止部３の膜厚は、数式１により、３５ｎｍ〜９５ｎｍであることが好ましいことが分かる。

例えば、４６０ｎｍ（ブルー光）に分光透過率のピークを有するカラーフィルタ２０の下方に配された反射防止部３の膜厚は、数式１により、３０ｎｍ〜７８ｎｍであることが好ましいことが分かる。

従って、上述のようなカラーフィルタ２０を有する光電変換装置２００において、反射防止部３は３０ｎｍ以上１０５ｎｍ以下の膜厚となる。各色に対応した膜厚の反射防止部３を設ければよい。また、全ての画素において同一の膜厚の反射防止部を形成する場合には、４０ｎｍ以上７８ｎｍ以下の膜厚範囲が好ましい。

次に、本発明の光電変換装置の光電変換領域における素子分離部の製造方法を、図５を用いて説明する。図５は、光電変換装置の光電変換領域における素子分離部の製造方法を示す工程断面図である。

図５のａに示す工程（第１のステップ）では、半導体基板ＳＢに不純物イオンを注入してウエル領域４を形成しておく。ＣＶＤ法等により、シリコン基板ＳＢの表面にシリコン窒化膜１２を形成する。光電変換領域２２０の一部の領域において、半導体基板ＳＢの表面をエッチングすることにより、半導体基板ＳＢの表面に溝（トレンチ）２１６を形成する。

具体的には、光電変換領域２２０において、フォトリソグラフィー技術を用いてシリコン窒化膜パターン１２を形成し、そのシリコン窒化膜パターン１２をマスクとしてシリコン基板ＳＢを異方性エッチングする。これにより、シリコン基板ＳＢに溝２１６を形成する。この溝２１６は、ＳＴＩ法において形成される溝であり、大きなアスペクト比（深さ／幅）で形成される。

図５のｂに示す工程では、ＣＶＤ法等により、溝２１６の底面２１６ａ及び側面２１６ｂ（図５参照）に第１の絶縁膜３１を形成する。第１の絶縁膜３１は、例えば、シリコン窒化物で形成される。

例えば、ＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を行う場合、炉内の圧力を１５０〜２５０Ｐａ程度とし、炉内の温度を６００℃〜８００℃程度とし、原料ガスをＳｉＨ_２ＣＬ_２＋ＮＨ_３とする。

あるいは、例えば、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法を行う場合、チャンバー内の温度を３５０℃程度とし、原料ガスをＳｉＨ_２ＣＬ_２＋ＮＨ_３とする。

図５のｃに示す工程では、フォトリソグラフィー技術を用いて、第１の絶縁膜３１において溝２１６の底面２１６ａ（図５参照）に形成された部分のみの上にレジスト２４を形成する。

図５のｄに示す工程（第２のステップ）では、レジスト２４をマスクとして、等方性エッチングを行う。すなわち、第１の絶縁膜３１（図７参照）において溝２１６の側面２１６ｂ（図５参照）に形成された部分のみをエッチングする。これにより、反射防止部３を形成する。

図５のｅに示す工程では、硫酸などの薬液を用いて、レジスト２４を除去する。

図５のｆに示す工程では、ＨＤＰ（高密度プラズマ）法等により、溝２１６に第２の絶縁膜１１１を埋め込む。第２の絶縁膜１１１は、例えば、シリコン酸化物で形成される。

図５のｇに示す工程（第３のステップ）では、ＣＭＰ法等により、第２の絶縁膜１１１の表面を平坦化することにより、素子分離部１１を形成する。ここで、シリコン窒化膜１２は、ＣＭＰ法などによる表面の平坦化を行う際のストッパーとしての役割を担っている。そして、シリコン窒化膜１２を除去した後、一般的な製造工程を行うことで図２の光電変換装置が製造される。

ここで、図３を用いて、図２の光電変換装置の別の形態について説明する。図３では、図２の構成に新たに埋め込み不純物層２−２、分離用不純物層（図３の素子分離部１１の下部の長方形の部分）５−１、保護領域層８、層内レンズ１８などが設けられている。

なお、半導体基板ＳＢには、図３に示すように、シリコン基板ＳＢの深い位置に、半導体基板ＳＢの少なくとも光電変換領域２２０に渡って埋め込み不純物層２−２が形成されてもよい。埋め込み不純物層２−２は、電荷蓄積層６とは反対導電型の不純物層であり、半導体基板ＳＢとウエル領域４とを電気的に分離する。

更に素子分離部１１の下部に分離用不純物層５−１を有する。分離用不純物層５−１は埋め込み不純物層２−２と同導電型の不純物層である。電荷蓄積層６の下部、半導体基板深部で生じた電荷が隣接する画素Ｐの光電変換部２７へ漏れこむことを防止する電位障壁領域として機能する。また、反射防止部３によって取り込まれた光によって生じた電荷を電荷蓄積層６へ導く機能も有する。分離用不純物層の中心軸を入射光の光軸に対応させて配置させてもよい。

また、光電変換部２７は、図３に示すように、埋め込み型のフォトダイオードであってもよい。この場合、光電変換部２７は、電荷蓄積層６と保護領域層８とを含む。保護領域層８は、電荷蓄積層６と反対の導電型の不純物を含む領域であり、電荷蓄積層６が表面に露出することを防止するように形成されている。保護領域層８の上には、ゲート酸化膜５１が形成されてもよく、更にその上に反射防止用のシリコン窒化膜５２が形成されても良い。このシリコン窒化膜５２は、例えば、保護領域層８と転送ゲート９の電極表面の略半分とを覆っている。一方、転送ゲート９のフローティングディフュージョン側の電極側面には、側壁膜１３ａが形成されている。側壁膜１３ａは、例えば、転送ゲート９を覆うようにシリコン酸化膜を形成した後にそのシリコン酸化膜をエッチバック処理することにより形成される。これに伴い、ＦＤ７は、保持領域７ａとＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７ｂとを含む。保持領域７ａは、電荷蓄積層６と同導電型の不純物領域であり、転送ゲート９から転送された電荷を保持する。ＬＤＤ領域７ｂは、保持領域７ａと同導電型で、且つ保持領域７ａよりも低い不純物濃度の不純物領域であり、転送ゲート９と保持領域７ａとの間に設けられている。

また、配線１４の上には、さらに２層目以降の層間膜１５及び配線１６が形成されていても良い。配線１４，１６は、３層以上で形成されていても良い。また、配線１４，１６は、電気信号を伝達する機能の他、光電変換部２７以外の領域へ光が入射することを防ぐための遮光層としての機能を有していても良い。

さらに、層間膜１７上には、窒酸化シリコン膜２３を介して、プラズマ窒化膜からなる層内レンズ１８が設けられていてもよい。この層内レンズ１８は、光電変換部２７の上方に配置されている。層間膜１３ｂ，１５，１７は、入射光に対して透明な膜である。層内レンズ１８は、図３に示すように、光が入射するマイクロレンズ２２側に向かって凸状をなす、いわゆる上凸状に形成されている。また、窒酸化シリコン膜２３は、層内レンズ１８と層間膜１７との間に形成され、層内レンズ１８と層間膜１７との界面での反射を低減するために設けられているものであり、やはり入射光に対して透明である。窒酸化シリコン膜２３の屈折率（１．６８程度）は、層内レンズ１８を形成するシリコン窒化物の屈折率（２．０４程度）と、層間膜１７を形成するシリコン酸化物の屈折率（１．４６程度）との間の値である。窒酸化シリコン膜２３の膜厚は、数式１を満たすような値が選択される。これにより、層内レンズ１８と層間膜１７との界面での反射による損失が小さく抑えられるので、マイクロレンズ２２側から入射された光の大部分は、層内レンズ１８と窒酸化シリコン膜２３とを通過して効率よくフォトダイオードに集光される。

次に、本発明の光電変換装置を適用した撮像システムの一例を図６に示す。

撮像システム９０は、図６に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置２００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。

撮影レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置２００の光電変換領域に被写体の像を形成する。

絞り９３は、光路上において撮影レンズ９２と光電変換装置２００との間に設けられ、撮影レンズ９２を通過後に光電変換装置２００へ導かれる光の量を調節する。

撮像装置８６の光電変換装置２００は、光電変換領域２２０に形成された被写体の像を画像信号に変換する。撮像装置８６の光電変換装置２００は、その画像信号を光電変換領域２２０から読み出して出力する。

撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、光電変換装置２００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

次に、本発明の第２実施形態に係る光電変換装置３００を、図７を用いて説明する。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。

光電変換装置３００の光電変換領域３２０には、反射防止部３に代えて、反射防止部３０３が配される。反射防止部３０３は、素子分離部１１の上方から素子分離部１１へ入射した光の反射を、素子分離部１１の底面１１ａ及び側面下部１１ｂ１のみにおいて防止するように、形成されている。すなわち、反射防止部３０３は、素子分離部１１の底面１１ａから側面下部１１ｂ１に沿って延びているが、側面上部１１ｂ２までは延びていない。上部に反射防止部１１が形成されると隣接画素へ光が入射してしまうため、素子分離部１１の下部に配されているとよい。この構成によって、入射光をより効率よく取り込むことが可能となる。

ここで、「側面下部１１ｂ１」とは、素子分離部１１の側面１１ｂにおいて、素子分離部１１の底面１１ａから素子分離部１１の高さの１／２の高さまでの領域とする。「側面上部１１ｂ２」とは、素子分離部１１の側面１１ｂにおいて、素子分離部１１の上面１１ｃから素子分離部１１の深さの１／２の深さまでの領域とする。配線１４の間へ導かれた光のうち回折されて、素子分離部１１へ斜めに導かれる光（例えば、入射光ＩＲ２）の大部分を側面上部１１ｂ２で反射させることが可能となる。そして、底面１１ａ及び側面下部１１ｂ１のみに反射防止部３０３を設けた場合にも、素子分離部１１へ導かれた光を、隣接する画素の光電変換部１１へ入射させないようにすることができるとともに、所望の画素の光電変換部１１へ導くことができる。

また、光電変換装置の光電変換領域における素子分離部の製造方法が、次の点で第１実施形態と異なる。

図５のｃ及びｄに示す工程において、レジスト２４を第１の実施形態に比べて厚く形成し、第１の絶縁膜３１の溝２１６の側面上部（図５のａにおける２１６ｂ２）部分のみをエッチングする。これにより、反射防止部３０３を形成する。

次に、本発明の第３実施形態に係る光電変換装置４００を、図８を用いて説明する。以下では、第１実施形態（図２参照）及びその変形例（図３参照）と異なる部分を中心に説明し、同様の部分の説明を省略する。

光電変換装置４００の光電変換領域４２０には、反射部１０が配される。反射部１０は、素子分離部１１の上方から素子分離部１１へ入射した光を素子分離部１１の側面１１ｂのみで反射させるように形成されている。つまり、反射部１０は、素子分離部１１と第２の半導体領域５−２との界面（すなわち素子分離部１１の側面１１ｂ）での反射率を向上させる。反射部１０の屈折率と第２の半導体領域５−２の屈折率との差は、素子分離部１１の屈折率と第２の半導体領域５−２の屈折率との差より大きく、反射部１０の厚さは、カラーフィルタ２０を透過する光の反射する値である。反射部１０は、例えば、シリコン酸化物より屈折率の低い物質で形成される。

このように反射部１０を設けることにより、素子分離部１１に入射した光が効率的に反射防止膜３を透過するようになるとともに、隣接画素へ混入する光を減らすことができる。

次に、反射部１０について、詳細に説明する。以下では、反射部１０がＭｇＦ_２で形成される場合を例に説明する。

ＭｇＦ_２の屈折率は、約１．４である。すなわち、反射部１０（ＭｇＦ_２）の屈折率１．４と第２の半導体領域５−２（シリコン）の屈折率４．０との差は、素子分離部１１（シリコン酸化物）の屈折率１．４６と第２の半導体領域５−２（シリコン）の屈折率４．０との差より大きい。反射部１０（ＭｇＦ_２）は、このような屈折率１．４を有することに加えて、数式２を満たす膜厚を有する。

２ｎｄ・ｃｏｓβ＝ｍλ・・・数式２
数式２において、ｍは整数であり、ｄは反射部１０の膜厚であり、ｎは反射部１０の屈折率、βは反射部１０に入射した光の屈折角、λは反射部１０に入射した光の波長である。数式２は、素子分離部１１（シリコン酸化物）と反射部１０（ＭｇＦ_２）との界面で位相が反転せずに反射する光と、反射部１０（ＭｇＦ_２）と溝の側面（シリコン）との界面で位相が反転しながら反射する光とが強め合うための条件を示している。すなわち、素子分離部１１及び反射部１０の界面で反射した光と、反射部１０及び溝の底面の界面で反射した光との光路差が『波長λの整数倍』という関係が成り立たてば、反射部１０は反射膜としての機能を果たすことができる。数式２を満たす膜厚は、カラーフィルタ２０を透過する光の反射する値である。

例えば、６２０ｎｍ（レッド光）に分光透過率のピークを有するカラーフィルタ２０の下方に配された反射部１０の膜厚は、数式２により、２１０ｎｍ以上が好ましいことが分かる。

例えば、５６０ｎｍ（グリーン光）に分光透過率のピークを有するカラーフィルタ２０の下方に配された反射部１０の膜厚は、数式２により、１９０ｎｍ以上が好ましいことが分かる。

例えば、４６０ｎｍ（ブルー光）に分光透過率のピークを有するカラーフィルタ２０の下方に配された反射部１０の膜厚は、数式２により、１５０ｎｍ以上が好ましいことが分かる。

反射部１０の膜厚は、各色に応じて膜厚を変化させてもよく、全ての条件を満たすように２１０ｎｍ以上としてもよい。この膜厚の上限は、素子分離部１１が電気的に素子同士を分離する機能を有する範囲の膜厚であればよく、例えば、素子分離部１１の平均幅の１／３である。

また、光電変換装置の光電変換領域における素子分離部の製造方法では、図５のｅ〜ｇに示す工程に代えて図９のａ〜ｄに示す工程が行われる点で第１実施形態と異なる。

図９のａに示す工程では、ＥＢ蒸着（電子線蒸着）法等により、溝２１６の底面２１６ａ及び側面２１６ｂ（図５のａ参照）に第３の絶縁膜１０１を形成する。第３の絶縁膜１０１は、例えば、ＭｇＦ_２で形成される。

図９のｂに示す工程では、異方性エッチングを行う。すなわち、第３の絶縁膜１０１（図９のａ参照）において溝２１６の底面２１６ａ（図５のａ参照）に形成された部分、半導体基板表面の部分をエッチングする。これにより、反射部１０を形成する。

図９のｃに示す工程では、ＨＤＰ（高密度プラズマ）法等により、溝２１６に第２の絶縁膜１１１を埋め込む。

図９のｄに示す工程では、ＣＭＰ法等により、第２の絶縁膜１１１の表面を平坦化することにより、素子分離部１１を形成する。ここで、シリコン窒化膜１２は、ＣＭＰ法などによる表面の平坦化を行う際のストッパーとしての役割を担っている。

なお、反射部１０は、ＬｉＦで形成されていても良い。ＬｉＦの屈折率は、約１．４である。反射部１０は、１．４５以下の屈折率を有する他の透明な絶縁膜で形成されていても良い。反射部１０の屈折率が小さくなるほど、下記の数式３で示される全反射の臨界角θが小さくなるので、素子分離部１１と第２の半導体領域５−２との界面の反射率を向上させることが容易になる。

ｓｉｎθ＝ｎＡ／ｎＢ・・・数式３
数式３において、θは臨界角であり、ｎＡは素子分離部１１の屈折率であり、ｎＢは反射部１０の屈折率である。

また、反射部１０は、図７の構成に設けてもよい。この場合、光電変換装置の光電変換領域における素子分離部の製造方法は、図７の構成を製造する工程の後に、図９ａ〜ｄに示す工程を行うことで製造することが可能である。

また、反射部１０は、シリコン酸化物より屈折率の低い物質で形成される代わりに、金属で形成されても良い。なお、金属の反射率は、その膜厚ｄ、複素屈折率「ｎ−ｉ・κ」、表面粗さ（ＲＭＳ粗さ）σで決まる。好ましい反射部１０の材料は、複素屈折率の実部ｎ、虚部κ（光吸収係数に相当）ともに小さい材料が好ましく、後の製造過程で高温熱処理が行われるため耐熱性を有する材料が好ましい。反射部１０として適用可能な金属膜としては、例えば、Ｗ（タングステン）膜、Ｍｏ（モリブデン）膜等がある。反射部１０の膜厚ｄが薄い場合、光が反射部１０を透過してしまい反射率が小さくなる可能性がある。そこで、反射部１０の膜厚ｄは、反射部１０に使用する金属の複素屈折率虚部κの値にもよるが、１０ｎｍ以上であることが好ましい。

反射部１０として金属膜を形成する場合には、図９のａに示す工程において、ＣＶＤ法等により、溝２１６の底面２１６ａ及び側面２１６ｂ（図５参照）に金属膜を形成すればよい。例えば、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法でＷの金属膜を形成する場合、チャンバー内の温度を３００℃程度とし、原料ガスをＷＦ_６＋Ｈ_６とする。

次に、本発明の第４実施形態に係る光電変換装置５００を、図１０を用いて説明する。以下では、第１実施形態（図２参照）、その変形例（図３参照）、及び第３実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。

光電変換装置５００の光電変換領域５２０には、応力緩和層５１１が素子分離部１１の底面及び側面（図２における１１ａや１１ｂの部分）に配されている。応力緩和層５１１は、反射防止部３と第１の半導体領域５−３との間の応力を緩和する。これにより、反射防止部３にクラックが発生することを防ぐことができる。また、応力緩和層５１１は、反射部１０と第２の半導体領域との間の応力を緩和する。これにより、反射部１０にクラックが発生することを防ぐことができる。応力緩和層５１１は、例えば、シリコン酸化物で形成される。

また、光電変換装置の光電変換領域における素子分離部の製造方法が、次の点で第１実施形態と異なる。

図５のａに示す工程において、半導体基板ＳＢの表面に溝（トレンチ）２１６を形成した後、半導体基板ＳＢを高温スチームに晒す。溝２１６の底面２１６ａ及び側面２１６ｂを熱酸化することにより、応力緩和層５１１を形成する。

以上、本発明の実施形態について説明したが、この形態に限定されず、適宜応用可能である。

本発明の第１実施形態に係る光電変換装置の回路構成を示す図。 本発明の第１実施形態に係る光電変換装置の断面構成を示す図。 本発明の別の形態に係る光電変換装置の断面構成を示す図。 本発明者がシミュレーションを行った結果を示す図。 光電変換装置の光電変換領域における素子分離部の製造方法を示す工程断面図。 第１実施形態に係る光電変換装置を適用した撮像システムの構成図。 本発明の第２実施形態に係る光電変換装置の断面構成を示す図。 本発明の第３実施形態に係る光電変換装置の断面構成を示す図。 光電変換装置の光電変換領域における素子分離部の製造方法を示す工程断面図。 本発明の第４実施形態に係る光電変換装置の断面構成を示す図。

符号の説明

３，３０３ 反射防止部
１１ 素子分離部
２００，３００，４００，５００ 光電変換装置
２２０，３２０，４２０，５２０ 光電変換領域

Claims (11)

1. 光電変換領域と周辺領域とを含む半導体基板を有する光電変換装置であって、
   前記光電変換領域には、
   光に応じた電荷を発生させる複数の光電変換部と、
   前記複数の光電変換部を電気的に分離する素子分離部と、
   前記素子分離部の上方から前記素子分離部へ入射した光の反射を、前記素子分離部の底面のみにおいて、あるいは、前記素子分離部の底面及び側面下部のみにおいて防止するように形成された反射防止部と、
   が配された
   ことを特徴とする光電変換装置。
2. 前記光電変換領域には、前記素子分離部の下に第１の半導体領域が配され、
   前記反射防止部の屈折率は、前記素子分離部の屈折率と前記第１の半導体領域の屈折率との間の値であり、
   前記反射防止部は、前記素子分離部と前記第１の半導体領域との界面の反射率を低減する
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記第１の半導体領域は、シリコンで形成されており、
   前記素子分離部は、シリコン酸化物で形成されており、
   前記反射防止部は、シリコン窒化物で形成されている
   ことを特徴とする請求項２に記載の光電変換装置。
4. 前記光電変換領域には、前記複数の光電変換部のそれぞれの上方にカラーフィルタが配され、
   前記反射防止部の厚さは、前記カラーフィルタを透過する光の反射を防止する値である
   ことを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
5. 前記カラーフィルタは、原色フィルターであり、
   前記反射防止部の厚さは、３０ｎｍ以上１０５ｎｍ以下の値である
   ことを特徴とする請求項４に記載の光電変換装置。
6. 前記光電変換領域には、前記素子分離部の上方から前記素子分離部へ入射した光を前記素子分離部の側面で反射させるように形成された反射部が配された
   ことを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。
7. 前記光電変換領域には、前記素子分離部の側方に隣接して第２の半導体領域が配され、
   前記反射部の屈折率と前記第２の半導体領域の屈折率との差は、前記素子分離部の屈折率と前記第２の半導体領域の屈折率との差より大きく、
   前記反射部は、前記素子分離部と前記第２の半導体領域との界面の反射率を向上させる
   ことを特徴とする請求項６に記載の光電変換装置。
8. 前記第２の半導体領域は、シリコンで形成されており、
   前記素子分離部は、シリコン酸化物で形成されており、
   前記反射部は、シリコン酸化物より屈折率の低い物質で形成されている
   ことを特徴とする請求項７に記載の光電変換装置。
9. 前記光電変換領域には、前記素子分離部の側方に隣接して第２の半導体領域が配され、
   前記第２の半導体領域は、シリコンで形成されており、
   前記素子分離部は、シリコン酸化物で形成されており、
   前記反射部は、金属で形成されている
   ことを特徴とする請求項６に記載の光電変換装置。
10. 請求項１から９のいずれか１項に記載の光電変換装置と、
    前記光電変換装置の前記光電変換領域へ像を形成する光学系と、
    前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、
    を備えたことを特徴とする撮像システム。
11. 光電変換領域と周辺領域とを有し、光に応じた電荷を発生させる複数の光電変換部と、前記複数の光電変換部を電気的に分離する素子分離部とが前記光電変換領域に配された光電変換装置の製造方法であって、
    半導体基板の表面のうち前記光電変換領域とすべき領域の一部に溝を形成する第１のステップと、
    前記素子分離部の上方から前記素子分離部へ入射した光の反射を、前記素子分離部の底面のみにおいて、あるいは、前記素子分離部の底面及び側面下部のみにおいて防止するように、前記溝の底面のみに、あるいは、前記溝の底面及び側面下部のみに、反射防止部を形成する第２のステップと、
    前記第２のステップの後に、前記素子分離部を形成する第３のステップと、
    を備えたことを特徴とする光電変換装置の製造方法。

Images