JP4651815B2 - ダマシン配線および半導体装置 - Google Patents

Description

この発明はダマシン配線および半導体装置に関する。より詳細には、この発明は、ボンディングパッドをパッド溝およびそのパッド溝に埋め込んだ金属膜ないし導電膜によって形成した、ダマシン配線およびそれを用いる半導体装置に関する。

近年では、半導体装置における配線を多層化する際に、金属膜ないし導電膜を絶縁膜に埋め込む、いわゆるダマシン(damascene)法が採用されつつある。

一般的なダマシン配線では、簡単に説明すると、図１（ａ）に示すように半導体基板１上に形成された絶縁膜２を、図１（ｂ）に示すように、配線に対応するようパターニングされたレジスト３をマスクとしてエッチングして、溝４を形成する。続いて、レジスト３を除去した後、図１（ｃ）に示すように、溝４を覆うようにして導電膜５を形成する。そして、図１（ｄ）に示すように、たとえば化学機械的研磨法（Chemical Mechanical Polish Method：以下、「ＣＭＰ法」という。）等を用いた研磨工程において、溝４以外の部分の導電膜５を除去する。

導電膜５をＣＭＰ法によって除去する場合には、図２に示すように、溝の開口面積が大きいほど溝に埋め込まれた導電膜の研磨レートが大きくなることが知られている。したがって、一般配線のように溝の開口面積が小さい部分では特に問題は生じないが、図３に示すボンディングパッド６のように溝の開口面積が大きい部分では、図４に示すように、溝中の導電膜５が研磨材によって皿状に削られてしまい、いわゆるディッシング（dishing)を生じる。そのために、ボンディングパッドとＩＣフレームとの接続時に、肉厚が薄くなった中央部Ａにおいて、断線や抵抗値の上昇が生じることがあった。

それゆえに、この発明の主たる目的は、新規な、ダマシン配線および半導体装置を提供することである。

この発明の他の目的は、ボンディングパッドにおけるディッシングに起因する抵抗値の上昇や断線を防止できる、ダマシン配線およびそれを用いる半導体装置を提供することである。

この発明は、絶縁膜に形成された配線溝およびこれに連通するパッド溝、パッド溝中において絶縁膜を部分的に除去しないことによって絶縁膜で形成されるかつパッド溝の実質的な開口面積を小さくする複数の閉鎖突条、配線溝およびパッド溝中に埋め込まれる導電膜、およびパッド溝中に形成されるかつ導電膜と絶縁膜の下に配置されている別の導電膜とを電気的に接続するコンタクトホールを備えるダマシン配線において、複数の閉鎖突条はそれぞれ異なる大きさを有し、閉鎖する範囲の大きい閉鎖突条が閉鎖する範囲の小さい閉鎖突条を囲み、少なくともパッド溝の中央部を閉鎖するように設け、パッド溝内には閉鎖突条として、複数の閉鎖突条のみ設けられたことを特徴とする、ダマシン配線である。

このようなダマシン配線を半導体装置に用いた場合、その半導体装置の発明は、半導体基板、半導体基板上に形成される絶縁膜、絶縁膜上に形成されかつ半導体素子に通じる配線溝、絶縁膜上に形成されかつ配線溝に通じるパッド溝、パッド溝中において絶縁膜を部分的に除去しないことによって絶縁膜で形成されるかつパッド溝の実質的な開口面積を小さくする複数の閉鎖突条、配線溝およびパッド溝中に埋め込まれる導電膜、およびパッド溝中に形成されるかつ導電膜と絶縁膜の下に配置されている別の導電膜とを電気的に接続するコンタクトホールを備える半導体装置において、複数の閉鎖突条はそれぞれ異なる大きさを有し、閉鎖する範囲の大きい閉鎖突条が閉鎖する範囲の小さい閉鎖突条を囲み、少なくともパッド溝の中央部を閉鎖するように設け、パッド溝内には閉鎖突条として、複数の閉鎖突条のみ設けられたことを特徴とする、半導体装置である。

ＣＭＰ法等によって導電膜を除去する際には、パッド溝を細分する複数の閉鎖突条が研磨材のストッパとして機能する。したがって、パッド溝中の導電膜が過剰に削り取られる、いわゆるディッシングは生じない。そのため、この発明によれば、ボンディングパッドにおけるディッシングに起因する抵抗値の上昇や断線を防止できる。

複数の閉鎖突条は、導電膜を分断するように形成される。導電膜を分断する場合には、分断された導電膜部分を互いに電気的に一体化する手段が必要である。その手段は、絶縁膜に形成されたかつ導電膜と絶縁膜の下に配置されている別の導電膜とを電気的に接続するコンタクトホールでよい。

この発明によれば、ボンディングパッドにおけるディッシングに起因する抵抗値の上昇や断線を防止できる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

図１は一般的なダマシン配線の方法を示す図解図である。 図２はＣＭＰの一般的な研磨特性を示すグラフである。 図３は従来技術を示す図解図である。 図４は図３におけるＩＶ−ＩＶ断面図である。 図５はこの発明の一実施例を示す図解図である。 図６は図５におけるＶＩ−ＶＩ断面図である。 図７は図５実施例の形成方法を示す図解図である。 図８はこの発明の他の実施例を示す図解図である。 図９はこの発明の他の実施例を示す図解図である。 図１０はこの発明の他の実施例を示す図解図である。 図１１は図１０におけるＸＩ−ＸＩ断面図である。 図１２はこの発明の他の実施例を示す図解図である。 図１３はこの発明の他の実施例を示す図解図である。

図５および図６に示すこの実施例の半導体装置１０は、たとえばシリコン（Ｓｉ）等からなる半導体基板１２を含む。ただし、半導体基板１２の材料は他の任意のものであってよい。この半導体基板１２上には、図示しないが、能動素子および／または受動素子を含む半導体素子が形成されている。

半導体装置１０のダマシン配線部１１は、半導体基板１２上において、その半導体素子（図示せず）から延びる配線溝１６，およびその配線溝１６に連通するパッド溝１８を含む。すなわち、半導体基板１２上には、たとえば酸化シリコン（ＳｉＯ_２）等からなる絶縁膜１４が一様の膜厚で形成され、絶縁膜１４には、配線溝１６およびこれに連通するパッド溝１８が形成される。絶縁膜１４の材料は他の任意のものでよい。

なお、図５および図６では、図解および説明の簡単化のために、半導体基板１２の表面に直接絶縁膜１４が形成されたものとして図示されている。しかしながら、実際の半導体装置においては、周知のように、半導体基板１２上に１層または複数層の半導体素子層を形成していて、各半導体素子層に必要に応じて配線層が形成されるものである。そして、上述の配線溝１６は半導体素子（図示せず）とパッド溝１８とを電気的に接続するもので、パッド溝１８は、図示しないＩＣフレームとの間でワイヤボンディングするためのボンディングパッドとして機能する。つまり、パッド溝１８は各層の半導体素子を必要に応じてＩＣフレームに引き出すための接続部である。

このようなダマシン配線部１１では、従来では、配線溝１６およびパッド溝１８内に銅（Ｃｕ），アルミニウム（Ａｌ），テングステン（Ｗ）等のような導電膜を形成するだけであった。

しかしながら、この実施例においては、開口面積が相対的に大きいパッド溝１８において、先に述べたディッシングを防止するために、以下の工夫が施されている。すなわち、パッド溝１８内には、絶縁膜１４が島状に残され、したがってパッド溝１８は、その複数の島状突部２０によって細分される。ただし、島状突起２０はパッド溝１８内の一部を他の一部から分断するものではなく、パッド溝１８の島状突起２０を除く部分は互いに連通している。つまり、この実施例のパッド溝１８は、全体としては大きく開口されているが、島状突起２０によって実質的な開口面積が小さくされている。具体的には、この実施例では、パッド溝１８の一辺が５０〜２００μｍ程度に設定され、突部２０の間隔が５〜２０μｍ程度に設定される。

このように複数の島状突起２０が形成されたパッド溝１８内に、配線溝１６内と同様に、上述の金属あるいは他の導電材料からなる導電膜２２を形成する。したがって、半導体装置１０に形成された半導体素子（図示せず）が、配線溝１６中に埋め込まれた導電膜２２を通して、パッド溝１８すなわちパッド溝１８内に埋め込まれた導電膜２２に電気的に接続される。そのため、パッド溝１８内に形成された導電膜２２に接続ワイヤ（図示せず）をボンディングすることによって、半導体素子が接続ワイヤすなわちＩＣリードフレームと電気的に接続される。

以下には、図７に従って、上述のダマシン配線部１１を有するこの実施例の半導体装置１０の具体的な製造方法を説明する。なお、図７においても、便宜上、半導体基板１２の表面に絶縁膜１２が形成されているが、先に述べたように、半導体装置１０には適宜数の半導体素子層が形成されていて、図７は便宜上、１層のみの配線構造のみを示すことに留
意されたい。

図７（ａ）に示すように半導体基板１２上に熱酸化法等によって絶縁膜１４を積層した後、図７（ｂ）に示すように絶縁膜１４を、結果的に島状突起２０が残るようにパターニングしたレジスト２４でマスクして、エッチングすることによって、配線溝１６およびパッド溝１８を形成する。このときパッド溝１８内には、複数の島状突起２０が形成されている。続いて、レジスト２４を除去した後、図７（ｃ）に示すように、配線溝１６およびパッド溝１８を含む半導体基板１２上に、全面に亘って、たとえばＣＶＤ法や高温スパッタ法により、導電膜２２を形成する。そして、図７（ｄ）に示すように、絶縁膜１４上に形成された導電膜２２をＣＭＰ法によって除去する。

ＣＭＰ法では、定盤に張り付けられた研磨パッドに、基板ホルダに装着された半導体基板１２（絶縁膜１４および導電膜２２を含む。）を押し当て、研磨パッドに研磨微粒子を含むスラリーを供給しながら、定盤および基板ホルダの双方を回転する。そして、絶縁膜１４上に形成された導電膜２２が削り取られた時点で、研磨を終了する。このとき、ＣＭＰでの絶縁膜１４の研磨レートが導電膜２２の研磨レートよりも小さくなるように、研磨微粒子の種類（材料，粒度等）が選ばれる。発明者等の実験によれば、具体的には、（導電膜２２の研磨レート）／（絶縁膜１４の研磨レート）≧２０-１０程度の研磨レートの比が望ましい。なぜなら、ＣＭＰでは、絶縁膜１４上の導電膜２２はできるだけ速く除去するの必要があるが、研磨による絶縁膜１４自体の損傷をできるだけ防止するとともに、島状突起２０はパッド溝１８内の導電膜２２のオーバーポリッシュを防止するものであり、そのためには絶縁膜１４の研磨に対する抵抗力を導電膜２２のそれに比べて大きくする必要がある。

この実施例によれば、導電膜２２の除去工程（図７（ｄ））において、研磨レートが小さい突部２０（絶縁膜１４）が研磨パッドによる導電膜２２の研磨の進行を阻止するので、パッド溝１８内の導電膜２２が過剰に削り取られるのを防止できる。したがって、パッド溝１８部分でのディッシングに起因する抵抗値の上昇や断線を防止できる。

つまり、図３および図４に示す従来技術では、パッド溝６の開口全面に研磨パッド（図示せず）が接触するので、開口面積の大きいパッド溝６の部分では、部分的にオーバーポリッシュが生じ、結果としてディッシングを生じている。これに対して、この実施例によれば、パッド溝１８の全体の開口面積は大きいものの、開口が島状突起２０によって細分され、島状突起２０に挟まれた部分についてみれば、開口面積は小さくなる。そのため、オーバーポリッシュは生じず、結果的に、パッド溝１８内の導電膜２２の表面は、図６や図７（ｄ）に示すように、平坦になる。

このように、この発明では、開口面積が大きいほど研磨レートが大きくなるという研磨特性を有するＣＭＰ法を用いるときに、パッド溝中に突起を形成することによって実質的な開口面積を小さくし、それによってディッシングを防止するようにしている。

なお、突部２０は、パッド溝１８を細分するものであればよく、その形状は、図８に示すような直線であってもよく、あるいは図９に示すような螺旋であってもよい。

すなわち、図８に示す実施例では、矩形のパッド溝１８の４辺のそれぞれの内縁から内方に向かって延びるように複数の突起ないし突条２０が形成される。ただし、この場合も、パッド溝１８の他の部分は互いに連通する。この実施例でも、複数の突条２０相互間および各辺から延びる突条相互間さらには、突条２０とパッド溝１８の内縁との間において、実質的な開口面積が減じられている。

図９の実施例では、パッド溝１８内に、１本の突条２０が螺旋状に形成される。図９の実施例では、突条２０が渦巻状に形成されるので、パッド溝１８内が分断されることはない。このように、螺旋状の突条２０を形成することによって、突条２０の各部分間および突条２０とパッド溝１８の内縁間において、開口面積が実質的に低減される。

また、必要であれば、図１０〜図１３に示すように、パッド溝１８の底部を構成する絶縁膜１４に接続孔ないしコンタクトホール２６を設け、導電膜２２と図示しない下層の導電膜とをそのコンタクトホール２６によって電気的に接続するようにしてもよい。

ここで、図１０および図１１を参照して、絶縁膜１４にコンタクトホール２６を形成する実施例について詳細に説明する。この実施例は、図１１に示すように、絶縁膜１４の下に別の層が形成されている半導体装置に適用される。すなわち、半導体基板１２上には、別の絶縁膜２８が形成され、その絶縁膜２８上に別の導電膜３０が形成される。そして、上述の絶縁膜１４が別の導電膜３０の上に形成される。パッド溝１８の底面に、それぞれが絶縁膜１４を貫通する複数のコンタクトホール２６を形成する。パッド溝１８中に金属膜ないし導電膜２２を形成するとき、その金属ないし導電材料がコンタクトホール２６中にも埋め込まれ、したがって、上層の導電膜２２と下層の導電膜３０とが互いに電気的に接続される。このように、パッド溝１８にコンタクトホール２６を形成して導電膜２２および３０を接続することによって、パッド溝１８中に突起２０を形成する場合に予想される不都合を解消することができる。

すなわち、この発明に従ってパッド溝１８中に突起や突条を形成すると、パッド溝１８の容積すなわちパッド溝１８中の導電膜２２の体積を減じることになる。パッド溝１８中の導電膜２２の体積が小さくなることによって、ボンディングパッドにおける電気抵抗が大きくなることが予想される。しかしながら、、図１０および図１１実施例のように、導電膜２２を導電膜３０に接続するようにすれば、導電膜２２の実効体積が増大されるので、電気抵抗の増大を可及的抑制することかできる。

図１２に示す実施例は、図８実施例にコンタクトホール２６を設けることによって、パッド溝１８中の導電膜２２を下層の導電膜と一体化するものである。

図１３の実施例では、図９実施例とは異なり、突条２０を閉鎖ループとして形成している。したがって、この実施例では、上述の各実施例とは異なり、パッド溝１８中の導電膜２２が突条２０によって分断されることになる。このような場合、上述のコンタクトホール２６は特に有効である。すなわち、コンタクトホール２６を形成することによって、パッド溝１８中の導電膜２２が下層の導電膜３０（図１１）に接続されるので、その導電膜３０を通してパッド溝１８中の導電膜２２の各分断部分が電気的に一体化される。つまり、図１３実施例では、突条ないし突部２０を閉鎖突条として形成しているが、導電膜２２は接続孔２６を通して下層の導電膜に接続されているので、突起ないし突条２０によるパッド溝１８内での断線の問題は生じない。

なお、この発明において、パッド溝の実質的開口面積を減じるための突起ないし突条は、パッド溝内に、複数設けられてもよく、１つの突起ないし突条のみが用いられてもよい。

この発明が詳細に説明され図示されたが、それは単なる図解および一例として用いたものであり、限定であると解されるべきではないことは明らかであり、この発明の精神および範囲は添付された特許請求の範囲の文言によってのみ限定される。

１０ …半導体装置
１１ …ダマシン配線部
１２ …半導体基板
１４，２８ …絶縁膜
１６ …配線溝
１８ …パッド溝
２０ …突起（島状突起，突条，突部）
２２，３０ …導電膜
２４ …レジスト
２６ …コンタクトホール

Claims (6)

1. 絶縁膜に形成された配線溝およびこれに連通するパッド溝、
   前記パッド溝中において前記絶縁膜を部分的に除去しないことによって前記絶縁膜で形成されるかつ前記パッド溝の実質的な開口面積を小さくする複数の閉鎖突条、
   前記配線溝および前記パッド溝中に埋め込まれる導電膜、および
   前記パッド溝中に形成されるかつ前記導電膜と前記絶縁膜の下に配置されている別の導電膜とを電気的に接続するコンタクトホールを備えるダマシン配線において、
   前記複数の閉鎖突条は、それぞれ異なる大きさを有し、閉鎖する範囲の大きい前記閉鎖突条が閉鎖する範囲の小さい前記閉鎖突条を囲み、少なくとも前記パッド溝の中央部を閉鎖するように設け、
   前記パッド溝内には閉鎖突条として、前記複数の閉鎖突条のみ設けられたことを特徴とする、ダマシン配線。
2. 前記複数の閉鎖突条を、前記パッド溝の中央を中心として上下に分断する第１突条をさらに備える、請求項１記載のダマシン配線。
3. 前記複数の閉鎖突条を、前記パッド溝の中央を中心として左右に分断する第２突条をさらに備える、請求項１または２記載のダマシン配線。
4. 半導体基板、
   前記半導体基板上に形成される絶縁膜、
   前記絶縁膜上に形成されかつ半導体素子に通じる配線溝、
   前記絶縁膜上に形成されかつ前記配線溝に通じるパッド溝、
   前記パッド溝中において前記絶縁膜を部分的に除去しないことによって前記絶縁膜で形成されるかつ前記パッド溝の実質的な開口面積を小さくする複数の閉鎖突条、
   前記配線溝および前記パッド溝中に埋め込まれる導電膜、および
   前記パッド溝中に形成されるかつ前記導電膜と前記絶縁膜の下に配置されている別の導電膜とを電気的に接続するコンタクトホールを備える半導体装置において、
   前記複数の閉鎖突条は、それぞれ異なる大きさを有し、閉鎖する範囲の大きい前記閉鎖突条が閉鎖する範囲の小さい前記閉鎖突条を囲み、少なくとも前記パッド溝の中央部を閉鎖するように設け、
   前記パッド溝内には閉鎖突条として、前記複数の閉鎖突条のみ設けられたことを特徴とする、半導体装置。
5. 前記複数の閉鎖突条を、前記パッド溝の中央を中心として上下に分断する第１突条をさらに備える、請求項４記載の半導体装置。
6. 前記複数の閉鎖突条を、前記パッド溝の中央を中心として左右に分断する第２突条をさらに備える、請求項４または５記載の半導体装置。

Images