JP3229278B2 - ダマシン金属回路パターンの平坦化方法 - Google Patents
ダマシン金属回路パターンの平坦化方法Info
- Publication number
- JP3229278B2 JP3229278B2 JP00512899A JP512899A JP3229278B2 JP 3229278 B2 JP3229278 B2 JP 3229278B2 JP 00512899 A JP00512899 A JP 00512899A JP 512899 A JP512899 A JP 512899A JP 3229278 B2 JP3229278 B2 JP 3229278B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wafer
- circuit pattern
- chip
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 99
- 239000002184 metal Substances 0.000 title claims description 99
- 238000000034 method Methods 0.000 title claims description 47
- 238000005498 polishing Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000012634 fragment Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 80
- 239000010410 layer Substances 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920005830 Polyurethane Foam Polymers 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012120 mounting media Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011496 polyurethane foam Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体ウエハを研磨
するためのシステムおよび方法に関し、より詳細には、
高度のダマシン(damascene)平坦度を達成するために
化学機械研磨法を用いてウエハ上のダマシン法で形成さ
れた相互接続を研磨することに関する。
するためのシステムおよび方法に関し、より詳細には、
高度のダマシン(damascene)平坦度を達成するために
化学機械研磨法を用いてウエハ上のダマシン法で形成さ
れた相互接続を研磨することに関する。
【0002】
【従来の技術】集積回路素子の製造においては、通常、
多数の集積回路を1つの半導体ウエハ上に同時に構築す
る。その後、このウエハを切断することにより、個々の
集積回路素子に分割する。
多数の集積回路を1つの半導体ウエハ上に同時に構築す
る。その後、このウエハを切断することにより、個々の
集積回路素子に分割する。
【0003】通常、集積回路素子は、メタライゼーショ
ン、誘電体、および他の材料をウエハ表面上に付着して
積層相互接続構造を形成する一連の積層工程によって作
成される。この製造工程における1つの重要なステップ
は絶縁層内に相互接続を形成することである。相互接続
は集積回路素子の異なる層を接続し、高度の複雑さと高
い回路密度を有する集積回路素子を提供する。
ン、誘電体、および他の材料をウエハ表面上に付着して
積層相互接続構造を形成する一連の積層工程によって作
成される。この製造工程における1つの重要なステップ
は絶縁層内に相互接続を形成することである。相互接続
は集積回路素子の異なる層を接続し、高度の複雑さと高
い回路密度を有する集積回路素子を提供する。
【0004】相互接続を形成する1つの方法は、一般に
エッチングによって平面誘電層内にバイアまたはトレン
チのパターンを形成し、次いでこのパターンに金属を充
填する、ダマシン方法を使用するものである。通常、過
剰の金属が付着され、誘電体の上表面を覆う。次いでパ
ターン化した金属表面までこの過剰の金属を研磨除去す
る。この製造工程の他のステップにおけるのと同様に、
研磨された相互接続ダマシン層が平坦であることが非常
に重要である。
エッチングによって平面誘電層内にバイアまたはトレン
チのパターンを形成し、次いでこのパターンに金属を充
填する、ダマシン方法を使用するものである。通常、過
剰の金属が付着され、誘電体の上表面を覆う。次いでパ
ターン化した金属表面までこの過剰の金属を研磨除去す
る。この製造工程の他のステップにおけるのと同様に、
研磨された相互接続ダマシン層が平坦であることが非常
に重要である。
【0005】超高密度集積回路を製造するのに必要な平
坦度を達成するために、通常、化学機械平坦化法が現在
当業界において用いられている。一般に、化学機械平坦
化(CMP)法では化学反応性の研磨剤スラリで濡れた
移動する研磨表面に半導体ウエハを押しつける。スラリ
は通常塩基性、酸性または中性で、一般にアルミナまた
はシリカの粒子を含む。研磨表面は通常、発泡ポリウレ
タンなどの比較的柔らかい多孔質材料で作られた平面パ
ッドである。このパッドは通常平面プラテン上に装着さ
れる。
坦度を達成するために、通常、化学機械平坦化法が現在
当業界において用いられている。一般に、化学機械平坦
化(CMP)法では化学反応性の研磨剤スラリで濡れた
移動する研磨表面に半導体ウエハを押しつける。スラリ
は通常塩基性、酸性または中性で、一般にアルミナまた
はシリカの粒子を含む。研磨表面は通常、発泡ポリウレ
タンなどの比較的柔らかい多孔質材料で作られた平面パ
ッドである。このパッドは通常平面プラテン上に装着さ
れる。
【0006】CMP法において、ウエハは通常真空によ
りまたは接着剤などの装着媒体によりキャリア板に固定
され、ウエハが回転式ターンテーブルに取り付けた研磨
パッドと摩擦接触するように、キャリアを通じて加圧板
によりウエハに力の負荷が加えられる。キャリアおよび
加圧板もまた回転式ターンテーブルからの駆動摩擦の結
果、または加圧板に直接取り付けた回転駆動手段により
回転する。通常の研磨機において、ウエハはウエハを研
磨する研磨表面を横切って移送される。このCMP法は
周知で、米国特許第5,423,716号はその例であ
り、同特許の開示を参照により本明細書に合体する。
りまたは接着剤などの装着媒体によりキャリア板に固定
され、ウエハが回転式ターンテーブルに取り付けた研磨
パッドと摩擦接触するように、キャリアを通じて加圧板
によりウエハに力の負荷が加えられる。キャリアおよび
加圧板もまた回転式ターンテーブルからの駆動摩擦の結
果、または加圧板に直接取り付けた回転駆動手段により
回転する。通常の研磨機において、ウエハはウエハを研
磨する研磨表面を横切って移送される。このCMP法は
周知で、米国特許第5,423,716号はその例であ
り、同特許の開示を参照により本明細書に合体する。
【0007】ウエハから形成される半導体素子に関し
て、この素子は通常バイアまたは層間相互接続によって
相互接続された集積回路を形成する、金属線などの複数
の層間にまたがる回路を含む。ダマシン法においては、
相互接続のメタライゼーションは誘電層中に所望の回路
を素子の能動領域までエッチングすることによって行わ
れる。導電性金属の薄層を、たとえば真空蒸着、スパッ
タ、または化学的気相付着(CVD)法によりウエハ全
体に付着する。この金属層の不要な部分をCMPによっ
て除去し、相互接続としての細い金属線を残す。
て、この素子は通常バイアまたは層間相互接続によって
相互接続された集積回路を形成する、金属線などの複数
の層間にまたがる回路を含む。ダマシン法においては、
相互接続のメタライゼーションは誘電層中に所望の回路
を素子の能動領域までエッチングすることによって行わ
れる。導電性金属の薄層を、たとえば真空蒸着、スパッ
タ、または化学的気相付着(CVD)法によりウエハ全
体に付着する。この金属層の不要な部分をCMPによっ
て除去し、相互接続としての細い金属線を残す。
【0008】単純ダマシン構造および二重ダマシン層は
共に同じ方法で作成でき、どちらの方法もウエハを相互
接続表面まで研磨して平坦な表面を与えるためにCMP
法を必要とする。困ったことに、平坦でない表面をもた
らすディッシング(dishing)などの問題が生じる。研
磨はウエハ全体の金属が無くなるまで、すなわち金属が
誘電体表面には全然なく以前にエッチングされた線だけ
に残るように行う必要があるため、ディッシング効果は
特に深刻である。著しい過剰研磨が通常必要であり、そ
の結果、誘電体表面から100nmほどもの誘電体の侵
食および金属のディッシングが生じることが知られてい
る。その結果、過剰研磨された領域内の相互接続の厚み
が著しく減少し、ウエハの他の領域または個々の集積回
路素子中の相互接続に比べて面積抵抗が増大する。さら
に、CMP後のウエハ表面上に不均一なトポグラフィが
生じ、続く誘電層の付着の後僅かに細くなることが繰り
返し生じ、製造工程の後のステップで問題になる。
共に同じ方法で作成でき、どちらの方法もウエハを相互
接続表面まで研磨して平坦な表面を与えるためにCMP
法を必要とする。困ったことに、平坦でない表面をもた
らすディッシング(dishing)などの問題が生じる。研
磨はウエハ全体の金属が無くなるまで、すなわち金属が
誘電体表面には全然なく以前にエッチングされた線だけ
に残るように行う必要があるため、ディッシング効果は
特に深刻である。著しい過剰研磨が通常必要であり、そ
の結果、誘電体表面から100nmほどもの誘電体の侵
食および金属のディッシングが生じることが知られてい
る。その結果、過剰研磨された領域内の相互接続の厚み
が著しく減少し、ウエハの他の領域または個々の集積回
路素子中の相互接続に比べて面積抵抗が増大する。さら
に、CMP後のウエハ表面上に不均一なトポグラフィが
生じ、続く誘電層の付着の後僅かに細くなることが繰り
返し生じ、製造工程の後のステップで問題になる。
【0009】
【発明が解決しようとする課題】従来の技術の問題点お
よび欠点を念頭に置けば、したがって本発明の目的はダ
マシン法において金属層で被覆された半導体ウエハおよ
び他の工作物を研磨する方法を提供することである。
よび欠点を念頭に置けば、したがって本発明の目的はダ
マシン法において金属層で被覆された半導体ウエハおよ
び他の工作物を研磨する方法を提供することである。
【0010】本発明の別の目的は、製造工程のダマシン
・ステップにおける半導体ウエハおよび他の工作物を研
磨するための装置を提供することである。
・ステップにおける半導体ウエハおよび他の工作物を研
磨するための装置を提供することである。
【0011】本発明の別の目的は、本発明の改良された
方法および装置を用いて作成された半導体ウエハを含む
平坦な工作物を提供することである。
方法および装置を用いて作成された半導体ウエハを含む
平坦な工作物を提供することである。
【0012】本発明の他の目的および利点は以下の記述
から容易に明らかになるであろう。
から容易に明らかになるであろう。
【0013】
【課題を解決するための手段】上記および当業者にとっ
て明らかであるその他の目的および利点は、第1の態様
において、金属被覆シリコン・ウエハ上の複数の離散的
(discrete)の集積回路チップのダマシン金属回路パタ
ーンを平坦化するための方法であって、好ましくはウエ
ハ上の各チップを複数の領域に分割するステップと、各
チップの各領域の金属密度をその領域の回路パターンに
基づいて決定するステップと、各チップ上の各領域にダ
ミー回路パターンを付加し、各領域に少なくとも最小限
の金属密度を提供し、あるいは各領域に対する最大金属
密度または最小金属密度あるいはその両方を設定するス
テップと、各チップ上の誘電層中の開口部として所望の
回路パターンと任意のダミー回路パターンの両方を形成
するステップと、このパターン化した誘電層に金属層を
付着して、金属がこの開口部を充填して所望の回路パタ
ーンおよび任意のダミー回路パターンを形成し、かつ回
路パターンを含むウエハ表面を覆うステップと、所望の
回路パターンおよび任意のダミー回路パターンの外側に
金属が残らなくなるまでこの金属被覆ウエハを研磨する
ステップとを含む方法を対象とする本発明において達成
される。
て明らかであるその他の目的および利点は、第1の態様
において、金属被覆シリコン・ウエハ上の複数の離散的
(discrete)の集積回路チップのダマシン金属回路パタ
ーンを平坦化するための方法であって、好ましくはウエ
ハ上の各チップを複数の領域に分割するステップと、各
チップの各領域の金属密度をその領域の回路パターンに
基づいて決定するステップと、各チップ上の各領域にダ
ミー回路パターンを付加し、各領域に少なくとも最小限
の金属密度を提供し、あるいは各領域に対する最大金属
密度または最小金属密度あるいはその両方を設定するス
テップと、各チップ上の誘電層中の開口部として所望の
回路パターンと任意のダミー回路パターンの両方を形成
するステップと、このパターン化した誘電層に金属層を
付着して、金属がこの開口部を充填して所望の回路パタ
ーンおよび任意のダミー回路パターンを形成し、かつ回
路パターンを含むウエハ表面を覆うステップと、所望の
回路パターンおよび任意のダミー回路パターンの外側に
金属が残らなくなるまでこの金属被覆ウエハを研磨する
ステップとを含む方法を対象とする本発明において達成
される。
【0014】広義には、本発明は各集積回路チップの全
体にわたってダマシン金属線回路の均一な分布を提供す
ることを対象とする。通常の集積回路チップでは、ダマ
シン層上の金属回路のパターン係数は最大で約80〜9
0%まで変動し、個々の区域または領域のパターン係数
は、金属で覆われた面積を個々の区域または領域の全面
積で割った値として定義される。したがって、20ミク
ロン×20ミクロンの辺で囲まれた正方形区域において
金属が200平方ミクロンの面積を覆う場合、パターン
係数は50%である。
体にわたってダマシン金属線回路の均一な分布を提供す
ることを対象とする。通常の集積回路チップでは、ダマ
シン層上の金属回路のパターン係数は最大で約80〜9
0%まで変動し、個々の区域または領域のパターン係数
は、金属で覆われた面積を個々の区域または領域の全面
積で割った値として定義される。したがって、20ミク
ロン×20ミクロンの辺で囲まれた正方形区域において
金属が200平方ミクロンの面積を覆う場合、パターン
係数は50%である。
【0015】スパッタまたは他の付着工程中の質量保存
により、付着後の金属表面は、60%という高パターン
係数(HPF)の区域の方が、20%という低パターン
係数(LPF)の区域より低いことが分かっている。そ
の結果、CMP工程中、誘電体の上の金属はHPF区域
とLPF区域とで除去され方が異なる。研磨は以前にエ
ッチングされた線中にのみ金属を残してウエハ全体のパ
ターン化された金属が無くなるまで行われるため、HP
F区域は一般に著しい過剰研磨を受け、その結果、誘電
体表面レベルより100nm下まで誘電体の侵食と金属
のディッシングが起こる。その結果、HPF区域内の線
(相互接続)の厚みまたは高さが薄くまたは短くなり、
そのためLPF区域内のより厚い線と比較して面積抵抗
が増大する。
により、付着後の金属表面は、60%という高パターン
係数(HPF)の区域の方が、20%という低パターン
係数(LPF)の区域より低いことが分かっている。そ
の結果、CMP工程中、誘電体の上の金属はHPF区域
とLPF区域とで除去され方が異なる。研磨は以前にエ
ッチングされた線中にのみ金属を残してウエハ全体のパ
ターン化された金属が無くなるまで行われるため、HP
F区域は一般に著しい過剰研磨を受け、その結果、誘電
体表面レベルより100nm下まで誘電体の侵食と金属
のディッシングが起こる。その結果、HPF区域内の線
(相互接続)の厚みまたは高さが薄くまたは短くなり、
そのためLPF区域内のより厚い線と比較して面積抵抗
が増大する。
【0016】ディッシング効果やその他の非平坦化を克
服するために、本発明ではチップ上の諸領域のパターン
係数の差を減少させる。たとえば、最大90%のHPF
区域は、0%または20〜30%のLPF区域と比べて
パターン係数の差が90%にも達することがある。本発
明の1つの特徴は、チップおよびこれに付随してウエハ
の表面全体にわたって均一な金属密度(パターン係数)
を提供することにより、チップ表面全体にわたるパター
ン係数の差を減少させることにある。
服するために、本発明ではチップ上の諸領域のパターン
係数の差を減少させる。たとえば、最大90%のHPF
区域は、0%または20〜30%のLPF区域と比べて
パターン係数の差が90%にも達することがある。本発
明の1つの特徴は、チップおよびこれに付随してウエハ
の表面全体にわたって均一な金属密度(パターン係数)
を提供することにより、チップ表面全体にわたるパター
ン係数の差を減少させることにある。
【0017】本発明の別の態様において、60〜90
%、好ましくは70〜80%の所定の高パターン係数設
計限度を設定する方法が提供される。この方法を用いる
と、HPF区域の設計上限が低くなるので、高パターン
係数区域と低パターン係数区域との差が最小限になる。
%、好ましくは70〜80%の所定の高パターン係数設
計限度を設定する方法が提供される。この方法を用いる
と、HPF区域の設計上限が低くなるので、高パターン
係数区域と低パターン係数区域との差が最小限になる。
【0018】本発明の別の態様において、所定の低パタ
ーン係数設計限度が設定される。たとえば、20〜50
%などの低い設計限度の場合、チップ上の高低パターン
係数間の差が最小限になる。
ーン係数設計限度が設定される。たとえば、20〜50
%などの低い設計限度の場合、チップ上の高低パターン
係数間の差が最小限になる。
【0019】本発明の別の態様において、チップおよび
ウエハ表面全体にわたって金属回路の均一性を増大させ
る、高パターン係数設計限度および低パターン係数設計
限度が定義される。たとえば、HPF限度が70%〜8
0%の最大値に設定され、LPF限度が40%〜50%
の最小値に設定される場合、この区域の回路密度の差は
チップおよびウエハの表面全体にわたってわずか20%
〜40%となり、CMP工程の後侵食またはディッシン
グが極めて少ない金属表面が得られる。
ウエハ表面全体にわたって金属回路の均一性を増大させ
る、高パターン係数設計限度および低パターン係数設計
限度が定義される。たとえば、HPF限度が70%〜8
0%の最大値に設定され、LPF限度が40%〜50%
の最小値に設定される場合、この区域の回路密度の差は
チップおよびウエハの表面全体にわたってわずか20%
〜40%となり、CMP工程の後侵食またはディッシン
グが極めて少ない金属表面が得られる。
【0020】本発明の別の態様において、ダミー回路設
計を用いることによりチップまたはウエハ表面の所与の
どの領域にでも、低パターン係数設計限度を人工的に生
じさせることができる。パターン係数上限を用いること
が好ましいが、必ずしもそうする必要はなく、ダミー回
路パターン・レイアウトを使用するとチップおよびウエ
ハ表面上の回路密度差が最小になり、CMP後に均一な
金属表面が得られる。
計を用いることによりチップまたはウエハ表面の所与の
どの領域にでも、低パターン係数設計限度を人工的に生
じさせることができる。パターン係数上限を用いること
が好ましいが、必ずしもそうする必要はなく、ダミー回
路パターン・レイアウトを使用するとチップおよびウエ
ハ表面上の回路密度差が最小になり、CMP後に均一な
金属表面が得られる。
【0021】基本的に、あるダマシン・レベル上の金属
フィーチャを定義するデータをコンピュータに入力し、
ダミー回路を生成するアルゴリズムを用いて、回路を少
なくとも特定領域のパターン係数下限にまで増大させ
る。回路のタイプおよびサイズは広い範囲で選択できる
が、幅1ミクロンの線を1ミクロン間隔でなど非臨界サ
イズの回路フィーチャを生成させることが好ましい。チ
ップ回路のサイズに倣うことがより好ましい。
フィーチャを定義するデータをコンピュータに入力し、
ダミー回路を生成するアルゴリズムを用いて、回路を少
なくとも特定領域のパターン係数下限にまで増大させ
る。回路のタイプおよびサイズは広い範囲で選択できる
が、幅1ミクロンの線を1ミクロン間隔でなど非臨界サ
イズの回路フィーチャを生成させることが好ましい。チ
ップ回路のサイズに倣うことがより好ましい。
【0022】本発明の重要な特徴は、ダミー線がチップ
設計のフィーチャと電気的接触を持たないことである。
ダミー線をアンダーライン(またはオーバーライン)レ
ベルを介して基板に接続して、寄生ノイズおよびRC遅
延の原因として働く電流を導く線の近傍の浮動キャパシ
タンスを回避するのが理想的である。
設計のフィーチャと電気的接触を持たないことである。
ダミー線をアンダーライン(またはオーバーライン)レ
ベルを介して基板に接続して、寄生ノイズおよびRC遅
延の原因として働く電流を導く線の近傍の浮動キャパシ
タンスを回避するのが理想的である。
【0023】本発明の別の態様において、本発明の方法
はまた、ウエハ全体にわたる金属密度(パターン係数)
の制御も対象とする。これが重要なのは、ウエハの周辺
にはウエハの曲線構造のためにチップには形成されない
がウエハの金属の均一性に影響を与え、CMP工程の後
にディッシングをもたらす可能性がある区域があるから
である。したがって、ウエハ全体がより均一な金属パタ
ーン係数のチップおよびチップ断片で覆われるように、
ウエハの縁部に(メタライゼーションを伴う)部分ダミ
ー・チップを形成するのが本発明の追加の特徴である。
はまた、ウエハ全体にわたる金属密度(パターン係数)
の制御も対象とする。これが重要なのは、ウエハの周辺
にはウエハの曲線構造のためにチップには形成されない
がウエハの金属の均一性に影響を与え、CMP工程の後
にディッシングをもたらす可能性がある区域があるから
である。したがって、ウエハ全体がより均一な金属パタ
ーン係数のチップおよびチップ断片で覆われるように、
ウエハの縁部に(メタライゼーションを伴う)部分ダミ
ー・チップを形成するのが本発明の追加の特徴である。
【0024】本発明のさらに別の態様において、平坦ダ
マシン・ウエハを作成するための装置が提供される。本
発明の方法および装置によって作成されたウエハも本発
明で企図される。
マシン・ウエハを作成するための装置が提供される。本
発明の方法および装置によって作成されたウエハも本発
明で企図される。
【0025】金属被覆シリコン・ウエハ上の複数の離散
的集積回路チップのダマシン金属回路パターンを平坦化
する装置は、回転式ターンテーブル・アセンブリと、前
記ターンテーブル・アセンブリ上に支持された研磨パッ
ドと、前記ターンテーブル・アセンブリの上方に位置
し、平坦化中前記キャリアと前記研磨パッドとの間に配
置されたシリコン・ウエハを保持するように適合された
回転キャリアと、高金属密度パターン係数設計限度また
は低金属密度パターン係数設計限度あるいはその両方を
設定することにより、またはウエハ表面上のダミー回路
設計を使用することにより、(好ましくは領域ごとに)
ウエハ表面を横切って金属のパターン係数(金属密度)
を変化させる手段とを含む。
的集積回路チップのダマシン金属回路パターンを平坦化
する装置は、回転式ターンテーブル・アセンブリと、前
記ターンテーブル・アセンブリ上に支持された研磨パッ
ドと、前記ターンテーブル・アセンブリの上方に位置
し、平坦化中前記キャリアと前記研磨パッドとの間に配
置されたシリコン・ウエハを保持するように適合された
回転キャリアと、高金属密度パターン係数設計限度また
は低金属密度パターン係数設計限度あるいはその両方を
設定することにより、またはウエハ表面上のダミー回路
設計を使用することにより、(好ましくは領域ごとに)
ウエハ表面を横切って金属のパターン係数(金属密度)
を変化させる手段とを含む。
【0026】
【発明の実施の形態】本発明の好ましい実施形態の記述
において、図1ないし図16を参照するが、図で同じ番
号は本発明の同じフィーチャを指す。発明のフィーチャ
は必ずしも図面中で原寸に比例していない。
において、図1ないし図16を参照するが、図で同じ番
号は本発明の同じフィーチャを指す。発明のフィーチャ
は必ずしも図面中で原寸に比例していない。
【0027】図面を参照すると、図1は多数の離散する
チップ11に分割される従来のウエハ10を示す。この
ウエハ10の周辺には、その上に回路が形成されず、ウ
エハを製作し切断して集積回路素子を形成した後に廃棄
されるウエハ上の部分であるいくつかの区域12があ
る。
チップ11に分割される従来のウエハ10を示す。この
ウエハ10の周辺には、その上に回路が形成されず、ウ
エハを製作し切断して集積回路素子を形成した後に廃棄
されるウエハ上の部分であるいくつかの区域12があ
る。
【0028】図2は、ウエハ10上のチップ11の拡大
図である。チップ11は多数の領域17に分割され、通
常各領域はその上に回路を有する。チップ11が何個の
領域17に分割されるかは重要でないが、一般に領域の
数が多いほどCMP工程の後にウエハがより均一(平
坦)になる。通常、たとえば100〜750など約10
00またはそれ以上までの領域数が用いられる。各領域
17は図2に示すように矩形、好ましくは正方形に分割
することが好ましい。通常、ウエハはそれぞれ最大約3
8×38mm(1.5×1.5インチ)の寸法のチップ
約50個を有する。ウエハは通常直径約20cm(8イ
ンチ)である。
図である。チップ11は多数の領域17に分割され、通
常各領域はその上に回路を有する。チップ11が何個の
領域17に分割されるかは重要でないが、一般に領域の
数が多いほどCMP工程の後にウエハがより均一(平
坦)になる。通常、たとえば100〜750など約10
00またはそれ以上までの領域数が用いられる。各領域
17は図2に示すように矩形、好ましくは正方形に分割
することが好ましい。通常、ウエハはそれぞれ最大約3
8×38mm(1.5×1.5インチ)の寸法のチップ
約50個を有する。ウエハは通常直径約20cm(8イ
ンチ)である。
【0029】図3(A)ないし図9(A)および図3
(B)ないし図9(B)において、異なる回路を載せた
チップ11上のいくつかの領域17を示す。HPFおよ
びLPF限度が各領域ごとに設定され、少なくともLP
F限界に達するのに必要なダミー回路が付加されるもの
と仮定する。図3(A)において、領域17はこの領域
の1辺から他の辺に向けて延びる4本の線15を有す
る。図3(B)においては、図3(A)に示した領域1
7にダミー線20が加えられ、修正された領域17Aが
形成されている。したがって、図3(A)の領域17の
回路密度が増加したことが分かる。また、この線は領域
17Aにおいて均一な回路構造を提供するように付加す
ることが好ましい。これは常に可能とはいえないが、平
行な金属線15のみを有するというこの領域17の性質
のため、この場合には容易に設計可能である。
(B)ないし図9(B)において、異なる回路を載せた
チップ11上のいくつかの領域17を示す。HPFおよ
びLPF限度が各領域ごとに設定され、少なくともLP
F限界に達するのに必要なダミー回路が付加されるもの
と仮定する。図3(A)において、領域17はこの領域
の1辺から他の辺に向けて延びる4本の線15を有す
る。図3(B)においては、図3(A)に示した領域1
7にダミー線20が加えられ、修正された領域17Aが
形成されている。したがって、図3(A)の領域17の
回路密度が増加したことが分かる。また、この線は領域
17Aにおいて均一な回路構造を提供するように付加す
ることが好ましい。これは常に可能とはいえないが、平
行な金属線15のみを有するというこの領域17の性質
のため、この場合には容易に設計可能である。
【0030】図4(A)に1本の線15を有する領域1
7を示す。この領域の回路密度を増大させるために、図
4(B)に示すように追加のダミー線20を加えて領域
17Aを形成する。同様に、図5(A)には金属回路線
15が示され、図5(B)ではダミー線20を加えて領
域17Aが形成されている。図6(A)には領域17内
に回路線15が示され、図6(B)に示すようにダミー
線20を領域17に加えて領域17Aが形成されてい
る。
7を示す。この領域の回路密度を増大させるために、図
4(B)に示すように追加のダミー線20を加えて領域
17Aを形成する。同様に、図5(A)には金属回路線
15が示され、図5(B)ではダミー線20を加えて領
域17Aが形成されている。図6(A)には領域17内
に回路線15が示され、図6(B)に示すようにダミー
線20を領域17に加えて領域17Aが形成されてい
る。
【0031】図7(A)には回路を持たない領域17を
示す。図7(B)では、領域17の回路密度を増大させ
るために6本のダミー線20を加えて領域17Aが形成
されている。
示す。図7(B)では、領域17の回路密度を増大させ
るために6本のダミー線20を加えて領域17Aが形成
されている。
【0032】図8(A)には、領域17内の数本の回路
線15を示す。この領域の回路密度はこのチップのHP
F設計パターン係数の上限にあるため、図8(B)の領
域17Aに示すように、ダミー線は加えられていない。
線15を示す。この領域の回路密度はこのチップのHP
F設計パターン係数の上限にあるため、図8(B)の領
域17Aに示すように、ダミー線は加えられていない。
【0033】図9(A)には、領域17内の横方向の回
路線15を示す。図9(B)では、図9(A)に示すよ
うに領域17の回路密度を増大させるために数本のダミ
ー線20を加えて領域17Aが形成されている。
路線15を示す。図9(B)では、図9(A)に示すよ
うに領域17の回路密度を増大させるために数本のダミ
ー線20を加えて領域17Aが形成されている。
【0034】次に図11には、チップの領域にダミー・
メタライゼーションを加える本発明の方法を示す。図1
1(A)には二酸化ケイ素誘電層14を上に載せたシリ
コン基板13を示す。誘電層14内に開口部を相互接続
するための開口部15a、15b、15c、15dが形
成され、層14の表面からシリコン・ウエハ13の表面
へ延びている。この構造は、図3(A)に示した構造に
類似している。図11(B)は図3(B)に示したダミ
ー線の付加と同様のダミー線20の付加を示す。図11
(C)では、金属層16が誘電層14の上面に被覆さ
れ、開口部15a〜15dおよびダミー開口部20を充
填している。図では、領域17の両側にある金属層16
の表面16aおよび16bが、実質上水平(平坦)であ
り、領域17の表面上のメタライゼーションが均一であ
ることを示している。誘電層14中の開口部の高さはh
で示されている。図11(C)のメタライズしたウエハ
はここで従来の手段を使って化学機械研磨にかけ、金属
層16が誘電層14の表面まで除去される。両側の端部
14aおよび14bで示される残りの誘電体表面はチッ
プの領域17全体にわたって実質上水平であることがわ
かる(図11(D))。
メタライゼーションを加える本発明の方法を示す。図1
1(A)には二酸化ケイ素誘電層14を上に載せたシリ
コン基板13を示す。誘電層14内に開口部を相互接続
するための開口部15a、15b、15c、15dが形
成され、層14の表面からシリコン・ウエハ13の表面
へ延びている。この構造は、図3(A)に示した構造に
類似している。図11(B)は図3(B)に示したダミ
ー線の付加と同様のダミー線20の付加を示す。図11
(C)では、金属層16が誘電層14の上面に被覆さ
れ、開口部15a〜15dおよびダミー開口部20を充
填している。図では、領域17の両側にある金属層16
の表面16aおよび16bが、実質上水平(平坦)であ
り、領域17の表面上のメタライゼーションが均一であ
ることを示している。誘電層14中の開口部の高さはh
で示されている。図11(C)のメタライズしたウエハ
はここで従来の手段を使って化学機械研磨にかけ、金属
層16が誘電層14の表面まで除去される。両側の端部
14aおよび14bで示される残りの誘電体表面はチッ
プの領域17全体にわたって実質上水平であることがわ
かる(図11(D))。
【0035】ダミー回路を用いて均一なメタライズした
誘電体表面を提供する本発明の方法を示す図11は、従
来技術のダマシン層の平坦化方法を示す図10に対比さ
れる。すなわち、図10(A)において、チップの領域
17はシリコン基板13およびその上の誘電層14を有
する。誘電体中に高さhの開口部が設けられ、15a〜
15dとして示されている。図10(B)において、金
属層16が誘電層14の表面上に付着され、開口部15
a〜15dを充填し、この誘電体表面を完全に覆ってい
る。質量保存のため、誘電体表面14上に付着した金属
16は不均一(非平坦)で高いレベル16bに対して1
6aで示すように低いレベルの高さをも有する。低いレ
ベル16aは開口部15a、15b、15cを含む高パ
ターン係数区域の上にあり、それに対し、高いレベル1
6bは唯一の開口部15dを含む低パターン係数区域の
上にある。
誘電体表面を提供する本発明の方法を示す図11は、従
来技術のダマシン層の平坦化方法を示す図10に対比さ
れる。すなわち、図10(A)において、チップの領域
17はシリコン基板13およびその上の誘電層14を有
する。誘電体中に高さhの開口部が設けられ、15a〜
15dとして示されている。図10(B)において、金
属層16が誘電層14の表面上に付着され、開口部15
a〜15dを充填し、この誘電体表面を完全に覆ってい
る。質量保存のため、誘電体表面14上に付着した金属
16は不均一(非平坦)で高いレベル16bに対して1
6aで示すように低いレベルの高さをも有する。低いレ
ベル16aは開口部15a、15b、15cを含む高パ
ターン係数区域の上にあり、それに対し、高いレベル1
6bは唯一の開口部15dを含む低パターン係数区域の
上にある。
【0036】次に図10(B)のウエハを化学機械研磨
にかけて、金属層16を誘電層14内の開口部まで除去
する。図10(C)に見られるように、開口部15a、
15b、15cを有する高パターン係数区域の高さh’
は、開口部15dのみを中に有する低パターン係数区域
の高さhより低い。したがって、領域17はディッシン
グされており、図11(D)に示す本発明の方法で作ら
れたメタライズされ平坦化された領域17に対比される
水平なトポグラフィを持たない。
にかけて、金属層16を誘電層14内の開口部まで除去
する。図10(C)に見られるように、開口部15a、
15b、15cを有する高パターン係数区域の高さh’
は、開口部15dのみを中に有する低パターン係数区域
の高さhより低い。したがって、領域17はディッシン
グされており、図11(D)に示す本発明の方法で作ら
れたメタライズされ平坦化された領域17に対比される
水平なトポグラフィを持たない。
【0037】図1に戻って、ウエハ12のチップが形成
されない周辺区域には、周辺区域12に所望の回路密度
を提供するため、前述のようにダミー回路がパターン化
される。これらの周辺区域により高い回路密度を提供す
ることにより、ウエハ全体の平坦度が改善され、ウエハ
上の各チップの平坦化が向上する。前述のように各チッ
プ11にダミー線およびダミー回路を付加するのと同様
に、前記のように周辺部12にもダミー回路が付加され
る。したがって、回路密度を持たない周辺区域12には
少なくともLPF回路密度、好ましくはウエハ上のチッ
プ11のLPFとHPFのほぼ平均の回路密度が提供さ
れる。周辺区域12はチップ11と同様に図2に示すよ
うにゾーン17に分割することが好ましい。各周辺区域
12の各ゾーンには、ウエハ10全体の平坦度を向上さ
せるため、次にダミー回路を設ける。
されない周辺区域には、周辺区域12に所望の回路密度
を提供するため、前述のようにダミー回路がパターン化
される。これらの周辺区域により高い回路密度を提供す
ることにより、ウエハ全体の平坦度が改善され、ウエハ
上の各チップの平坦化が向上する。前述のように各チッ
プ11にダミー線およびダミー回路を付加するのと同様
に、前記のように周辺部12にもダミー回路が付加され
る。したがって、回路密度を持たない周辺区域12には
少なくともLPF回路密度、好ましくはウエハ上のチッ
プ11のLPFとHPFのほぼ平均の回路密度が提供さ
れる。周辺区域12はチップ11と同様に図2に示すよ
うにゾーン17に分割することが好ましい。各周辺区域
12の各ゾーンには、ウエハ10全体の平坦度を向上さ
せるため、次にダミー回路を設ける。
【0038】以上の説明はシリコン・ウエハおよび誘電
体としての酸化ケイ素の使用を対象としてきた。いかな
るウエハ材料および誘電材料も本発明の方法に用いるの
に適していることが、当業者は理解されよう。同様に、
ウエハ表面内のダマシン開口部をメタライズするのにど
んな金属も使用でき、適当な金属にはアルミニウム、
銅、タングステンなどが含まれる。通常、誘電体の表面
上の金属層の厚みは約0.5〜1ミクロンである。
体としての酸化ケイ素の使用を対象としてきた。いかな
るウエハ材料および誘電材料も本発明の方法に用いるの
に適していることが、当業者は理解されよう。同様に、
ウエハ表面内のダマシン開口部をメタライズするのにど
んな金属も使用でき、適当な金属にはアルミニウム、
銅、タングステンなどが含まれる。通常、誘電体の表面
上の金属層の厚みは約0.5〜1ミクロンである。
【0039】本発明を実施するには適当などんなCMP
装置も使用することができる。通常、CMP装置では、
当技術分野で普通に用いられる液状スラリを使用する。
装置も使用することができる。通常、CMP装置では、
当技術分野で普通に用いられる液状スラリを使用する。
【0040】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0041】(1)シリコン・ウエハ上の複数の集積回
路チップのダマシン金属回路パターンを平坦化する方法
であって、ウエハ上の各チップを複数の領域に分割する
ステップと、各チップの各領域の金属密度をその領域の
回路パターンに基づいて決定するステップと、各チップ
上の各領域にダミー回路パターンを付加して、各領域に
少なくとも最小限の金属密度を提供し、あるいは各領域
に対する最大金属密度または最小金属密度あるいはその
両方を設定するステップと、各チップ上の誘電層中の開
口部として所望の回路パターンと任意のダミー回路パタ
ーンの両方を形成するステップと、前記のパターン化し
た誘電層に金属層を付着して、金属が前記開口部を充填
し、かつ前記回路パターンを含むウエハ表面を覆うステ
ップと、所望の回路パターンおよび任意のダミー回路パ
ターンの外側に金属が残らなくなるまで前記の金属被覆
したウエハを研磨するステップとを含む方法。 (2)最大金属密度が約60〜約90%である上記
(1)に記載の方法。 (3)最小金属密度が約20〜約50%である上記
(1)または(2)に記載の方法。 (4)各チップが最大約1000の領域に分割される上
記(1)に記載の方法。 (5)前記領域が正方形である上記(4)に記載の方
法。 (6)ダミー回路パターンが、または最大金属密度また
は最小金属密度あるいはその両方の設定が、ウエハの縁
のチップ断片に提供される上記(1)に記載の方法。 (7)シリコン・ウエハ上の複数の集積回路チップのダ
マシン金属回路パターンを平坦化するための装置であっ
て、回転式ターンテーブル・アセンブリと、前記アセン
ブリ上に支持された研磨パッドと、前記アセンブリの上
方に位置し、平坦化中キャリアと前記研磨パッドの間に
配置されたシリコン・ウエハを保持するように適合され
た回転式キャリアと、高金属密度パターン係数設計限度
または低金属密度パターン係数設計限度あるいはその両
方を設定することにより、またはウエハ表面上のダミー
回路設計を用いることにより、ウエハ表面全体にわたっ
て金属の金属密度を変化させる手段とを含む装置。 (8)高金属密度パターン係数設計限度が約60〜約9
0%である上記(7)に記載の装置。 (9)低金属密度パターン係数設計限度が約20〜約5
0%である上記(7)または(8)に記載の装置。 (10)各チップが最大約1000の領域に分割される
上記(7)に記載の装置。 (11)前記領域が正方形である上記(10)に記載の
装置。 (12)ダミー回路パターンが、または高金属密度パタ
ーン係数設計限度または低金属密度パターン係数設計限
度あるいはその両方の設定が、ウエハの縁部のチップ断
片に提供される上記(7)に記載の装置。 (13)上記(1)に記載の方法によって作成された半
導体ウエハ。 (14)上記(6)に記載の方法によって作成された半
導体ウエハ。
路チップのダマシン金属回路パターンを平坦化する方法
であって、ウエハ上の各チップを複数の領域に分割する
ステップと、各チップの各領域の金属密度をその領域の
回路パターンに基づいて決定するステップと、各チップ
上の各領域にダミー回路パターンを付加して、各領域に
少なくとも最小限の金属密度を提供し、あるいは各領域
に対する最大金属密度または最小金属密度あるいはその
両方を設定するステップと、各チップ上の誘電層中の開
口部として所望の回路パターンと任意のダミー回路パタ
ーンの両方を形成するステップと、前記のパターン化し
た誘電層に金属層を付着して、金属が前記開口部を充填
し、かつ前記回路パターンを含むウエハ表面を覆うステ
ップと、所望の回路パターンおよび任意のダミー回路パ
ターンの外側に金属が残らなくなるまで前記の金属被覆
したウエハを研磨するステップとを含む方法。 (2)最大金属密度が約60〜約90%である上記
(1)に記載の方法。 (3)最小金属密度が約20〜約50%である上記
(1)または(2)に記載の方法。 (4)各チップが最大約1000の領域に分割される上
記(1)に記載の方法。 (5)前記領域が正方形である上記(4)に記載の方
法。 (6)ダミー回路パターンが、または最大金属密度また
は最小金属密度あるいはその両方の設定が、ウエハの縁
のチップ断片に提供される上記(1)に記載の方法。 (7)シリコン・ウエハ上の複数の集積回路チップのダ
マシン金属回路パターンを平坦化するための装置であっ
て、回転式ターンテーブル・アセンブリと、前記アセン
ブリ上に支持された研磨パッドと、前記アセンブリの上
方に位置し、平坦化中キャリアと前記研磨パッドの間に
配置されたシリコン・ウエハを保持するように適合され
た回転式キャリアと、高金属密度パターン係数設計限度
または低金属密度パターン係数設計限度あるいはその両
方を設定することにより、またはウエハ表面上のダミー
回路設計を用いることにより、ウエハ表面全体にわたっ
て金属の金属密度を変化させる手段とを含む装置。 (8)高金属密度パターン係数設計限度が約60〜約9
0%である上記(7)に記載の装置。 (9)低金属密度パターン係数設計限度が約20〜約5
0%である上記(7)または(8)に記載の装置。 (10)各チップが最大約1000の領域に分割される
上記(7)に記載の装置。 (11)前記領域が正方形である上記(10)に記載の
装置。 (12)ダミー回路パターンが、または高金属密度パタ
ーン係数設計限度または低金属密度パターン係数設計限
度あるいはその両方の設定が、ウエハの縁部のチップ断
片に提供される上記(7)に記載の装置。 (13)上記(1)に記載の方法によって作成された半
導体ウエハ。 (14)上記(6)に記載の方法によって作成された半
導体ウエハ。
【図1】多数の集積回路素子(チップ)に分割されたウ
エハを示すウエハの上面図である。
エハを示すウエハの上面図である。
【図2】ウエハ上の1つのチップが多数の領域に分割さ
れた状態を示すチップの上面図である。
れた状態を示すチップの上面図である。
【図3】金属回路を有するチップのある領域(A)、お
よびこの領域上に均一な回路密度を提供するためにさら
にこの上に付加されたダミー回路を有するチップの領域
(B)を示す集積回路素子領域の上面図である。
よびこの領域上に均一な回路密度を提供するためにさら
にこの上に付加されたダミー回路を有するチップの領域
(B)を示す集積回路素子領域の上面図である。
【図4】金属回路を有するチップの別のある領域
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
【図5】金属回路を有するチップの別のある領域
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
【図6】金属回路を有するチップの別のある領域
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
【図7】金属回路を有するチップの別のある領域
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
【図8】金属回路を有するチップの別のある領域
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
【図9】金属回路を有するチップの別のある領域
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
(A)、およびこの領域上に均一な回路密度を提供する
ためにさらにこの上に付加されたダミー回路を有するチ
ップの領域(B)を示す集積回路素子領域の上面図であ
る。
【図10】従来の方法によって、ウエハ上にダマシン・
レベルを形成するための一連のステップを示す概略図で
ある。
レベルを形成するための一連のステップを示す概略図で
ある。
【図11】本発明の方法に従って、ウエハ上にダマシン
・レベルを形成するための一連のステップを示す概略図
である。
・レベルを形成するための一連のステップを示す概略図
である。
10 ウエハ 11 チップ 12 区域 14 二酸化ケイ素誘電層 13 シリコン基板 13 シリコン・ウエハ 14a、14b 端部 15 金属線または回路線 15a、15b、15c、15d 開口部 16 金属層 16a、16b 表面 16a、16b レベル 17、17A 領域 20 ダミー線またはダミー開口部
フロントページの続き (73)特許権者 591209109 シーメンス・アクチェンゲゼルシャフト SIEMENS AKTIENGESE LLSCHAFT ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ 2 (72)発明者 マーク・エイ・ジェイソー アメリカ合衆国20109 バージニア州マ ナサス ダブルトリー・コート 8126 (72)発明者 レイナー・エフ・シュナーベル アメリカ合衆国12590 ニューヨーク州 ワッピンガーズ・フォールズ マックス ウェル・プレイス 5 (56)参考文献 特開 平10−321625(JP,A) 特開 平9−181159(JP,A) 特開 平11−45868(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 622
Claims (6)
- 【請求項1】シリコン・ウエハ上の複数の集積回路チッ
プのダマシン金属回路パターンを平坦化する方法であっ
て、 ウエハ上の各チップを複数の領域に分割する、分割ステ
ップと、 各チップの各領域の金属密度をその領域の回路パターン
に基づいて決定する、金属密度決定ステップと、 前記金属密度決定ステップで決定した各領域の金属密度
に基づいて、各前記領域の金属密度を均一化するよう
に、各チップ上の誘電層中の開口部として所望の回路パ
ターンと任意のダミー回路パターンの両方を形成する、
回路パターン形成ステップと、 前記のパターン化した誘電層に金属層を付着して、金属
が前記開口部を充填し、かつ前記回路パターンを含むウ
エハ表面を覆う、金属層付着ステップと、 所望の回路パターンおよび任意のダミー回路パターンの
外側に金属が残らなくなるまで前記の金属被覆したウエ
ハを研磨する、研磨ステップとを含む方法。 - 【請求項2】前記方法はさらに、前記各領域の金属密度
の最大値を決定する、最大金属密度決定ステップを有
し、 前記回路パターン形成ステップは、前記最大金属密度決
定ステップに基づき、前記各領域の金属密度が、前記最
大値以下になるように、所望の回路パターンと任意のダ
ミー回路パターンの両方を形成し、 前記金属密度の最大値が60〜90%である、請求項1
に記載の方法。 - 【請求項3】前記方法はさらに、前記各領域の金属密度
の最小値を決定する、最小金属密度決定ステップを有
し、 前記回路パターン形成ステップは、前記最小金属密度決
定ステップに基づき、前記各領域の金属密度が、前記最
小値以上になるように、所望の回路パターンと任意のダ
ミー回路パターンの両方を形成し、 前記金属密度の最小値が20〜50%である、請求項1
に記載の方法。 - 【請求項4】前記各チップは、1000の領域に分割さ
れる、請求項1に記載の方法。 - 【請求項5】前記各領域が正方形である、請求項1に記
載の方法。 - 【請求項6】前記領域が、ウェハの縁のチップ断片を含
む、請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/007911 | 1998-01-15 | ||
US09/007,911 US6093631A (en) | 1998-01-15 | 1998-01-15 | Dummy patterns for aluminum chemical polishing (CMP) |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11265866A JPH11265866A (ja) | 1999-09-28 |
JP3229278B2 true JP3229278B2 (ja) | 2001-11-19 |
Family
ID=21728767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00512899A Expired - Fee Related JP3229278B2 (ja) | 1998-01-15 | 1999-01-12 | ダマシン金属回路パターンの平坦化方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6093631A (ja) |
EP (1) | EP0933811A3 (ja) |
JP (1) | JP3229278B2 (ja) |
KR (1) | KR100304847B1 (ja) |
TW (1) | TW471055B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100458594C (zh) * | 2004-03-19 | 2009-02-04 | 株式会社东芝 | 成像设备 |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232231B1 (en) * | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
US6121078A (en) * | 1998-09-17 | 2000-09-19 | International Business Machines Corporation | Integrated circuit planarization and fill biasing design method |
US6284560B1 (en) * | 1998-12-18 | 2001-09-04 | Eastman Kodak Company | Method for producing co-planar surface structures |
US6306755B1 (en) * | 1999-05-14 | 2001-10-23 | Koninklijke Philips Electronics N.V. (Kpenv) | Method for endpoint detection during dry etch of submicron features in a semiconductor device |
US6436807B1 (en) * | 2000-01-18 | 2002-08-20 | Agere Systems Guardian Corp. | Method for making an interconnect layer and a semiconductor device including the same |
US6413863B1 (en) * | 2000-01-24 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process |
US6281114B1 (en) * | 2000-02-07 | 2001-08-28 | Infineon Technologies Ag | Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication |
JP2004501503A (ja) * | 2000-03-07 | 2004-01-15 | マイクロン・テクノロジー・インコーポレーテッド | 集積回路におけるほとんど平坦な絶縁膜の形成方法 |
KR100635872B1 (ko) * | 2000-12-28 | 2006-10-18 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
KR100378195B1 (ko) * | 2001-02-21 | 2003-03-29 | 삼성전자주식회사 | 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체 |
US6611045B2 (en) * | 2001-06-04 | 2003-08-26 | Motorola, Inc. | Method of forming an integrated circuit device using dummy features and structure thereof |
US6609235B2 (en) | 2001-06-22 | 2003-08-19 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for providing a fill pattern for an integrated circuit design |
JP4948715B2 (ja) * | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
US6750139B2 (en) * | 2001-12-12 | 2004-06-15 | Aurora Systems, Inc. | Dummy metal pattern method and apparatus |
US6723646B2 (en) * | 2002-01-25 | 2004-04-20 | Macronix International Co., Ltd. | Method for controlling and monitoring a chemical mechanical polishing process |
US6828678B1 (en) | 2002-03-29 | 2004-12-07 | Silicon Magnetic Systems | Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer |
US7712056B2 (en) * | 2002-06-07 | 2010-05-04 | Cadence Design Systems, Inc. | Characterization and verification for integrated circuit designs |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US7393755B2 (en) * | 2002-06-07 | 2008-07-01 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
US7152215B2 (en) * | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
WO2003104921A2 (en) * | 2002-06-07 | 2003-12-18 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
US20030229875A1 (en) * | 2002-06-07 | 2003-12-11 | Smith Taber H. | Use of models in integrated circuit fabrication |
US7853904B2 (en) * | 2002-06-07 | 2010-12-14 | Cadence Design Systems, Inc. | Method and system for handling process related variations for integrated circuits based upon reflections |
US7124386B2 (en) * | 2002-06-07 | 2006-10-17 | Praesagus, Inc. | Dummy fill for integrated circuits |
US7774726B2 (en) * | 2002-06-07 | 2010-08-10 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
KR100876862B1 (ko) * | 2002-07-15 | 2008-12-31 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
JP4342783B2 (ja) * | 2002-09-24 | 2009-10-14 | 株式会社ルネサステクノロジ | マスクデータ加工装置 |
US7092205B1 (en) | 2002-10-29 | 2006-08-15 | Seagate Technology Llc | Isolated transducer portions in magnetic heads |
US7287324B2 (en) * | 2002-11-19 | 2007-10-30 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing metal-fill on an integrated circuit |
US7328419B2 (en) * | 2002-11-19 | 2008-02-05 | Cadence Design Systems, Inc. | Place and route tool that incorporates a metal-fill mechanism |
US7231624B2 (en) * | 2002-11-19 | 2007-06-12 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing metal-fill with power or ground connection |
US20040098688A1 (en) * | 2002-11-19 | 2004-05-20 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing long wire metal-fill |
WO2004047001A2 (en) * | 2002-11-19 | 2004-06-03 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing metal-fill |
US6955987B2 (en) * | 2002-12-03 | 2005-10-18 | Mosel Vitelic, Inc. | Comparison of chemical-mechanical polishing processes |
US6948146B2 (en) * | 2003-01-09 | 2005-09-20 | International Business Machines Corporation | Simplified tiling pattern method |
US6833323B2 (en) * | 2003-01-29 | 2004-12-21 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling |
US6989229B2 (en) | 2003-03-27 | 2006-01-24 | Freescale Semiconductor, Inc. | Non-resolving mask tiling method for flare reduction |
US7174526B2 (en) * | 2004-07-30 | 2007-02-06 | Lsi Logic Corporation | Accurate density calculation with density views in layout databases |
US7694258B1 (en) * | 2005-08-01 | 2010-04-06 | Cadence Design Systems, Inc. | Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout |
US7446039B2 (en) * | 2006-01-25 | 2008-11-04 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system with dummy region |
US7565638B2 (en) * | 2006-11-21 | 2009-07-21 | Sun Microsystems, Inc. | Density-based layer filler for integrated circuit design |
KR100850066B1 (ko) * | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 패턴 밀도 제어 방법 |
US8003539B2 (en) | 2007-01-04 | 2011-08-23 | Freescale Semiconductor, Inc. | Integrated assist features for epitaxial growth |
US7565639B2 (en) * | 2007-01-04 | 2009-07-21 | Freescale Semiconductor, Inc. | Integrated assist features for epitaxial growth bulk tiles with compensation |
US8741743B2 (en) * | 2007-01-05 | 2014-06-03 | Freescale Semiconductor, Inc. | Integrated assist features for epitaxial growth |
US7470624B2 (en) * | 2007-01-08 | 2008-12-30 | Freescale Semiconductor, Inc. | Integrated assist features for epitaxial growth bulk/SOI hybrid tiles with compensation |
TWI368973B (en) * | 2008-09-24 | 2012-07-21 | Ind Tech Res Inst | Package and substrate structure with alignment pattern and analysis method about its yield |
JP5516223B2 (ja) | 2010-08-19 | 2014-06-11 | 富士通株式会社 | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム |
US8597860B2 (en) | 2011-05-20 | 2013-12-03 | United Microelectronics Corp. | Dummy patterns and method for generating dummy patterns |
TWI502273B (zh) * | 2011-05-20 | 2015-10-01 | United Microelectronics Corp | 虛設圖案以及形成虛設圖案之方法 |
KR20230130169A (ko) | 2011-05-24 | 2023-09-11 | 소니그룹주식회사 | 반도체 장치 |
US9041209B2 (en) * | 2011-11-18 | 2015-05-26 | Freescale Semiconductor, Inc. | Method and apparatus to improve reliability of vias |
US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
CN104078416B (zh) * | 2013-03-28 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔布局结构、硅通孔互联结构的形成方法 |
JP6506536B2 (ja) * | 2014-11-11 | 2019-04-24 | キヤノン株式会社 | 半導体装置及びその製造方法、ならびにカメラ |
US9545776B2 (en) * | 2015-01-26 | 2017-01-17 | Dyi-chung Hu | Wafer reconfiguration |
US10141288B2 (en) | 2015-07-31 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface mount device/integrated passive device on package or device structure and methods of forming |
ITUB20160251A1 (it) | 2016-02-01 | 2017-08-01 | St Microelectronics Srl | Procedimento per ridurre gli stress termo-meccanici in dispositivi a semiconduttore e corrispondente dispositivo |
US11469194B2 (en) | 2018-08-08 | 2022-10-11 | Stmicroelectronics S.R.L. | Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer |
KR20200061192A (ko) | 2018-11-23 | 2020-06-02 | 삼성전자주식회사 | 웨이퍼 평탄화 방법 및 이에 의한 이미지 센서 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5722885B2 (ja) * | 1974-02-18 | 1982-05-15 | ||
JPS59110967A (ja) * | 1982-12-16 | 1984-06-27 | Nec Corp | 弁素子の製造方法 |
US4491500A (en) * | 1984-02-17 | 1985-01-01 | Rem Chemicals, Inc. | Method for refinement of metal surfaces |
EP0416141A1 (de) * | 1989-09-04 | 1991-03-13 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich |
US5081796A (en) * | 1990-08-06 | 1992-01-21 | Micron Technology, Inc. | Method and apparatus for mechanical planarization and endpoint detection of a semiconductor wafer |
US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
JP2910546B2 (ja) * | 1993-12-28 | 1999-06-23 | 日本電気株式会社 | 反射板の製造方法 |
US5423716A (en) * | 1994-01-05 | 1995-06-13 | Strasbaugh; Alan | Wafer-handling apparatus having a resilient membrane which holds wafer when a vacuum is applied |
US5529953A (en) * | 1994-10-14 | 1996-06-25 | Toshiba America Electronic Components, Inc. | Method of forming studs and interconnects in a multi-layered semiconductor device |
US5602423A (en) * | 1994-11-01 | 1997-02-11 | Texas Instruments Incorporated | Damascene conductors with embedded pillars |
JP3348327B2 (ja) * | 1995-02-13 | 2002-11-20 | ソニー株式会社 | 多層配線形成方法および構造 |
WO1996027206A2 (en) * | 1995-02-24 | 1996-09-06 | Intel Corporation | Polysilicon polish for patterning improvement |
US5672095A (en) * | 1995-09-29 | 1997-09-30 | Intel Corporation | Elimination of pad conditioning in a chemical mechanical polishing process |
JP3604482B2 (ja) * | 1995-12-25 | 2004-12-22 | 松下電器産業株式会社 | 半導体装置および半導体装置の製造方法 |
US5885856A (en) * | 1996-08-21 | 1999-03-23 | Motorola, Inc. | Integrated circuit having a dummy structure and method of making |
US5923563A (en) * | 1996-12-20 | 1999-07-13 | International Business Machines Corporation | Variable density fill shape generation |
JP3743120B2 (ja) * | 1997-02-21 | 2006-02-08 | ソニー株式会社 | 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法 |
JP3351708B2 (ja) * | 1997-05-20 | 2002-12-03 | 株式会社東芝 | 半導体装置の製造方法 |
US5899706A (en) * | 1997-06-30 | 1999-05-04 | Siemens Aktiengesellschaft | Method of reducing loading variation during etch processing |
-
1998
- 1998-01-15 US US09/007,911 patent/US6093631A/en not_active Expired - Lifetime
- 1998-12-30 EP EP98310800A patent/EP0933811A3/en not_active Ceased
-
1999
- 1999-01-08 KR KR1019990000227A patent/KR100304847B1/ko not_active IP Right Cessation
- 1999-01-12 TW TW088100361A patent/TW471055B/zh not_active IP Right Cessation
- 1999-01-12 JP JP00512899A patent/JP3229278B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-14 US US09/523,862 patent/US6344409B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100458594C (zh) * | 2004-03-19 | 2009-02-04 | 株式会社东芝 | 成像设备 |
Also Published As
Publication number | Publication date |
---|---|
US6093631A (en) | 2000-07-25 |
JPH11265866A (ja) | 1999-09-28 |
EP0933811A3 (en) | 1999-09-08 |
TW471055B (en) | 2002-01-01 |
KR100304847B1 (ko) | 2001-09-26 |
EP0933811A2 (en) | 1999-08-04 |
KR19990067786A (ko) | 1999-08-25 |
US6344409B1 (en) | 2002-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3229278B2 (ja) | ダマシン金属回路パターンの平坦化方法 | |
JP2702398B2 (ja) | 半導体構造物上に平坦な表面を形成する方法 | |
US20210066233A1 (en) | Chemical mechanical polishing for hybrid bonding | |
US5494854A (en) | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films | |
KR101018187B1 (ko) | 더미 구조물들을 사용하여 트렌치 또는 비아를 구비한 웨이퍼 상의 금속층을 전해연마하는 방법 | |
KR100585563B1 (ko) | 반도체 디바이스의 형성 공정 | |
US5928960A (en) | Process for reducing pattern factor effects in CMP planarization | |
US7042100B2 (en) | Damascene interconnection and semiconductor device | |
JPH10178096A (ja) | アルミニウム接点の製造法 | |
US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
TW531769B (en) | Semiconductor device, method of manufacturing the same and method of designing the same | |
JP2001015460A (ja) | 半導体装置の製造方法 | |
JPH07130737A (ja) | 半導体装置およびその製造方法 | |
EP1139406B1 (en) | Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication | |
KR100296608B1 (ko) | 반도체웨이퍼또는반도체기판을화학적-기계적으로폴리싱하는방법 | |
JP2000164595A (ja) | 金属配線形成方法 | |
US6294471B1 (en) | Method of eliminating dishing effect in polishing of dielectric film | |
US6833622B1 (en) | Semiconductor topography having an inactive region formed from a dummy structure pattern | |
EP0848417B1 (en) | Improvements to the chemical-mechanical polishing of semiconductor wafers | |
KR20020073036A (ko) | 반도체소자의 제조방법 | |
US6777807B1 (en) | Interconnect integration | |
JPH08264534A (ja) | 配線形成方法 | |
JP2003100752A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |