JP4634678B2 - コンタクト抵抗測定用テストパターン及びその製造方法 - Google Patents
コンタクト抵抗測定用テストパターン及びその製造方法 Download PDFInfo
- Publication number
- JP4634678B2 JP4634678B2 JP2001393199A JP2001393199A JP4634678B2 JP 4634678 B2 JP4634678 B2 JP 4634678B2 JP 2001393199 A JP2001393199 A JP 2001393199A JP 2001393199 A JP2001393199 A JP 2001393199A JP 4634678 B2 JP4634678 B2 JP 4634678B2
- Authority
- JP
- Japan
- Prior art keywords
- line contact
- line
- region
- diffusion layer
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コンタクト抵抗測定用テストパターン及びその製造方法に係り、特に自己整列されたラインコンタクト(self aligned line contact)を使用する半導体素子においてコンタクト抵抗を容易に測定することが可能なコンタクト抵抗測定用テストパターン及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子の高集積化に伴ってコンタクト面積が縮小しつつある。コンタクト面積が狭くなるにつれて、接触不良によるコンタクト抵抗の増加が問題となっている。従って、半導体素子を製造するための実際工程を行う前に、素子に適したコンタクト抵抗が得られるかどうか確認するために、実際素子に適用されるコンタクトのデザインルールによってコンタクト抵抗測定用テストパターンを製造し、製造されたコンタクト抵抗測定用テストパターンでコンタクト抵抗を測定する。
【０００３】
図１は従来のコンタクト抵抗測定用テストパターンの構造図である。図１を参照すると、テストウェーハ１１に多数の素子分離膜１２を形成して多数のアクティブ領域を確定する。ワードライン（図示せず）を形成した後、ソース／ドレインイオン注入工程で多数のソース／ドレイン拡散層１３を形成する。多数のソース／ドレイン拡散層１３が形成された全体構造上に、層間絶縁膜（図示せず）及びコンタクトホール（図示せず）形成工程を行い、コンタクトホール内にコンタクトパターン１４を形成する。コンタクトパターン１４は一つのソース／ドレイン拡散層１３に２つずつ形成する。多数のソース／ドレイン拡散層１３が電気的に連結されるように連結パターン１５を形成する。
【０００４】
このような一連のコンタクト抵抗測定用テストパターンの製造工程は、実際素子の製造工程のデザインルールに基づいて行われる。
【０００５】
図１に示すように、従来のコンタクト抵抗測定用テストパターンは、一つの孤立したソース／ドレイン拡散層１３に２つの孤立したコンタクトパターン１４が形成され、２つのコンタクトパターン１４のそれぞれには連結パターン１５が形成され、隣り合う他のコンタクトパターン１４と連結されるように構成される。コンタクト抵抗を測定するために必要な電流の流れは、図１に示す電流経路１６の如く、連結パターン１５、コンタクトパターン１４及びソース／ドレイン拡散層１３の順序で２次元的な電流流れを形成する。
【０００６】
ソース／ドレイン拡散層１３にコンタクトパターン１４が良好に接触した場合の理想的な全体抵抗は、一般的な数学式によって容易に求めることができる。コンタクト抵抗測定用テストパターンによって得られる全体抵抗が理想的な全体抵抗と近似して得られる場合には、実際素子を製造するためのデザインルールを適用し、コンタクト抵抗測定用テストパターンによって得られる全体抵抗が理想的な全体抵抗より高く得られる場合には、接触不良が誘発されたものと推定し、デザインルールを新しくするか、或いは他の対策を立てる。このように、コンタクト抵抗測定用テストパターンは、実際素子で発生する問題点を前もって診断して、素子の不良を予め防止することができ、不要な時間所要及びその他の費用を節減させる。
【０００７】
最近、自己整列されたラインコンタクトを使用する半導体素子が形成されているが、前記従来のコンタクト抵抗測定用テストパターンではコンタクト抵抗測定が不可能である。即ち、従来のコンタクト抵抗測定用テストパターンは、孤立したソース／ドレイン拡散層と孤立したコンタクトパターンとを有する素子のコンタクト抵抗測定に適するが、自己整列されたラインコンタクトを有する素子のコンタクト抵抗を測定するには不適である。
【０００８】
次に、自己整列されたラインコンタクトを使用する半導体素子としてフラッシュＥＥＰＲＯＭを例示して簡単に説明すると、まず、多数の素子分離膜を形成して多数のアクティブ領域を設定し、スペーサ絶縁膜で取り囲まれたワードラインを形成し、ソース／ドレイン拡散層を形成し、層間絶縁膜を蒸着し平坦化させた後、自己整列ソースコンタクト工程で、多数の拡散層が露出される自己整列コンタクトホールを形成し、自己整列コンタクトホールに導電層を充填してソースラインコンタクトを形成する。
【０００９】
このように、ソースラインコンタクトは、多数の拡散層を一つに連結させている。従って、従来のように２次元的な電流流れを発生させた場合、低抵抗の導電性物質で形成されるラインコンタクトに沿って電流が流れ、イオン注入によって形成される拡散層へは電流が流れないため、各拡散層において接触不良が発生するかどうかを捉えることができない。
【００１０】
コンタクト抵抗測定用テストパターンが実際素子で発生する問題点を予め診断して素子の不良を前もって防止し、不要な時間所要及びその他の費用を節減させるという長所を考慮するとき、自己整列されたラインコンタクトを使用する半導体素子に適したコンタクト抵抗測定用テストパターンの開発が必要である。
【００１１】
【発明が解決しようとする課題】
従って、本発明の目的は、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を容易に測定することが可能なコンタクト抵抗測定用テストパターン及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るコンタクト抵抗測定用テストパターンは、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、複数の素子分離膜を形成して複数のアクティブ領域を設定されたテストウェーハと、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域と、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域と、前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上に形成されたラインと、前記ライン領域の複数のアクティブ領域に形成された複数の連結拡散層と、前記ライン領域の一方側の第１ラインコンタクト領域の複数のアクティブ領域に形成された複数の第１拡散層と、前記ライン領域の他方側の第２ラインコンタクト領域の複数のアクティブ領域に形成された複数の第２拡散層と、前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記多数の第1ラインコンタクトパターンと平行を成してジグザグに配置される多数の第2ラインコンタクトパターンを含み、抵抗測定のための電流が前記第1ラインコンタクト領域の第１拡散層、前記ライン領域の連結拡散層及び前記第2ラインコンタクト領域の第２拡散層を介して前記第1ラインコンタクトパターンと前記第2ラインコンタクトパターンとの間に3次元的に流れるように構成されたことを特徴とする。
【００１３】
上記目的を達成するために、本発明のコンタクト抵抗測定用テストパターンの製造方法は、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、テストウェーハに複数の素子分離膜を形成して複数のアクティブ領域を設定する段階と、不純物注入工程によって、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域と、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域のうち、第１ラインコンタクト領域の複数のアクティブ領域に第１拡散層を、ライン領域の複数のアクティブ領域に連結拡散層を、第２ラインコンタクト領域の複数のアクティブ領域に第２拡散層を同時に形成する段階と、前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上に絶縁膜スペーサで取り囲まれたラインを形成する段階と、前記ラインを含んだ全体構造上に、表面が平坦化された絶縁層を形成する段階と、前記絶縁層上にラインコンタクトマスクを形成する段階と、前記ラインコンタクトマスクを用いたラインコンタクト工程によって前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記第1ラインコンタクトパターンと平行を成してジグザグに配置されるように多数の第2ラインコンタクトパターンを同時に形成する段階と、前記ライン領域を間に置いて前記第1ラインコンタクト領域と前記第2ラインコンタクト領域との間に抵抗測定のための電流が3次元的に流れるように電流を印加する段階とを含むことを特徴とする。
【００１４】
また、上記目的を達成するために、本発明に係るコンタクト抵抗測定用テストパターンの製造方法は、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、テストウェーハに複数の素子分離膜を形成して複数のアクティブ領域を設定する段階と、しきい値電圧を調節するためのイオン注入工程によって、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域の複数のアクティブ領域にしきい値電圧イオン注入を行う段階と、前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上にラインを形成する段階と、不純物注入工程によって、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域のうち、第１ラインコンタクト領域の複数のアクティブ領域のそれぞれに第１拡散層を、第２ラインコンタクト領域の複数のアクティブ領域のそれぞれに第２拡散層を形成する段階と、前記ラインを取り囲む絶縁膜スペーサを形成する段階と、前記ラインを含んだ全体構造上に、表面が平坦化された絶縁層を形成する段階と、前記絶縁層上にラインコンタクトマスクを形成する段階と、前記ラインコンタクトマスクを用いたラインコンタクト工程によって前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記第1ラインコンタクトパターンと平行を成してジグザグに配置されるように多数の第2ラインコンタクトパターンを同時に形成する段階と、前記ライン領域を間に置いて前記第1ラインコンタクト領域と前記第2ラインコンタクト領域との間に抵抗測定のための電流が3次元的に流れるように電流を印加する段階とを含み、前記第１ラインコンタクト領域の第１拡散層と前記第２ラインコンタクト領域の第２拡散層とは、前記ライン領域のラインに電圧を印加して前記しきい値電圧イオン注入領域に形成されるチャネルによって電気的に連結されたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の添付図に基づいて詳細に説明する。
【００１６】
図２は本発明に係るコンタクト抵抗測定用テストパターンの構造図である。図２に示すように、本発明のコンタクト抵抗測定用テストパターンは、自己整列されたラインコンタクトを使用する半導体素子に適用するために、テストウェーハ２０上に多数の素子分離膜３０を形成して多数のアクティブ領域４０を設定(define)し、多数の素子分離膜及び多数のアクティブ領域を横切るライン領域６０に多数の連結拡散層（６１ａまたは６１ｂまたは６１ｃ）を形成し、ライン領域６０の一方側の第１ラインコンタクト領域５０に多数の第１拡散層５１ａ、５１ｂ、５１ｃを形成し、ライン領域６０の他方側の第２ラインコンタクト領域７０に多数の第２拡散層７１ａ、７１ｂ、７１ｃを形成し、第１ラインコンタクト領域５０に多数のラインコンタクトパターン（５００ａ及び５００ｂ）を、第２ラインコンタクト領域７０に多数のラインコンタクトパターン（７００ａ及び７００ｂ）を形成して、電流経路５６７が第１ラインコンタクト領域５０の第１ラインコンタクトパターン５００ａ、第１ラインコンタクト領域５０の第１の第１拡散層５１ａ、ライン領域６０の連結拡散層６１ａ、第２ラインコンタクト領域７０の第１の第２拡散層７１ａ、第２ラインコンタクト領域７０の第１ラインコンタクトパターン７００ａ、第２ラインコンタクト領域７０の第２の第２拡散層７１ｂとからなる３次元的電流流れとなるように構成される。
【００１７】
前述において、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０の隣り合う第１、第２拡散層（５１ａ／７１ａまたは５１ｂ／７１ｂまたは５１ｃ／７１ｃ）は、ライン領域６０の連結拡散層（６１ａまたは６１ｂまたは６１ｃ）に電気的に連結される。第１及び第２ラインコンタクト領域（５０及び７０）に形成された多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）のそれぞれは、２つずつの第１、第２拡散層（５１ｂ／５１ｃまたは７１ａ／７１ｂ）のみ電気的に連結されるように孤立形成され、第１ラインコンタクト領域５０のラインコンタクトパターン（５００ａ及び５００ｂ）と第２ラインコンタクト領域７０のラインコンタクトパターン（７００ａ及び７００ｂ）が互いにずれるように配置される。
【００１８】
このような本発明のコンタクト抵抗測定用テストパターンは、抵抗測定のための電流が、図２に示す電流経路５６７の如く、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０を３次元的に流れることができ、各第１、第２拡散層（５１ａ、５１ｂ、５１ｃ、７１ａ、７１ｂまたは７１ｃ）部分のコンタクト抵抗が考慮されたラインコンタクト抵抗を測定することができる。
【００１９】
自己整列されたラインコンタクトを使用する半導体素子に適用するための本発明のコンタクト抵抗測定用テストパターンの製造方法を図３ａ〜図５ｄ及び図６ａ〜図８ｄに基づいて説明する。
【００２０】
図３ａ〜図５ｄは本発明の第１実施例によって図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。図３ａ、図４ａ及び図５ａはレイアウト図、図３ｂ、図４ｂ及び図５ｂはそれぞれ図３ａ、図４ａ及び図５ａのＢ−Ｂ線に沿った断面図、図３ｃ、図４ｃ及び図５ｃはそれぞれ図３ａ、図４ａ及び図５ａのＣ−Ｃ線に沿った断面図、図３ｄ、図４ｄ及び図５ｄはそれぞれ図３ａ、図４ａ及び図５ａのＤ−Ｄ線に沿った断面図である。
【００２１】
図３ａ〜図３ｄを参照すると、テストウェーハ２０に多数の素子分離膜３０を形成して多数のアクティブ領域４０を設定する。ラインコンタクト領域がライン領域６０を間に置いて一対を成すように、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０を設定する。不純物注入工程を行い、第１ラインコンタクト領域５０の多数のアクティブ領域４０のそれぞれに第１拡散層（５１ａ、５１ｂ、５１ｃ）を、ライン領域６０の多数のアクティブ領域４０のそれぞれに連結拡散層（６１ａ、６１ｂ、６１ｃ）を、第２ラインコンタクト領域７０の多数のアクティブ領域４０のそれぞれに第１拡散層（７１ａ、７１ｂ、７１ｃ）を同時に形成する。
【００２２】
前述において、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０は、多数の連結拡散層（６１ａ、６１ｂ、６１ｃ）によって電気的に連結されるが、第１及び第２ラインコンタクト領域（５０及び７０）の第１の第１、第２拡散層（５１ａ及び７１ａ）は、ライン領域６０の第１連結拡散層６１ａによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第２の第１、第２拡散層（５１ｂ及び７１ｂ）は、ライン領域６０の第２連結拡散層６１ｂによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第３の第１、第２拡散層（５１ｃ及び７１ｃ）は、ライン領域６０の第３連結拡散層６１ｃによって電気的に連結される。
【００２３】
図４ａ〜図４ｄを参照すると、ライン領域６０に絶縁膜スペーサ８０で取り囲まれたライン６１を形成する。ライン６１を含んだ全体構造上に、表面が平坦化された絶縁層９０を形成する。絶縁層９０上に自己整列コンタクトマスク１００を形成する。
【００２４】
前記において、自己整列コンタクトマスク１００は、ライン６１の上部、第１ラインコンタクト領域５０の第１の第１拡散層５１ａと第２の第１拡散層５１ｂ間の素子分離膜３０の一部分の上部、第２ラインコンタクト領域７０の第２の第２拡散層７１ｂと第３の第２拡散層７１ｃ間の素子分離膜３０の一部分の上部が覆われる(close)ように形成する。
【００２５】
図５ａ〜図５ｄを参照すると、自己整列コンタクトマスク１００を用いた自己整列コンタクトエッチング工程を行って多数の自己整列コンタクトホールを形成し、自己整列コンタクトマスク１００を除去した後、多数の自己整列コンタクトホールを導電性物質で充填して多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）を形成することにより、本発明のコンタクト抵抗測定用テストパターンを製造する。
【００２６】
前記多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）は、第１及び第２ラインコンタクト領域（５０及び７０）のそれぞれに孤立して配置されるが、第１ラインコンタクト領域５０には、第１拡散層（図示せず）と第１の第１拡散層５１ａとを電気的に連結する第１ラインコンタクトパターン５００ａと、第２の第１拡散層５１ｂと第３の第１拡散層５１ｃとを電気的に連結する第２ラインコンタクトパターン５００ｂが孤立して配置され、第２ラインコンタクト領域７０には第１の第２拡散層７１ａと第２の第２拡散層７１ｂとを電気的に連結する第１ラインコンタクトパターン７００ａ、及び第３の第２拡散層７１ｃと第第２拡散層（図示せず）とを電気的に連結する第２ラインコンタクトパターン７００ｂが孤立して配置される。
【００２７】
前述した本発明のコンタクト抵抗測定用テストパターンの製造工程は、この測定用テストパターンを適用しようとする実際素子の製造工程のデザインルールに基づいて行われる。
【００２８】
次に、本発明のコンタクト抵抗測定用テストパターンを用いてコンタクト抵抗を測定する方法を簡単に説明する。
【００２９】
全体抵抗を「ＲＴ」、コンタクト個数を「Ｎ」、ラインコンタクトパターンの抵抗を「Ｒｍ」、コンタクト抵抗を「Ｒｃ」、拡散層の抵抗を「Ｒｄ」、抵抗測定のために印加する電圧を「Ｖ」、電圧「Ｖ」に対して測定された電流を「Ｉ」とする際、コンタクト抵抗「Ｒｃ」は下記の数式１によって得られる。
【００３０】
【数１】
【００３１】
図６ａ〜図８ｄは本発明の第２実施例によって図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。図６ａ、図７ａ及び図８ａはレイアウト図、図６ｂ、図７ｂ及び図８ｂは図６ａ、図７ａ及び図８ａのＢ−Ｂ線に沿った断面図、図６ｃ、図７ｃ及び図８ｃは図６ａ、図７ａ及び図８ａのＣ−Ｃ線に沿った断面図、図６ｄ、図７ｄ及び図８ｄは図６ａ、図７ａ及び図８ａのＤ−Ｄ線に沿った断面図である。
【００３２】
図６ａ〜図６ｄを参照すると、テストウェーハ２０に多数の素子分離膜３０を形成して多数のアクティブ領域４０を設定する。ラインコンタクト領域がライン領域６０を間において一対を成すように、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０を設定する。しきい値電圧イオン注入工程を行い、ライン領域６０のアクティブ領域４０のそれぞれにしきい値電圧イオン注入領域（６１０ａ、６１０ｂ、６１０ｃ）を形成する。
【００３３】
図７ａ〜図７ｄを参照すると、多数のしきい値電圧イオン注入領域（６１０ａ、６１０ｂ、６１０ｃ）が形成されたライン領域６０にライン６１を形成し、不純物注入工程により、第１ラインコンタクト領域５０のアクティブ領域４０のそれぞれに第１拡散層（５１ａ、５１ｂ、５１ｃ）を、第２ラインコンタクト領域７０の多数のアクティブ領域４０のそれぞれに第２拡散層（７１ａ、７１ｂ、７１ｃ）を形成する。その後、絶縁膜蒸着及びスペーサエッチング工程によってライン６１を取り囲む絶縁膜スペーサ８０を形成する。ライン６１を含んだ全体構造上に、表面が平坦化された絶縁層９０を形成する。絶縁層９０上に自己整列コンタクトマスク１００を形成する。
【００３４】
ここで、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０は、多数のしきい値電圧イオン注入領域（６１０ａ、６１０ｂ、６１０ｃ）によって電気的に連結されるが、第１及び第２ラインコンタクト領域（５０及び７０）の第１の第１、第２拡散層（５１ａ及び７１ａ）は、ライン領域６０の第１しきい値電圧イオン注入領域６１０ａによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第２の第１、第２拡散層（５１ｂ及び７１ｂ）は、ライン領域６０の第２しきい値イオン注入領域６１０ｂによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第３の第１、第２拡散層（５１ｃ及び７１ｃ）は、ライン領域６０の第３しきい値電圧イオン注入領域６１０ｃによって電気的に連結される。ここで、これらが電気的に連結されるためには、必ずライン６０に電圧を印加してチャネルが形成されるようにしなければならない。
【００３５】
自己整列コンタクトマスク１００は、ライン６１の上部、第１ラインコンタクト領域５０の第１の第１拡散層５１ａと第２の第１拡散層５１ｂ間の素子分離膜３０の一部分の上部、及び第２ラインコンタクト領域７０の第２の第２拡散層７１ｂと第３の第２拡散層７１ｃ間の素子分離膜３０の一部分の上部が覆われるように形成する。
【００３６】
図８ａ〜図８ｄを参照すると、自己整列コンタクトマスク１００を用いた自己整列コンタクトエッチング工程を行って多数の自己整列コンタクトホールを形成し、自己整列コンタクトマスク１００を除去した後、多数の自己整列コンタクトホールを導電性物質で充填して多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）を形成することにより、本発明のコンタクト抵抗測定用テストパターンを製造する。
【００３７】
前記において、多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）は、第１及び第２ラインコンタクト領域（５０及び７０）のそれぞれに孤立して配置されるが、第１ラインコンタクト領域５０には第１拡散層（図示せず）と第１の第１拡散層５１ａとを電気的に連結する第１ラインコンタクトパターン５００ａ、及び第２の第１拡散層５１ｂと第３の第１拡散層５１ｃとを電気的に連結する第２ラインコンタクトパターン５００ｂが孤立して配置され、第２ラインコンタクト領域７０には第１の第２拡散層７１ａと第２の第２拡散層７１ｂとを電気的に連結する第１ラインコンタクトパターン７００ａ、第３の第２拡散層７１ｃと第２拡散層（図示せず）とを電気的に連結する第２ラインコンタクトパターン７００ｂが孤立して配置される。
【００３８】
前述した本発明のコンタクト抵抗測定用テストパターンの製造工程は、この測定用テストパターンを適用しようとする実際素子の製造工程のデザインルールに基づいて行われる。
【００３９】
本発明の第１実施例及び第２実施例は、コンタクト抵抗測定用テストパターンを製造する方法である。第１実施例によって製造されたコンタクト抵抗測定用テストパターン及び第２実施例によって製造されたコンタクト抵抗測定用テストパターンの構造は、図２に示すコンタクト抵抗測定用テストパターンの構造と同一である。しかし、第２実施例によって製造されたコンタクト抵抗測定用テストパターンは、コンタクト抵抗測定のために、必ず、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０との間のライン６１に電圧を印加しなければならなく、第１及び第２ラインコンタクト領域（５０及び７０）の外側のライン６１には電圧を印加してはならない。
【００４０】
【発明の効果】
上述したように、本発明のコンタクト抵抗測定用テストパターンは、自己整列されたラインコンタクトを使用する半導体素子を製造するための実際工程を行う前に、素子に適したコンタクト抵抗を容易に測定することができ、測定されたコンタクト抵抗データに基づいて実際素子における問題点を予め診断することができるので、コンタクト抵抗を減少させる方案を新しく模索することができるうえ、セル面積をどの程度の範囲まで縮小させ得るかを決定することができるという効果を有する。さらに、本発明のコンタクト抵抗測定用テストパターンは、素子の不良を前もって防止することができるため、素子の歩留まりを増大させることができるうえ、不要な時間所要及びその他のコストを節減することができるという効果を有する。
【図面の簡単な説明】
【図１】従来のコンタクト抵抗測定用テストパターンの構造図である。
【図２】本発明に係るコンタクト抵抗測定用テストパターンの構造図である。
【図３】本発明の第１実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図４】本発明の第１実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図５】本発明の第１実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図６】本発明の第２実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図７】本発明の第２実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図８】本発明の第２実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【符号の説明】
１１、２０ テストウェーハ
１２ 素子分離膜
１３ ソース／ドレイン拡散層
１４ コンタクトパターン
１５ 連結パターン
１６ 電流経路
２０ テストウェーハ
３０ 素子分離膜
４０ アクティブ領域
５０ 第１ラインコンタクト領域
５１ａ、５１ｂ、５１ｃ 第１拡散層
５００ａ、５００ｂ ラインコンタクトパターン
６０ ライン領域
６１ａ、６１ｂ、６１ｃ 連結拡散層
６１０ａ、６１０ｂ、６１０ｃ しきい値電圧イオン注入領域
６１ ライン
７０ 第２ラインコンタクト領域
７１ａ、７１ｂ、７１ｃ 第２拡散層
７００ａ、７００ｂ ラインコンタクトパターン
８０ 絶縁膜スペーサ
９０ 絶縁層
１００ 自己整列コンタクトマスク
５６７ 電流経路
【発明の属する技術分野】
本発明は、コンタクト抵抗測定用テストパターン及びその製造方法に係り、特に自己整列されたラインコンタクト(self aligned line contact)を使用する半導体素子においてコンタクト抵抗を容易に測定することが可能なコンタクト抵抗測定用テストパターン及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子の高集積化に伴ってコンタクト面積が縮小しつつある。コンタクト面積が狭くなるにつれて、接触不良によるコンタクト抵抗の増加が問題となっている。従って、半導体素子を製造するための実際工程を行う前に、素子に適したコンタクト抵抗が得られるかどうか確認するために、実際素子に適用されるコンタクトのデザインルールによってコンタクト抵抗測定用テストパターンを製造し、製造されたコンタクト抵抗測定用テストパターンでコンタクト抵抗を測定する。
【０００３】
図１は従来のコンタクト抵抗測定用テストパターンの構造図である。図１を参照すると、テストウェーハ１１に多数の素子分離膜１２を形成して多数のアクティブ領域を確定する。ワードライン（図示せず）を形成した後、ソース／ドレインイオン注入工程で多数のソース／ドレイン拡散層１３を形成する。多数のソース／ドレイン拡散層１３が形成された全体構造上に、層間絶縁膜（図示せず）及びコンタクトホール（図示せず）形成工程を行い、コンタクトホール内にコンタクトパターン１４を形成する。コンタクトパターン１４は一つのソース／ドレイン拡散層１３に２つずつ形成する。多数のソース／ドレイン拡散層１３が電気的に連結されるように連結パターン１５を形成する。
【０００４】
このような一連のコンタクト抵抗測定用テストパターンの製造工程は、実際素子の製造工程のデザインルールに基づいて行われる。
【０００５】
図１に示すように、従来のコンタクト抵抗測定用テストパターンは、一つの孤立したソース／ドレイン拡散層１３に２つの孤立したコンタクトパターン１４が形成され、２つのコンタクトパターン１４のそれぞれには連結パターン１５が形成され、隣り合う他のコンタクトパターン１４と連結されるように構成される。コンタクト抵抗を測定するために必要な電流の流れは、図１に示す電流経路１６の如く、連結パターン１５、コンタクトパターン１４及びソース／ドレイン拡散層１３の順序で２次元的な電流流れを形成する。
【０００６】
ソース／ドレイン拡散層１３にコンタクトパターン１４が良好に接触した場合の理想的な全体抵抗は、一般的な数学式によって容易に求めることができる。コンタクト抵抗測定用テストパターンによって得られる全体抵抗が理想的な全体抵抗と近似して得られる場合には、実際素子を製造するためのデザインルールを適用し、コンタクト抵抗測定用テストパターンによって得られる全体抵抗が理想的な全体抵抗より高く得られる場合には、接触不良が誘発されたものと推定し、デザインルールを新しくするか、或いは他の対策を立てる。このように、コンタクト抵抗測定用テストパターンは、実際素子で発生する問題点を前もって診断して、素子の不良を予め防止することができ、不要な時間所要及びその他の費用を節減させる。
【０００７】
最近、自己整列されたラインコンタクトを使用する半導体素子が形成されているが、前記従来のコンタクト抵抗測定用テストパターンではコンタクト抵抗測定が不可能である。即ち、従来のコンタクト抵抗測定用テストパターンは、孤立したソース／ドレイン拡散層と孤立したコンタクトパターンとを有する素子のコンタクト抵抗測定に適するが、自己整列されたラインコンタクトを有する素子のコンタクト抵抗を測定するには不適である。
【０００８】
次に、自己整列されたラインコンタクトを使用する半導体素子としてフラッシュＥＥＰＲＯＭを例示して簡単に説明すると、まず、多数の素子分離膜を形成して多数のアクティブ領域を設定し、スペーサ絶縁膜で取り囲まれたワードラインを形成し、ソース／ドレイン拡散層を形成し、層間絶縁膜を蒸着し平坦化させた後、自己整列ソースコンタクト工程で、多数の拡散層が露出される自己整列コンタクトホールを形成し、自己整列コンタクトホールに導電層を充填してソースラインコンタクトを形成する。
【０００９】
このように、ソースラインコンタクトは、多数の拡散層を一つに連結させている。従って、従来のように２次元的な電流流れを発生させた場合、低抵抗の導電性物質で形成されるラインコンタクトに沿って電流が流れ、イオン注入によって形成される拡散層へは電流が流れないため、各拡散層において接触不良が発生するかどうかを捉えることができない。
【００１０】
コンタクト抵抗測定用テストパターンが実際素子で発生する問題点を予め診断して素子の不良を前もって防止し、不要な時間所要及びその他の費用を節減させるという長所を考慮するとき、自己整列されたラインコンタクトを使用する半導体素子に適したコンタクト抵抗測定用テストパターンの開発が必要である。
【００１１】
【発明が解決しようとする課題】
従って、本発明の目的は、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を容易に測定することが可能なコンタクト抵抗測定用テストパターン及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るコンタクト抵抗測定用テストパターンは、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、複数の素子分離膜を形成して複数のアクティブ領域を設定されたテストウェーハと、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域と、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域と、前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上に形成されたラインと、前記ライン領域の複数のアクティブ領域に形成された複数の連結拡散層と、前記ライン領域の一方側の第１ラインコンタクト領域の複数のアクティブ領域に形成された複数の第１拡散層と、前記ライン領域の他方側の第２ラインコンタクト領域の複数のアクティブ領域に形成された複数の第２拡散層と、前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記多数の第1ラインコンタクトパターンと平行を成してジグザグに配置される多数の第2ラインコンタクトパターンを含み、抵抗測定のための電流が前記第1ラインコンタクト領域の第１拡散層、前記ライン領域の連結拡散層及び前記第2ラインコンタクト領域の第２拡散層を介して前記第1ラインコンタクトパターンと前記第2ラインコンタクトパターンとの間に3次元的に流れるように構成されたことを特徴とする。
【００１３】
上記目的を達成するために、本発明のコンタクト抵抗測定用テストパターンの製造方法は、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、テストウェーハに複数の素子分離膜を形成して複数のアクティブ領域を設定する段階と、不純物注入工程によって、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域と、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域のうち、第１ラインコンタクト領域の複数のアクティブ領域に第１拡散層を、ライン領域の複数のアクティブ領域に連結拡散層を、第２ラインコンタクト領域の複数のアクティブ領域に第２拡散層を同時に形成する段階と、前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上に絶縁膜スペーサで取り囲まれたラインを形成する段階と、前記ラインを含んだ全体構造上に、表面が平坦化された絶縁層を形成する段階と、前記絶縁層上にラインコンタクトマスクを形成する段階と、前記ラインコンタクトマスクを用いたラインコンタクト工程によって前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記第1ラインコンタクトパターンと平行を成してジグザグに配置されるように多数の第2ラインコンタクトパターンを同時に形成する段階と、前記ライン領域を間に置いて前記第1ラインコンタクト領域と前記第2ラインコンタクト領域との間に抵抗測定のための電流が3次元的に流れるように電流を印加する段階とを含むことを特徴とする。
【００１４】
また、上記目的を達成するために、本発明に係るコンタクト抵抗測定用テストパターンの製造方法は、自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、テストウェーハに複数の素子分離膜を形成して複数のアクティブ領域を設定する段階と、しきい値電圧を調節するためのイオン注入工程によって、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域の複数のアクティブ領域にしきい値電圧イオン注入を行う段階と、前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上にラインを形成する段階と、不純物注入工程によって、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域のうち、第１ラインコンタクト領域の複数のアクティブ領域のそれぞれに第１拡散層を、第２ラインコンタクト領域の複数のアクティブ領域のそれぞれに第２拡散層を形成する段階と、前記ラインを取り囲む絶縁膜スペーサを形成する段階と、前記ラインを含んだ全体構造上に、表面が平坦化された絶縁層を形成する段階と、前記絶縁層上にラインコンタクトマスクを形成する段階と、前記ラインコンタクトマスクを用いたラインコンタクト工程によって前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記第1ラインコンタクトパターンと平行を成してジグザグに配置されるように多数の第2ラインコンタクトパターンを同時に形成する段階と、前記ライン領域を間に置いて前記第1ラインコンタクト領域と前記第2ラインコンタクト領域との間に抵抗測定のための電流が3次元的に流れるように電流を印加する段階とを含み、前記第１ラインコンタクト領域の第１拡散層と前記第２ラインコンタクト領域の第２拡散層とは、前記ライン領域のラインに電圧を印加して前記しきい値電圧イオン注入領域に形成されるチャネルによって電気的に連結されたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の添付図に基づいて詳細に説明する。
【００１６】
図２は本発明に係るコンタクト抵抗測定用テストパターンの構造図である。図２に示すように、本発明のコンタクト抵抗測定用テストパターンは、自己整列されたラインコンタクトを使用する半導体素子に適用するために、テストウェーハ２０上に多数の素子分離膜３０を形成して多数のアクティブ領域４０を設定(define)し、多数の素子分離膜及び多数のアクティブ領域を横切るライン領域６０に多数の連結拡散層（６１ａまたは６１ｂまたは６１ｃ）を形成し、ライン領域６０の一方側の第１ラインコンタクト領域５０に多数の第１拡散層５１ａ、５１ｂ、５１ｃを形成し、ライン領域６０の他方側の第２ラインコンタクト領域７０に多数の第２拡散層７１ａ、７１ｂ、７１ｃを形成し、第１ラインコンタクト領域５０に多数のラインコンタクトパターン（５００ａ及び５００ｂ）を、第２ラインコンタクト領域７０に多数のラインコンタクトパターン（７００ａ及び７００ｂ）を形成して、電流経路５６７が第１ラインコンタクト領域５０の第１ラインコンタクトパターン５００ａ、第１ラインコンタクト領域５０の第１の第１拡散層５１ａ、ライン領域６０の連結拡散層６１ａ、第２ラインコンタクト領域７０の第１の第２拡散層７１ａ、第２ラインコンタクト領域７０の第１ラインコンタクトパターン７００ａ、第２ラインコンタクト領域７０の第２の第２拡散層７１ｂとからなる３次元的電流流れとなるように構成される。
【００１７】
前述において、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０の隣り合う第１、第２拡散層（５１ａ／７１ａまたは５１ｂ／７１ｂまたは５１ｃ／７１ｃ）は、ライン領域６０の連結拡散層（６１ａまたは６１ｂまたは６１ｃ）に電気的に連結される。第１及び第２ラインコンタクト領域（５０及び７０）に形成された多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）のそれぞれは、２つずつの第１、第２拡散層（５１ｂ／５１ｃまたは７１ａ／７１ｂ）のみ電気的に連結されるように孤立形成され、第１ラインコンタクト領域５０のラインコンタクトパターン（５００ａ及び５００ｂ）と第２ラインコンタクト領域７０のラインコンタクトパターン（７００ａ及び７００ｂ）が互いにずれるように配置される。
【００１８】
このような本発明のコンタクト抵抗測定用テストパターンは、抵抗測定のための電流が、図２に示す電流経路５６７の如く、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０を３次元的に流れることができ、各第１、第２拡散層（５１ａ、５１ｂ、５１ｃ、７１ａ、７１ｂまたは７１ｃ）部分のコンタクト抵抗が考慮されたラインコンタクト抵抗を測定することができる。
【００１９】
自己整列されたラインコンタクトを使用する半導体素子に適用するための本発明のコンタクト抵抗測定用テストパターンの製造方法を図３ａ〜図５ｄ及び図６ａ〜図８ｄに基づいて説明する。
【００２０】
図３ａ〜図５ｄは本発明の第１実施例によって図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。図３ａ、図４ａ及び図５ａはレイアウト図、図３ｂ、図４ｂ及び図５ｂはそれぞれ図３ａ、図４ａ及び図５ａのＢ−Ｂ線に沿った断面図、図３ｃ、図４ｃ及び図５ｃはそれぞれ図３ａ、図４ａ及び図５ａのＣ−Ｃ線に沿った断面図、図３ｄ、図４ｄ及び図５ｄはそれぞれ図３ａ、図４ａ及び図５ａのＤ−Ｄ線に沿った断面図である。
【００２１】
図３ａ〜図３ｄを参照すると、テストウェーハ２０に多数の素子分離膜３０を形成して多数のアクティブ領域４０を設定する。ラインコンタクト領域がライン領域６０を間に置いて一対を成すように、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０を設定する。不純物注入工程を行い、第１ラインコンタクト領域５０の多数のアクティブ領域４０のそれぞれに第１拡散層（５１ａ、５１ｂ、５１ｃ）を、ライン領域６０の多数のアクティブ領域４０のそれぞれに連結拡散層（６１ａ、６１ｂ、６１ｃ）を、第２ラインコンタクト領域７０の多数のアクティブ領域４０のそれぞれに第１拡散層（７１ａ、７１ｂ、７１ｃ）を同時に形成する。
【００２２】
前述において、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０は、多数の連結拡散層（６１ａ、６１ｂ、６１ｃ）によって電気的に連結されるが、第１及び第２ラインコンタクト領域（５０及び７０）の第１の第１、第２拡散層（５１ａ及び７１ａ）は、ライン領域６０の第１連結拡散層６１ａによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第２の第１、第２拡散層（５１ｂ及び７１ｂ）は、ライン領域６０の第２連結拡散層６１ｂによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第３の第１、第２拡散層（５１ｃ及び７１ｃ）は、ライン領域６０の第３連結拡散層６１ｃによって電気的に連結される。
【００２３】
図４ａ〜図４ｄを参照すると、ライン領域６０に絶縁膜スペーサ８０で取り囲まれたライン６１を形成する。ライン６１を含んだ全体構造上に、表面が平坦化された絶縁層９０を形成する。絶縁層９０上に自己整列コンタクトマスク１００を形成する。
【００２４】
前記において、自己整列コンタクトマスク１００は、ライン６１の上部、第１ラインコンタクト領域５０の第１の第１拡散層５１ａと第２の第１拡散層５１ｂ間の素子分離膜３０の一部分の上部、第２ラインコンタクト領域７０の第２の第２拡散層７１ｂと第３の第２拡散層７１ｃ間の素子分離膜３０の一部分の上部が覆われる(close)ように形成する。
【００２５】
図５ａ〜図５ｄを参照すると、自己整列コンタクトマスク１００を用いた自己整列コンタクトエッチング工程を行って多数の自己整列コンタクトホールを形成し、自己整列コンタクトマスク１００を除去した後、多数の自己整列コンタクトホールを導電性物質で充填して多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）を形成することにより、本発明のコンタクト抵抗測定用テストパターンを製造する。
【００２６】
前記多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）は、第１及び第２ラインコンタクト領域（５０及び７０）のそれぞれに孤立して配置されるが、第１ラインコンタクト領域５０には、第１拡散層（図示せず）と第１の第１拡散層５１ａとを電気的に連結する第１ラインコンタクトパターン５００ａと、第２の第１拡散層５１ｂと第３の第１拡散層５１ｃとを電気的に連結する第２ラインコンタクトパターン５００ｂが孤立して配置され、第２ラインコンタクト領域７０には第１の第２拡散層７１ａと第２の第２拡散層７１ｂとを電気的に連結する第１ラインコンタクトパターン７００ａ、及び第３の第２拡散層７１ｃと第第２拡散層（図示せず）とを電気的に連結する第２ラインコンタクトパターン７００ｂが孤立して配置される。
【００２７】
前述した本発明のコンタクト抵抗測定用テストパターンの製造工程は、この測定用テストパターンを適用しようとする実際素子の製造工程のデザインルールに基づいて行われる。
【００２８】
次に、本発明のコンタクト抵抗測定用テストパターンを用いてコンタクト抵抗を測定する方法を簡単に説明する。
【００２９】
全体抵抗を「ＲＴ」、コンタクト個数を「Ｎ」、ラインコンタクトパターンの抵抗を「Ｒｍ」、コンタクト抵抗を「Ｒｃ」、拡散層の抵抗を「Ｒｄ」、抵抗測定のために印加する電圧を「Ｖ」、電圧「Ｖ」に対して測定された電流を「Ｉ」とする際、コンタクト抵抗「Ｒｃ」は下記の数式１によって得られる。
【００３０】
【数１】
図６ａ〜図８ｄは本発明の第２実施例によって図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。図６ａ、図７ａ及び図８ａはレイアウト図、図６ｂ、図７ｂ及び図８ｂは図６ａ、図７ａ及び図８ａのＢ−Ｂ線に沿った断面図、図６ｃ、図７ｃ及び図８ｃは図６ａ、図７ａ及び図８ａのＣ−Ｃ線に沿った断面図、図６ｄ、図７ｄ及び図８ｄは図６ａ、図７ａ及び図８ａのＤ−Ｄ線に沿った断面図である。
【００３２】
図６ａ〜図６ｄを参照すると、テストウェーハ２０に多数の素子分離膜３０を形成して多数のアクティブ領域４０を設定する。ラインコンタクト領域がライン領域６０を間において一対を成すように、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０を設定する。しきい値電圧イオン注入工程を行い、ライン領域６０のアクティブ領域４０のそれぞれにしきい値電圧イオン注入領域（６１０ａ、６１０ｂ、６１０ｃ）を形成する。
【００３３】
図７ａ〜図７ｄを参照すると、多数のしきい値電圧イオン注入領域（６１０ａ、６１０ｂ、６１０ｃ）が形成されたライン領域６０にライン６１を形成し、不純物注入工程により、第１ラインコンタクト領域５０のアクティブ領域４０のそれぞれに第１拡散層（５１ａ、５１ｂ、５１ｃ）を、第２ラインコンタクト領域７０の多数のアクティブ領域４０のそれぞれに第２拡散層（７１ａ、７１ｂ、７１ｃ）を形成する。その後、絶縁膜蒸着及びスペーサエッチング工程によってライン６１を取り囲む絶縁膜スペーサ８０を形成する。ライン６１を含んだ全体構造上に、表面が平坦化された絶縁層９０を形成する。絶縁層９０上に自己整列コンタクトマスク１００を形成する。
【００３４】
ここで、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０は、多数のしきい値電圧イオン注入領域（６１０ａ、６１０ｂ、６１０ｃ）によって電気的に連結されるが、第１及び第２ラインコンタクト領域（５０及び７０）の第１の第１、第２拡散層（５１ａ及び７１ａ）は、ライン領域６０の第１しきい値電圧イオン注入領域６１０ａによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第２の第１、第２拡散層（５１ｂ及び７１ｂ）は、ライン領域６０の第２しきい値イオン注入領域６１０ｂによって電気的に連結され、第１及び第２ラインコンタクト領域（５０及び７０）の第３の第１、第２拡散層（５１ｃ及び７１ｃ）は、ライン領域６０の第３しきい値電圧イオン注入領域６１０ｃによって電気的に連結される。ここで、これらが電気的に連結されるためには、必ずライン６０に電圧を印加してチャネルが形成されるようにしなければならない。
【００３５】
自己整列コンタクトマスク１００は、ライン６１の上部、第１ラインコンタクト領域５０の第１の第１拡散層５１ａと第２の第１拡散層５１ｂ間の素子分離膜３０の一部分の上部、及び第２ラインコンタクト領域７０の第２の第２拡散層７１ｂと第３の第２拡散層７１ｃ間の素子分離膜３０の一部分の上部が覆われるように形成する。
【００３６】
図８ａ〜図８ｄを参照すると、自己整列コンタクトマスク１００を用いた自己整列コンタクトエッチング工程を行って多数の自己整列コンタクトホールを形成し、自己整列コンタクトマスク１００を除去した後、多数の自己整列コンタクトホールを導電性物質で充填して多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）を形成することにより、本発明のコンタクト抵抗測定用テストパターンを製造する。
【００３７】
前記において、多数のラインコンタクトパターン（５００ａ、５００ｂ、７００ａ及び７００ｂ）は、第１及び第２ラインコンタクト領域（５０及び７０）のそれぞれに孤立して配置されるが、第１ラインコンタクト領域５０には第１拡散層（図示せず）と第１の第１拡散層５１ａとを電気的に連結する第１ラインコンタクトパターン５００ａ、及び第２の第１拡散層５１ｂと第３の第１拡散層５１ｃとを電気的に連結する第２ラインコンタクトパターン５００ｂが孤立して配置され、第２ラインコンタクト領域７０には第１の第２拡散層７１ａと第２の第２拡散層７１ｂとを電気的に連結する第１ラインコンタクトパターン７００ａ、第３の第２拡散層７１ｃと第２拡散層（図示せず）とを電気的に連結する第２ラインコンタクトパターン７００ｂが孤立して配置される。
【００３８】
前述した本発明のコンタクト抵抗測定用テストパターンの製造工程は、この測定用テストパターンを適用しようとする実際素子の製造工程のデザインルールに基づいて行われる。
【００３９】
本発明の第１実施例及び第２実施例は、コンタクト抵抗測定用テストパターンを製造する方法である。第１実施例によって製造されたコンタクト抵抗測定用テストパターン及び第２実施例によって製造されたコンタクト抵抗測定用テストパターンの構造は、図２に示すコンタクト抵抗測定用テストパターンの構造と同一である。しかし、第２実施例によって製造されたコンタクト抵抗測定用テストパターンは、コンタクト抵抗測定のために、必ず、第１ラインコンタクト領域５０と第２ラインコンタクト領域７０との間のライン６１に電圧を印加しなければならなく、第１及び第２ラインコンタクト領域（５０及び７０）の外側のライン６１には電圧を印加してはならない。
【００４０】
【発明の効果】
上述したように、本発明のコンタクト抵抗測定用テストパターンは、自己整列されたラインコンタクトを使用する半導体素子を製造するための実際工程を行う前に、素子に適したコンタクト抵抗を容易に測定することができ、測定されたコンタクト抵抗データに基づいて実際素子における問題点を予め診断することができるので、コンタクト抵抗を減少させる方案を新しく模索することができるうえ、セル面積をどの程度の範囲まで縮小させ得るかを決定することができるという効果を有する。さらに、本発明のコンタクト抵抗測定用テストパターンは、素子の不良を前もって防止することができるため、素子の歩留まりを増大させることができるうえ、不要な時間所要及びその他のコストを節減することができるという効果を有する。
【図面の簡単な説明】
【図１】従来のコンタクト抵抗測定用テストパターンの構造図である。
【図２】本発明に係るコンタクト抵抗測定用テストパターンの構造図である。
【図３】本発明の第１実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図４】本発明の第１実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図５】本発明の第１実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図６】本発明の第２実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図７】本発明の第２実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【図８】本発明の第２実施例に係る図２のコンタクト抵抗測定用テストパターンの製造方法を説明するための断面図である。
【符号の説明】
１１、２０ テストウェーハ
１２ 素子分離膜
１３ ソース／ドレイン拡散層
１４ コンタクトパターン
１５ 連結パターン
１６ 電流経路
２０ テストウェーハ
３０ 素子分離膜
４０ アクティブ領域
５０ 第１ラインコンタクト領域
５１ａ、５１ｂ、５１ｃ 第１拡散層
５００ａ、５００ｂ ラインコンタクトパターン
６０ ライン領域
６１ａ、６１ｂ、６１ｃ 連結拡散層
６１０ａ、６１０ｂ、６１０ｃ しきい値電圧イオン注入領域
６１ ライン
７０ 第２ラインコンタクト領域
７１ａ、７１ｂ、７１ｃ 第２拡散層
７００ａ、７００ｂ ラインコンタクトパターン
８０ 絶縁膜スペーサ
９０ 絶縁層
１００ 自己整列コンタクトマスク
５６７ 電流経路
Claims (16)
- 自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、
複数の素子分離膜を形成して複数のアクティブ領域を設定されたテストウェーハと、
前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域と、
前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域と、
前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上に形成されたラインと、
前記ライン領域の複数のアクティブ領域に形成された複数の連結拡散層と、
前記ライン領域の一方側の第１ラインコンタクト領域の複数のアクティブ領域に形成された複数の第１拡散層と、
前記ライン領域の他方側の第２ラインコンタクト領域の複数のアクティブ領域に形成された複数の第２拡散層と、
前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、
前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記多数の第1ラインコンタクトパターンと平行を成してジグザグに配置される多数の第2ラインコンタクトパターンを含み、
抵抗測定のための電流が前記第1ラインコンタクト領域の第１拡散層、前記ライン領域の連結拡散層及び前記第2ラインコンタクト領域の第２拡散層を介して前記第1ラインコンタクトパターンと前記第2ラインコンタクトパターンとの間に3次元的に流れるように構成されたことを特徴とするコンタクト抵抗測定用テストパターン。 - 前記ライン領域、前記第１ラインコンタクト領域及び第２ラインコンタクト領域は、隣接して並んで位置することを特徴とする請求項１記載のコンタクト抵抗測定用テストパターン。
- 前記第１ラインコンタクト領域の第１拡散層と前記第２ラインコンタクト領域の第２拡散層とは、前記ライン領域の連結拡散層によって電気的に連結されたことを特徴とする請求項１記載のコンタクト抵抗測定用テストパターン。
- 前記多数の第1ラインコンタクトパターンは前記第1ラインコンタクト領域の隣合う第１拡散層2個を電気的に連結させるように導電性物質でなることを特徴とする請求項１記載のコンタクト抵抗測定用テストパターン。
- 前記多数の第2ラインコンタクトパターンは前記第2ラインコンタクト領域の隣合う第２拡散層2個を電気的に連結させるように導電性物質でなることを特徴とする請求項１記載のコンタクト抵抗測定用テストパターン。
- 自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、
テストウェーハに複数の素子分離膜を形成して複数のアクティブ領域を設定する段階と、
不純物注入工程によって、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域と、
前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域のうち、第１ラインコンタクト領域の複数のアクティブ領域に第１拡散層を、ライン領域の複数のアクティブ領域に連結拡散層を、第２ラインコンタクト領域の複数のアクティブ領域に第２拡散層を同時に形成する段階と、
前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上に絶縁膜スペーサで取り囲まれたラインを形成する段階と、
前記ラインを含んだ全体構造上に、表面が平坦化された絶縁層を形成する段階と、
前記絶縁層上にラインコンタクトマスクを形成する段階と、
前記ラインコンタクトマスクを用いたラインコンタクト工程によって前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記第1ラインコンタクトパターンと平行を成してジグザグに配置されるように多数の第2ラインコンタクトパターンを同時に形成する段階と、
前記ライン領域を間に置いて前記第1ラインコンタクト領域と前記第2ラインコンタクト領域との間に抵抗測定のための電流が3次元的に流れるように電流を印加する段階とを含むことを特徴とするコンタクト抵抗測定用テストパターンの製造方法。 - 前記ライン領域、前記第1ラインコンタクト領域及び第２ラインコンタクト領域は、前記複数の素子分離膜及び前記複数のアクティブ領域を横切りながら隣接して並んで位置したことを特徴とする請求項６記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記第1ラインコンタクト領域の第１拡散層と前記第２ラインコンタクト領域の第２拡散層とは、前記ライン領域の連結拡散層によって電気的に連結されたことを特徴とする請求項６記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記多数の第1ラインコンタクトパターンは前記第1ラインコンタクト領域の隣合う第１拡散層2個を電気的に連結させるように導電性物質でなることを特徴とする請求項６記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記多数の第2ラインコンタクトパターンは前記第2ラインコンタクト領域の隣合う第２拡散層2個を電気的に連結させるように導電性物質でなることを特徴とする請求項６記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記ラインコンタクトマスクは、ラインの上部、第１ラインコンタクト領域の第１の第１拡散層と第２の第１拡散層間の素子分離膜の一部分の上部、及び第２ラインコンタクト領域の第１の第２拡散層と第２の第２拡散層間の素子分離膜の一部分の上部が覆われるように形成することを特徴とする請求項６記載のコンタクト抵抗測定用テストパターンの製造方法。
- 自己整列されたラインコンタクトを使用する半導体素子においてコンタクト抵抗を測定するためのコンタクト抵抗測定用テストパターンであって、
テストウェーハに複数の素子分離膜を形成して複数のアクティブ領域を設定する段階と、
しきい値電圧を調節するためのイオン注入工程によって、前記複数の素子分離膜及び複数のアクティブ領域を横切るライン領域の複数のアクティブ領域にしきい値電圧イオン注入を行う段階と、
前記ライン領域の前記複数の素子分離膜及び複数のアクティブ領域上にラインを形成する段階と、
不純物注入工程によって、前記ライン領域を間に置いて一対を成すように設定された第１ラインコンタクト領域及び第２ラインコンタクト領域のうち、第１ラインコンタクト領域の複数のアクティブ領域のそれぞれに第１拡散層を、第２ラインコンタクト領域の複数のアクティブ領域のそれぞれに第２拡散層を形成する段階と、
前記ラインを取り囲む絶縁膜スペーサを形成する段階と、
前記ラインを含んだ全体構造上に、表面が平坦化された絶縁層を形成する段階と、
前記絶縁層上にラインコンタクトマスクを形成する段階と、
前記ラインコンタクトマスクを用いたラインコンタクト工程によって前記第1ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第１拡散層を連結する多数の第1ラインコンタクトパターンと、前記第2ラインコンタクト領域で前記素子分離膜を間に置いて隣合う二つの前記第２拡散層を連結するが、前記第1ラインコンタクトパターンと平行を成してジグザグに配置されるように多数の第2ラインコンタクトパターンを同時に形成する段階と、
前記ライン領域を間に置いて前記第1ラインコンタクト領域と前記第2ラインコンタクト領域との間に抵抗測定のための電流が3次元的に流れるように電流を印加する段階とを含み、
前記第１ラインコンタクト領域の第１拡散層と前記第２ラインコンタクト領域の第２拡散層とは、前記ライン領域のラインに電圧を印加して前記しきい値電圧イオン注入領域に形成されるチャネルによって電気的に連結されたことを特徴とするコンタクト抵抗測定用テストパターンの製造方法。 - 前記ライン領域、前記第１ラインコンタクト領域及び第２ラインコンタクト領域は、前記複数の素子分離膜及び前記複数のアクティブ領域を横切りながら隣接して並んで位置したことを特徴とする請求項１２記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記多数の第1ラインコンタクトパターンは前記第1ラインコンタクト領域の隣合う第１拡散層2個を電気的に連結させるように導電性物質でなることを特徴とする請求項１２記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記多数の第2ラインコンタクトパターンは前記第2ラインコンタクト領域の隣合う第２拡散層2個を電気的に連結させるように導電性物質でなることを特徴とする請求項１２記載のコンタクト抵抗測定用テストパターンの製造方法。
- 前記ラインコンタクトマスクは、前記ラインの上部、第１ラインコンタクト領域の第１の第１拡散層と第２の第１拡散層間の素子分離膜の一部分の上部、及び第２ラインコンタクト領域の第１の第２拡散層と第２の第２拡散層間の素子分離膜の一部分の上部が覆われるように形成することを特徴とする請求項１２記載のコンタクト抵抗測定用テストパターンの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-73419 | 2001-11-23 | ||
| KR10-2001-0073419A KR100399976B1 (ko) | 2001-11-23 | 2001-11-23 | 콘택 저항 측정용 테스트 패턴 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163275A JP2003163275A (ja) | 2003-06-06 |
| JP4634678B2 true JP4634678B2 (ja) | 2011-02-16 |
Family
ID=19716257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001393199A Expired - Fee Related JP4634678B2 (ja) | 2001-11-23 | 2001-12-26 | コンタクト抵抗測定用テストパターン及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6734458B2 (ja) |
| JP (1) | JP4634678B2 (ja) |
| KR (1) | KR100399976B1 (ja) |
| DE (1) | DE10164298A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390908B1 (ko) * | 2001-04-30 | 2003-07-10 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장 공정 평가용 마스크 |
| US7084648B2 (en) * | 2004-09-29 | 2006-08-01 | Agere Systems Inc. | Semiconductor testing |
| JP4745697B2 (ja) * | 2005-03-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント |
| US20070210306A1 (en) * | 2006-03-08 | 2007-09-13 | International Business Machines Corporation | Test pattern for measuring contact short at first metal level |
| KR100935195B1 (ko) * | 2007-11-29 | 2010-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 |
| US9443775B2 (en) * | 2013-06-07 | 2016-09-13 | Globalfoundries Inc. | Lithography process monitoring of local interconnect continuity |
| CN105226051B (zh) * | 2014-05-30 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及导电插塞与有源区接触性能的检测方法 |
| DE112016007041B4 (de) * | 2016-07-04 | 2022-09-29 | Mitsubishi Electric Corporation | Herstellungsverfahren für eine halbleitervorrichtung |
| CN106683708B (zh) * | 2016-11-17 | 2019-11-29 | 武汉新芯集成电路制造有限公司 | 一种测试3dnand字线电阻的方法 |
| CN107527661B (zh) * | 2017-08-31 | 2020-08-28 | 长江存储科技有限责任公司 | 一种字线电阻测试方法及三维存储器失效分析方法 |
| JP6947685B2 (ja) * | 2018-05-09 | 2021-10-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN114156193A (zh) * | 2020-09-04 | 2022-03-08 | 长鑫存储技术有限公司 | 半导体结构 |
| US11961774B2 (en) | 2020-09-04 | 2024-04-16 | Changxin Memory Technologies, Inc. | Semiconductor device and method for manufacturing same |
| US20220077009A1 (en) * | 2020-09-04 | 2022-03-10 | Changxin Memory Technologies, Inc. | Semiconductor structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831955A (ja) * | 1994-07-20 | 1996-02-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000196036A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 半導体記憶装置及び半導体製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4896108A (en) * | 1988-07-25 | 1990-01-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits |
| JPH0364944A (ja) * | 1989-08-03 | 1991-03-20 | Matsushita Electron Corp | 電子回路装置の検査装置 |
| JP2551340B2 (ja) * | 1993-06-30 | 1996-11-06 | 日本電気株式会社 | コンタクト抵抗測定用半導体集積回路装置およびその測定方法 |
| JPH07211759A (ja) * | 1994-01-25 | 1995-08-11 | Fujitsu Ltd | 半導体装置の試験方法 |
| JP2822951B2 (ja) * | 1995-08-28 | 1998-11-11 | 日本電気株式会社 | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 |
| US5872018A (en) * | 1997-05-05 | 1999-02-16 | Vanguard International Semiconductor Corporation | Testchip design for process analysis in sub-micron DRAM fabrication |
| KR100623321B1 (ko) * | 1999-12-30 | 2006-09-11 | 매그나칩 반도체 유한회사 | 접촉저항 측정 패턴을 갖는 반도체 메모리장치의제조방법 |
| US6208572B1 (en) * | 2000-06-12 | 2001-03-27 | International Business Machines Corporation | Semiconductor memory device having resistive bitline contact testing |
-
2001
- 2001-11-23 KR KR10-2001-0073419A patent/KR100399976B1/ko not_active IP Right Cessation
- 2001-12-26 JP JP2001393199A patent/JP4634678B2/ja not_active Expired - Fee Related
- 2001-12-28 DE DE10164298A patent/DE10164298A1/de not_active Withdrawn
- 2001-12-28 US US10/029,390 patent/US6734458B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831955A (ja) * | 1994-07-20 | 1996-02-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000196036A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 半導体記憶装置及び半導体製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030100134A1 (en) | 2003-05-29 |
| JP2003163275A (ja) | 2003-06-06 |
| DE10164298A1 (de) | 2003-06-05 |
| US6734458B2 (en) | 2004-05-11 |
| KR100399976B1 (ko) | 2003-09-29 |
| KR20030042677A (ko) | 2003-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4634678B2 (ja) | コンタクト抵抗測定用テストパターン及びその製造方法 | |
| JP4212667B2 (ja) | 圧力センサおよび電気化学的センサを組み合わせたセンサの製造方法 | |
| JP4982921B2 (ja) | 半導体装置及びその製造方法 | |
| JP4664688B2 (ja) | 工業製品の製造方法 | |
| JP2004349411A (ja) | 半導体装置 | |
| KR100557994B1 (ko) | 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
| US7372072B2 (en) | Semiconductor wafer with test structure | |
| US7667246B2 (en) | Field programmable gate array (FPGA) multi-parallel structure | |
| TWI449156B (zh) | 半導體裝置及其形成方法 | |
| US20090283764A1 (en) | Teg pattern for detecting void in device isolation layer and method of forming the same | |
| CN101211894A (zh) | Teg图案及利用teg图案的半导体器件的测试方法 | |
| KR100409032B1 (ko) | 테스트 패턴 형성 방법, 그를 이용한 식각 특성 측정 방법및 회로 | |
| KR100642758B1 (ko) | 공정 변화에 독립적이고 균일한 저항값을 가지는저항소자, 이를 포함하는 반도체 집적 회로 장치 및이들의 제조방법 | |
| KR20040081984A (ko) | 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법 | |
| US20090159883A1 (en) | Test pattern for semiconductor device and method for forming the test pattern | |
| US20060138559A1 (en) | Flash memories having at least one resistance pattern on gate pattern and methods of fabricating the same | |
| KR100317503B1 (ko) | 다중해상도 비디오 장치 및 그의 다중해상도 비디오 데이터서입 및 독출 방법 | |
| KR20100013977A (ko) | 반도체 소자의 테스트 패턴 및 이의 제조 방법 | |
| KR100524458B1 (ko) | 반도체 소자의 테스트 패턴 | |
| KR100317499B1 (ko) | 플래쉬 메모리 소자의 유전체막 검증용 테스트 패턴 및 그 제조방법 | |
| KR100702765B1 (ko) | 반도체 소자의 테스트 패턴, 그 형성 방법 및 테스트 방법 | |
| KR100247229B1 (ko) | 개선된콘택구조를가지는반도체장치및콘택형성방법 | |
| JP3807966B2 (ja) | 自己整合コンタクトホール欠陥即時検出機能を有する半導体装置及びその製造方法 | |
| JPH1154583A (ja) | モニタ装置用パターンを有する半導体装置 | |
| KR20090026675A (ko) | 반도체 소자의 테스트 패턴 및 그의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080307 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |