JP6633151B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP6633151B2
JP6633151B2 JP2018151331A JP2018151331A JP6633151B2 JP 6633151 B2 JP6633151 B2 JP 6633151B2 JP 2018151331 A JP2018151331 A JP 2018151331A JP 2018151331 A JP2018151331 A JP 2018151331A JP 6633151 B2 JP6633151 B2 JP 6633151B2
Authority
JP
Japan
Prior art keywords
heat
circuit module
layer
generating component
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018151331A
Other languages
English (en)
Other versions
JP2018207118A (ja
Inventor
繁生 櫻井
繁生 櫻井
市川 洋平
洋平 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018151331A priority Critical patent/JP6633151B2/ja
Publication of JP2018207118A publication Critical patent/JP2018207118A/ja
Application granted granted Critical
Publication of JP6633151B2 publication Critical patent/JP6633151B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、配線基板上に発熱部品が搭載された回路モジュールに関する。
従来、多層配線基板内に金属製のコア材が設けられた回路モジュールが知られている(特許文献1参照)。このようなコア材は、配線基板内に収容された内蔵部品のシールドパターンとして機能するとともに、配線基板の剛性を高める機能も有する。
一方、回路モジュールとして、上記コア材の放熱機能に着目した構成も知られている。特許文献2には、配線基板の実装面上に配置されたパワーアンプICと金属製のコア材とを接続する放熱用のビア導体が複数形成され、パワーアンプICで発生した熱がビア導体を介してコア材へ伝導されるように構成された回路モジュールが記載されている。伝導された熱は、コア材から放熱されるとともに、実装先の親回路基板等にも放熱され得る。
特開2013−105756号公報 特許第528506号
特許文献2に記載の回路モジュールは、コア材と実装面との間に、複数の配線層と、それらの間に形成された複数の絶縁層と、放熱用のビア導体とを有している。複数の絶縁層はコア材やビア導体と比較して熱伝導性が低いため、パワーアンプICで発生した熱は主に放熱用のビア導体を介してコア材へ伝導される。しかしながら、パワーアンプICで発生した熱が、放熱用のビア導体で単位時間当たりに輸送できる熱量を越えている場合には、パワーアンプICで発生した熱を十分に放熱することが難しかった。
以上のような事情に鑑み、本発明の目的は、放熱性の高い回路モジュールを提供することにある。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、配線基板と、発熱部品と、放熱ラインとを具備する。
上記配線基板は、熱伝導性のコア材を含むコア層と、一主面から上記コア層に向かって形成された開口部を含み上記コア層上に設けられた多層配線層とを有する。
上記発熱部品は、上記開口部に配設される。
上記放熱ラインは、上記配線基板内に形成され上記発熱部品と上記コア材とを接続する。
上記構成によれば、発熱部品が開口部に配設され、放熱ラインによって発熱部品とコア材とが接続されるため、発熱部品のコア材への放熱経路の長さを短縮することができ、回路モジュール全体の放熱性を高めることができる。
また、上記放熱ラインは、上記発熱部品を接着させる熱伝導性の接着部材を有してもよい。
これにより、放熱ラインと発熱部品とを確実に接着させることができるとともに、熱伝導性も確保することができる。
例えば、上記開口部は、上記コア層に達する深さで形成され、
上記発熱部品は、上記コア層上に上記接着部材を介して配置されてもよい。
これにより、発熱部品の熱をコア層へ効率よく伝達することができる。
あるいは、配線基板は、複数のビアをさらに有し、
上記放熱ラインは、上記接着部材と上記コア材とを接続し上記ビアよりも大きな径を有する熱伝導性の柱状体を有してもよい。
このような柱状体により、熱の伝導性を高めるとともに、体積当たりの表面積を比較的小さい構成とすることができ、発熱部品の熱を効率良く逃がすことができる。
また例えば、上記コア層は、電子部品を収容し上記コア材に形成されたキャビティをさらに有してもよい。
本発明の第1の実施形態に係る回路モジュールを示す図である。 上記回路モジュールの製造方法を示す模式図である。 上記回路モジュールの製造方法を示す模式図である。 上記回路モジュールの製造方法を示す模式図である。 本発明の第1の実施形態の比較例に係る回路モジュールの断面図である。 本発明の第2の実施形態に係る回路モジュールの断面図である。 本発明の第2の実施形態の変形例に係る回路モジュールの断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
[回路モジュールの構成]
図1は、本発明の第1の実施形態に係る回路モジュールを示す図である。同図に示すように、回路モジュール100は、配線基板10と、発熱部品14と、放熱ライン15とを備える。
(配線基板)
配線基板10は、多層配線基板であり、表面(一主面)10aから発熱部品14が搭載される開口部118が形成されている。すなわち、配線基板10は、第1の多層配線層(多層配線層)11と、第2の多層配線層12と、コア層13とを有し、コア層13を挟んで第1の多層配線層11と第2の多層配線層12とが配設される。
コア層13は、コア材131と、キャビティ132とを有する。コア材131は、熱伝導性材料で構成され、本実施形態において例えば銅や銅合金を含む金属材料で構成される。コア材131は、例えば、配線基板10と略同一の平面形状を有し、配線基板10の側面から露出するように構成される。コア材131は、放熱性を向上させるとともに、配線基板10の剛性の向上や、後述する電磁障害の抑制といった作用を有する。
コア材131には、キャビティ132が形成されている。キャビティ132は、コア材131を貫通するように形成されていてもよいし、貫通しない構成であってもよい。各キャビティ132には、内蔵部品133が収容される。
各内蔵部品133は、例えばコンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ、集積回路(IC)等の電子部品であり、それぞれ同一種類の部品であっても、異なる種類の部品であってもよい。また、各キャビティ132には、同図に示すように1つの内蔵部品133が収容されていてもよいし、複数の内蔵部品133が収容されていてもよい。さらに、内蔵部品133の厚みも特に限定されず、キャビティ132の深さと同程度の厚みであってもよいし、当該深さよりも小さい厚みであってもよい。内蔵部品133がコア材131に取り囲まれて収容されることで、内蔵部品133間や内蔵部品133と発熱部品14との間における電磁波に起因する障害(電磁障害)を抑制することが可能となる。
また、内蔵部品133は、絶縁性樹脂134に被覆されていてもよい。絶縁性樹脂134は、キャビティ132の内壁面と内蔵部品133との間隙、及び内蔵部品133と第1の多層配線層11との間隙等に充填され得る。絶縁性樹脂134は、例えば、エポキシ樹脂等の熱硬化性樹脂で構成されてもよく、当該樹脂にはフィラが適宜含有されていてもよい。
第2の多層配線層12は、例えば、3層の配線層121,122,123と、絶縁層124,125,126と、表層に形成されたソルダレジスト層127とを含む積層構造で構成され、コア層13の一主面上に設けられる。配線層121,122,123と絶縁層124,125,126とは、交互に積層される。3層の配線層121,122,123のうち、配線層123は表層配線層であり、配線層121,122は、内部配線層である。また、ソルダレジスト層127と配線層123とは、配線基板10の裏面10bを構成する。なお、配線層及び絶縁層の総数は、これに限定されない。
第1の多層配線層11は、第2の多層配線層12と同様に、例えば3層の配線層111,112,113と、絶縁層114,115,116と、表層に形成されたソルダレジスト層117とを含む積層構造で構成され、コア層13の第2の多層配線層12が設けられた主面とは反対側の主面上に設けられる。配線層111,112,113と絶縁層114,115,116とは、交互に積層される。3層の配線層111,112,113のうち、配線層113は表層配線層であり、配線層111,112は内部配線層である。また、ソルダレジスト層117と配線層113とは、配線基板10の表面10aを構成する。なお、配線層及び絶縁層の総数は、これに限定されない。
また、第1の多層配線層11は、複数のビア119を有する。ビア119は、回路構成に応じて適宜形成され得るが、図1に示す例では、内蔵部品133と配線層111とを接続するように形成される。
さらに、第1の多層配線層11は、開口部118を有する。開口部118は、表面10aからコア層13に向かって形成され、本実施形態において、コア層13に達する深さで形成される。
開口部118は、発熱部品14を配設する底部118aと、底部118a及び表面10aに連接する壁部118bとを有する。本実施形態において、底部118aは、コア材131で構成される。底部118aの平面形状は、円形状でもよいし多角形状でもよい。一方壁部118bは、例えば、配線層111,112がそれぞれ絶縁層115,116から突出した構成を有する。より具体的には、底部118aに最も近い配線層111は、その上の絶縁層115から一部露出しており、絶縁層115上の配線層112は、その上の絶縁層116から一部露出している。すなわち、開口部118は、配線層111,112,113でそれぞれ開口径が異なる構成とすることができる。
(発熱部品)
発熱部品14は、開口部118の底部118aに配設される。発熱部品14は、例えば、集積回路(IC)、コンデンサ、インダクタ、抵抗、デュプレクサ、フィルタ、パワーアンプ等の発熱を伴う電子部品である。また、水晶振動子など、自己発熱しないが冷却する必要がある部品についても発熱部品に含まれるものとする。
発熱部品14は、例えば、複数の端子141が形成された端子面14aと、その反対側の非端子面14bとを有し、例えば、非端子面14bを底部118aに向けて配設されている。これにより、端子面14aの端子141が上部に露出し、各端子141と配線層111,112とがそれぞれワイヤボンディング等により電気的に接続される。本実施形態の開口部118によれば、壁部118bから配線層111,112が露出していることから、これらの接続を容易に行うことができる。
(放熱ライン)
放熱ライン15は、配線基板10内に形成され、発熱部品14とコア材131とを接続する。放熱ライン15は、本実施形態において、発熱部品14をコア材131に接着させる熱伝導性の接着部材151を有する。接着部材151は、熱伝導性及び接着性を有する材料であれば特に限定されず、例えば、熱伝導性樹脂、半田等で構成され得る。熱伝導性樹脂としては、例えば、金属フィラを含有したエポキシ樹脂等が挙げられる。
次に、回路モジュール100の製造方法について説明する。
[回路モジュールの製造方法]
図2乃至図4は回路モジュール100の製造方法を示す模式図である。なお、回路モジュール100は、一つの集合基板上に複数が同時に製造され、各回路モジュール100毎に分割されるものとすることができるが、以下ではそのうちの一つの回路モジュール100について説明する。なお、以下の説明は例示であり、回路モジュール100の製造方法はこれに限定されない。
図2に示すように、コア層13を形成する。まず、配線基板10(集合基板)の平面形状と略同一で所定厚みの金属板にキャビティ132を形成し、コア材131を作製する。続いて、コア材131と内蔵部品133とを粘着シート(図示せず)上の所定位置に配置して仮固定する。次に、コア材131のキャビティ132上に流体の絶縁材料を充填し、硬化させる。そして、粘着シートを剥離し、コア層13が形成される。
続いて、図3に示すように、コア層13の上面に第1の多層配線層11を、下面に第2の多層配線層12をそれぞれ形成する。まず、コア層13の上面及び下面に流体の樹脂を塗布し、硬化させ、絶縁層114,124を形成する。この絶縁層114,124にレーザ光を照射することで、ビア形成用の孔を形成する。さらに、絶縁層114,124上にメッキレジスト(図示省略)をパターニングした後、電解メッキによって配線層111,121を形成する。この際、上記孔にも導体が埋め込まれ、ビア119が形成される。同様に、絶縁層115,125、配線層112,122、絶縁層116,126、配線層113,123及びソルダレジスト層117,127を順に形成し、第1の多層配線層11及び第2の多層配線層12を形成する。
続いて、図4に示すように、第1の多層配線層11に、表面10aからコア層13に向かって開口部118を形成する。開口部118は、例えば、機械加工によって形成されてもよいし、エッチング法等により形成されてもよい。本実施形態において、まず、ソルダレジスト層117、配線層113及び絶縁層116に第1の開口径の開口を形成する。次に、配線層112及び絶縁層115に第1の開口径よりも小さい第2の開口径の開口を形成する。さらに、配線層111及び絶縁層114に第2の開口径よりも小さい第3の開口径の開口を形成する。これにより、コア層13に近い配線層ほど開口径が小さくなる構成で、かつコア層13に達する深さの開口部118を形成することができる。
そして、図1に示すように、放熱ライン15を形成し、開口部118に発熱部品14を配設する。まず、開口部118の底部118aに露出したコア材131上に流動性のある熱伝導性樹脂が塗布され、その上に発熱部品14が配置される。この熱伝導性樹脂を硬化することで、放熱ライン15の接着部材151が形成される。さらに、発熱部品14の端子141と配線層112,113とをそれぞれワイヤボンディング等により接続する。これにより、発熱部品14をコア材131上に接着できるとともに、発熱部品14と配線基板10との導通を図ることができる。なお、熱伝導性樹脂が発熱部品14側に塗布された後、当該樹脂が塗布された発熱部品14を、開口部118に露出したコア材131上に接着してもよい。
次に、以上のように製造された回路モジュール100の作用効果について説明する。
[回路モジュールの作用効果]
図5は、本実施形態の比較例に係る回路モジュール300の断面図である。回路モジュール300は、回路モジュール100と同様の構成の第2の多層配線層12、コア層13及び発熱部品14を備えるが、第1の多層配線層31と、放熱ライン35の構成が回路モジュール100と異なる。第1の多層配線層31は、開口部を有さず、発熱部品14が配線基板30の表面30aに配置されている。また、放熱ライン35は、表面30a上の発熱部品14とコア材131とを接続する複数のサーマルビア353を有している。
同図の回路モジュール300によれば、発熱部品14によって発生した熱がサーマルビア353を介してコア材131に伝導される。サーマルビア353は、第1の多層配線層31の厚み分の長さを有している。ここで、サーマルビア353は、発熱部品14が出す熱量に対して十分な太さ(物理的な体積)または熱伝導性を有していないため熱容量が足りず、輸送できる熱量に限界があり、発熱部品14を十分に冷却することが困難であった。また、回路構成の複雑化に伴い、第1の多層配線層31をより多層化する場合、このような放熱性の問題がより大きくなることが懸念された。
一方、図1に示す本実施形態の回路モジュール100によれば、開口部118及び放熱ライン15により発熱部品14をコア材131へ直接接着することができるため、配線基板10へ拡散する熱を大幅に低減することができる。これにより、回路モジュール100全体としての放熱性を高めることができる。さらに、第1の多層配線層11が多層化した場合であっても、高い放熱性を維持することが可能となり、回路構成の複雑化にも容易に対応し得る。
<第2の実施形態>
[回路モジュールの構成]
図6は、本発明の第2の実施形態に係る回路モジュール200の断面図である。本実施形態に係る回路モジュール200は、開口部218及び放熱ライン25の構成が回路モジュール100と異なる。なお、回路モジュール200において、回路モジュール100と同様の構成については同一の符号を付し、その説明を省略する。
配線基板20は、回路モジュール100と同様の構成の第2の多層配線層12、コア層13を有し、回路モジュール100と異なる構成の第1の多層配線層21を有する。
第1の多層配線層21は、例えば、第2の多層配線層12と同様に、3層の配線層211,212,213と、絶縁層214,215,216と、表層に形成されたソルダレジスト層217とを含む積層構造で構成され、コア層13の第2の多層配線層12が設けられた主面とは反対側の主面上に設けられる。配線層211,212,213と絶縁層214,215,216とは、交互に積層される。3層の配線層211,212,213のうち、配線層213は表層配線層であり、配線層211,212は、内部配線層である。また、ソルダレジスト層217と配線層211とは、配線基板10の表面20aを構成する。さらに、第1の多層配線層21は、第1の実施形態と同様に、複数のビア219を有する。なお、配線層及び絶縁層の総数は、これに限定されない。
第1の多層配線層21は、また、表面20aからコア層13に向かって形成された開口部218を有する。開口部218は、本実施形態において、内部配線層のうちの配線層211に達する深さで形成される。
開口部218は、発熱部品24を配設する底部218aと、底部218a及び表面20aを連接する壁部218bとを有する。底部218aは、本実施形態において、配線層211で構成される。壁部218bは、配線層212,213が絶縁層214,215より突出しない構成でもよく、例えば滑らかな曲面や複数の平坦面で構成され得る。
発熱部品24は、開口部218の底部218aに配設される。本実施形態において、発熱部品24は、周縁に複数の端子241を含む端子面241aと、その反対側の非端子面241bとを有し、端子面24aを底部218aに向けて配設されている。発熱部品24は、例えば、端子241を介して配線層211にフリップチップ実装され得る。
放熱ライン25は、配線基板20の第1の多層配線層21内に形成され、発熱部品24とコア材131とを接続する。放熱ライン25は、本実施形態において、発熱部品24を接着させる熱伝導性の接着部材251と、熱伝導性の柱状体252とを有する。接着部材251は、発熱部品24の端子面24aと柱状体252とを接着する。より詳しくは、接着部材251は、端子面24aにおける端子241が形成されていない中央部に接着され得る。接着部材251は、本実施形態において半田で構成されるが、熱伝導性樹脂であってもよい。
柱状体252は、接着部材251とコア材131とを接続し、ビア219よりも大きな径を有する。柱状体252は、例えば、熱伝導性樹脂で構成されるが、金属等であってもよい。
[回路モジュールの製造方法]
回路モジュール200の製造方法のうち、コア層13の形成工程と、第1の多層配線層21及び第2の多層配線層12の形成工程は、第1の実施形態と同様である。したがって、開口部218の形成工程と、放熱ライン25の形成工程について説明する。
第1の多層配線層21及び第2の多層配線層12を形成した後、第1の多層配線層21に、表面20aからコア層13に向かって開口部218を形成する。開口部218は、機械加工等により形成される。本実施形態において、開口部218は、配線層211に達する深さで形成され、開口径は深さ方向に沿って略一定であってもよい。
続いて、柱状体252を形成する。柱状体252は、例えば機械加工等によって開口部218の底部218aからコア材131に向かって孔が形成され、当該孔に流体の熱伝導性樹脂が充填され、硬化されることで形成される。
続いて、開口部218の柱状体252上に発熱部品24を配設する。まず、柱状体252上、及び端子241が接続される配線層211上に半田ペーストが塗布され、当該半田ペースト上に発熱部品24が搭載される。さらに、この発熱部品24が搭載された配線基板20をリフロー炉へ搬入し、半田ペーストをリフローすることで、発熱部品24が開口部218に半田付けされる。以上のように、回路モジュール200が製造される。
[回路モジュールの作用効果]
本実施形態によっても、第1の実施形態と同様に、発熱部品24とコア材131との距離を短縮することができるため、配線基板20へ拡散する熱を大幅に低減することができる。また、柱状体252が一本の柱状で構成されるため、表面積当たりの体積を比較的大きく構成することができる。これにより、絶縁材料と接触する面積を低減して配線基板20へ拡散する熱を大幅に低減することができるとともに、より効率的にコア材131へ熱を伝導することが可能となる。
[変形例]
図7は、第2の実施形態の変形例に係る回路モジュール200の断面図である。同図に示すように、放熱ライン25は、柱状体252に替えて、複数のサーマルビア253を有していてもよい。これによっても、配線基板20へ拡散する熱を低減することができる。
あるいは、第2の実施形態において、開口部218は配線層211に達する深さを有する構成に限定されず、配線層212に達する深さで形成されてもよい。あるいは、回路モジュール200がより多層の配線層を含む第1の多層配線層21を有する場合には、開口部218が、任意の内部配線層に達する深さで形成されることができる。
第1の実施形態における発熱部品14の実装方法はワイヤボンディングに限定されず、例えば端子面14aを開口部118へ向けてフリップチップ実装されてもよい。この場合は、第2の実施形態と同様に、接着部材151を半田で構成することができる。
さらに、上述の実施形態において、放熱ライン15,25が接着部材151,251を有さない構成としてもよい。
また、回路モジュール100,200の配線基板10,20は、部品内蔵配線基板に限定されず、所期の回路構成を実現できる配線基板として構成することができる。また、発熱部品14,24や内蔵部品133の数も、特に限定されない。
10,20…配線基板
10a,20a…表面(一主面)
11,21…第1の多層配線層(多層配線層)
118,218…開口部
119,219…ビア
13…コア層
131…コア材
132…キャビティ
14,24…発熱部品
15,25…放熱ライン
151,251…接着部材
252…柱状体

Claims (4)

  1. 熱伝導性のコア材を含むコア層と、一主面から前記コア層に向かって形成された開口部及び前記開口部の底部に設けられた配線層を含み前記コア層上に設けられた多層配線層とを有する配線基板と、
    前記開口部の前記底部に配設され、当該底部と対向し、前記配線層に接続される複数の端子が設けられた端子面を有し、前記底部及び前記一主面を連接する壁部との間の全周にわたって空間が形成され発熱部品と、
    前記配線基板内に形成され前記発熱部品の端子面と前記コア材とを接続する放熱ラインと
    を具備する回路モジュール。
  2. 請求項1に記載の回路モジュールであって、
    前記放熱ラインは、前記発熱部品を接着させる熱伝導性の接着部材を有する
    回路モジュール。
  3. 請求項2に記載の回路モジュールであって、
    前記配線基板は、複数のビアをさらに有し、
    前記放熱ラインは、前記接着部材と前記コア材とを接続し前記ビアよりも大きな径を有する熱伝導性の柱状体を有する
    回路モジュール。
  4. 請求項1からのうちのいずれか1項に記載の回路モジュールであって、
    前記コア層は、電子部品を収容し前記コア材に形成されたキャビティをさらに有する
    回路モジュール。
JP2018151331A 2018-08-10 2018-08-10 回路モジュール Expired - Fee Related JP6633151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018151331A JP6633151B2 (ja) 2018-08-10 2018-08-10 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018151331A JP6633151B2 (ja) 2018-08-10 2018-08-10 回路モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014203970A Division JP6587795B2 (ja) 2014-10-02 2014-10-02 回路モジュール

Publications (2)

Publication Number Publication Date
JP2018207118A JP2018207118A (ja) 2018-12-27
JP6633151B2 true JP6633151B2 (ja) 2020-01-22

Family

ID=64958220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018151331A Expired - Fee Related JP6633151B2 (ja) 2018-08-10 2018-08-10 回路モジュール

Country Status (1)

Country Link
JP (1) JP6633151B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176522A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787223B2 (ja) * 1987-07-20 1995-09-20 富士通株式会社 プリント基板及びその製造方法
JPH06112375A (ja) * 1992-09-24 1994-04-22 Kyocera Corp 半導体素子収納用パッケージ
JP4503871B2 (ja) * 2001-03-26 2010-07-14 日本特殊陶業株式会社 セラミック基板の製造方法
JP3849573B2 (ja) * 2001-05-22 2006-11-22 株式会社日立製作所 電子装置
JP2003142829A (ja) * 2001-11-07 2003-05-16 Daiwa Kogyo:Kk 多層配線基板及びその製造方法
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device
JP2013105756A (ja) * 2011-11-10 2013-05-30 Taiyo Yuden Co Ltd 基板内蔵用電子部品および部品内蔵型基板
JP5285806B1 (ja) * 2012-08-21 2013-09-11 太陽誘電株式会社 高周波回路モジュール
JP5394560B2 (ja) * 2012-11-27 2014-01-22 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール

Also Published As

Publication number Publication date
JP2018207118A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
TWI505755B (zh) 封裝載板及其製作方法
JP2004064043A (ja) 半導体パッケージング装置
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
US20150108630A1 (en) Electronic device, electronic apparatus, and method for manufacturing electronic device
JP2008016844A (ja) プリント基板及びその製造方法
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
US20080029881A1 (en) Circuit board with cooling function
JP2009200212A (ja) プリント基板の放熱構造
JP5577694B2 (ja) 部品内蔵モジュール
JP2007059803A (ja) プリント基板、電子基板及び電子機器
US20110174526A1 (en) Circuit module
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JP5456843B2 (ja) 電源装置
JP6587795B2 (ja) 回路モジュール
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2006318986A (ja) フレキシブルプリント回路板およびその製造方法
JP6633151B2 (ja) 回路モジュール
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4507986B2 (ja) 部品内蔵モジュールの製造方法
JP6089713B2 (ja) 電子機器
JP6587796B2 (ja) 回路モジュール
JP6686467B2 (ja) 電子部品放熱構造
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191211

R150 Certificate of patent or registration of utility model

Ref document number: 6633151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees