JP6206021B2 - 電力用半導体装置の製造方法および電力用半導体装置 - Google Patents
電力用半導体装置の製造方法および電力用半導体装置 Download PDFInfo
- Publication number
- JP6206021B2 JP6206021B2 JP2013189653A JP2013189653A JP6206021B2 JP 6206021 B2 JP6206021 B2 JP 6206021B2 JP 2013189653 A JP2013189653 A JP 2013189653A JP 2013189653 A JP2013189653 A JP 2013189653A JP 6206021 B2 JP6206021 B2 JP 6206021B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit member
- pressure
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
本発明の実施の形態1にかかる電力用半導体装置の構成について説明する。図1は、実施の形態1にかかる電力用半導体装置100を示す側面図である。図2は、実施の形態1にかかる電力用半導体装置100の構成を示す平面図である。なお、図1においては、本実施の形態の特徴部分である半導体素子2と回路部材4との接合部分にかかる構成のみを図示し、他の構成については図示省略する。
上述の実施の形態1では回路部材4に溝部4mと突起部4tとを設けた構成について説明した。しかしながら、本発明はこれに限定されるものではなく、加圧シート50を支持する支持部として、突起部4tの代わりに着脱可能なブロック体を用いることとしても良い。そこで、実施の形態2としてブロック体6を用いた構成について、以下説明する。
上述のように実施の形態1及び2では、突起部4tやブロック体6といった加圧シート50を支持する支持部を回路部材4に設けることとしたが、加圧力が十分あり半導体素子2のコーナー部での圧力低下による接合不良等が問題とならなければ、回路部材4に支持部を設けない構成としても構わない。そこで、実施の形態3として、回路部材4に支持部を設けない構成について説明する。
上述した実施の形態1ないし3においては、単一の半導体素子2と回路部材4とを接合する方法について説明したが、複数の半導体素子2と回路部材4とを同時に接合することとしてもよい。そこで、実施の形態4として、複数の半導体素子2を同時に回路部材4に接合する場合について、以下説明する。
Claims (14)
- 回路部材の表面に支持部を設ける工程と、
前記回路部材上に有機保護膜で被膜された焼結性金属粒子を含む接合材を塗布する工程と、
前記接合材上に半導体素子を配置する工程と、
前記半導体素子上に前記半導体素子の表面の面積よりも大きい加圧シートを配置する工程と、
前記加圧シートを介して前記半導体素子の表面を加圧するとともに、前記接合材を加熱することで、前記半導体素子と前記回路部材とを接合する工程と、
を備え、
前記支持部を設ける工程は、前記接合する工程よりも前に行われる工程であり、かつ、前記回路部材の表面上において前記半導体素子が接合される領域の周囲に前記支持部を設ける工程であり、
前記接合する工程において、前記回路部材と前記支持部と前記加圧シートとで囲まれた第1の空間は、前記第1の空間の前記支持部よりも外側の第2の空間と連繋しており、
前記接合する工程は、前記支持部によって、前記半導体素子の表面からはみ出た前記加圧シートを支持した状態、かつ、前記接合材が前記第1の空間に露出された状態で行われる、
電力用半導体装置の製造方法。 - 前記支持部を設ける工程は、前記回路部材の表面に着脱可能なブロック体を配置する工程であり、
前記接合する工程後、前記ブロック体を前記回路部材の表面から取り除く工程をさらに備える、
ことを特徴とする請求項1記載の電力用半導体装置の製造方法。 - 前記支持部を設ける工程は、前記回路部材の表面に突起部を形成する工程である、
ことを特徴とする請求項1記載の電力用半導体装置の製造方法。 - 前記接合する工程は、加圧装置を用いて、前記加圧装置と前記支持部とによって前記加圧シートが挟み込まれた状態で行われる、
ことを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置の製造方法。 - 前記支持部は、前記半導体素子の周囲を囲むように一体となって設けられ、
前記支持部には、前記支持部が囲む領域の内側から外側に向かって前記支持部を貫通する貫通穴が形成されている、
ことを特徴とする請求項1から4のいずれか1項に記載の電力用半導体装置の製造方法。 - 回路部材の表面に溝部を形成する工程と、
前記回路部材上に有機保護膜で被膜された焼結性金属粒子を含む接合材を塗布する工程と、
前記接合材上に半導体素子を配置する工程と、
前記半導体素子上に前記半導体素子の表面の面積よりも大きい加圧シートを配置する工程と、
前記加圧シートを介して前記半導体素子の表面を加圧するとともに、前記接合材を加熱することで、前記半導体素子と前記回路部材とを接合する工程と、
を備え、
前記溝部を形成する工程は、前記接合する工程よりも前に行われる工程であり、かつ、前記回路部材の表面上において前記半導体素子が接合される領域の周囲に前記半導体素子の中心から前記半導体素子よりも外側に向かって前記溝部を形成する工程であり、
前記接合する工程は、前記溝部の一端が前記加圧シートの直下にあり、かつ、前記溝部の他端が前記加圧シートの直下からはみ出た状態で行われる、
電力用半導体装置の製造方法。 - 前記接合する工程は、複数の前記半導体素子と前記回路部材とを接合し、前記加圧装置と前記複数の半導体素子との間に前記加圧シートを介して行われる、
ことを特徴とする請求項1から6のいずれか1項に記載の電力用半導体装置の製造方法。 - 前記接合する工程は、上側加圧板とガイドが設けられた下側加圧板とから構成された加圧装置を用いて行われ、かつ、前記ガイドによって前記接合材が塗布された前記回路部材を前記下側加圧板に対して位置決めした状態で行われる、
ことを特徴とする請求項1から7のいずれか1項に記載の電力用半導体装置の製造方法。 - 前記半導体素子は、シリコンに比べてバンドギャップが広いワイドバンドギャップ半導体からなる、
ことを特徴とする請求項1から8のいずれか1項に記載の電力用半導体装置の製造方法。 - 半導体素子と、
前記半導体素子が接合される領域の周囲に突起部が形成された回路部材と、
前記半導体素子を前記回路部材の主面に接合する焼結金属体と、
を備え、
前記突起部は、前記回路部材の前記主面上において、前記半導体素子が接合された領域の周囲に前記半導体素子を囲って互いに離間して複数形成され、
複数の前記突起部間の隙間を介して前記突起部によって囲まれた領域の内側と外側とが連繋している、
電力用半導体装置。 - 半導体素子と、
前記半導体素子が接合される領域の周囲に突起部が形成された回路部材と、
前記半導体素子を前記回路部材の主面に接合する焼結金属体と、
を備え、
前記突起部は、前記回路部材の前記主面上において、前記半導体素子が接合された領域の周囲に、前記回路部材の前記主面に接合された前記半導体素子の周囲を囲むように一体となって形成され、
前記突起部には前記突起部が囲む領域の内側から外側に向かって前記突起部を貫通する貫通穴が形成され、
前記貫通穴を介して前記突起部によって囲まれた領域の内側と外側とが連繋している、
電力用半導体装置。 - 半導体素子と、
溝部が形成された回路部材と、
前記半導体素子を前記回路部材の主面に接合する焼結金属体と、
を備え、
前記溝部は、前記焼結金属体と離間して設けられ、前記回路部材の前記主面上において、前記半導体素子が接合された領域の周囲に、前記半導体素子の中心から前記半導体素子よりも外側に向かって放射状に形成された、
電力用半導体装置。 - 前記半導体素子は複数の半導体素子からなる、
ことを特徴とする請求項10から12のいずれか1項に記載の電力用半導体装置。 - 前記半導体素子は、シリコンに比べてバンドギャップが広いワイドバンドギャップ半導体からなる、
ことを特徴とする請求項10から13のいずれか1項に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189653A JP6206021B2 (ja) | 2013-09-12 | 2013-09-12 | 電力用半導体装置の製造方法および電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189653A JP6206021B2 (ja) | 2013-09-12 | 2013-09-12 | 電力用半導体装置の製造方法および電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015056550A JP2015056550A (ja) | 2015-03-23 |
JP6206021B2 true JP6206021B2 (ja) | 2017-10-04 |
Family
ID=52820719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013189653A Active JP6206021B2 (ja) | 2013-09-12 | 2013-09-12 | 電力用半導体装置の製造方法および電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6206021B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083844B2 (en) | 2015-03-31 | 2018-09-25 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing bonded body |
JP6129353B2 (ja) | 2015-03-31 | 2017-05-17 | 新電元工業株式会社 | 加圧ユニット |
JP6129352B2 (ja) | 2015-03-31 | 2017-05-17 | 新電元工業株式会社 | 接合装置、接合方法及び加圧ユニット |
JP6403873B2 (ja) * | 2015-04-03 | 2018-10-10 | 三菱電機株式会社 | 半導体素子の接合方法及び半導体素子接合用シート状積層緩衝材 |
JP7127269B2 (ja) * | 2017-10-23 | 2022-08-30 | 昭和電工マテリアルズ株式会社 | 部材接続方法 |
NL2021137B1 (en) * | 2018-06-15 | 2019-12-20 | Boschman Tech Bv | Sintering Process Product Carrier |
JP6675622B1 (ja) * | 2019-04-25 | 2020-04-01 | アサヒ・エンジニアリング株式会社 | 電子部品のシンタリング装置および方法 |
US11158566B2 (en) * | 2019-05-24 | 2021-10-26 | Google Llc | Integrated circuit with a ring-shaped hot spot area and multidirectional cooling |
JP6624626B1 (ja) * | 2019-07-29 | 2019-12-25 | アサヒ・エンジニアリング株式会社 | 電子部品のシンタリング装置 |
JP7313315B2 (ja) * | 2020-05-19 | 2023-07-24 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264566A (ja) * | 1995-03-22 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | 半導体素子搭載用パッケージ |
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
JP4634230B2 (ja) * | 2005-06-17 | 2011-02-16 | 株式会社オートネットワーク技術研究所 | 回路基板、電子部品及び電気接続箱 |
JP5151150B2 (ja) * | 2006-12-28 | 2013-02-27 | 株式会社日立製作所 | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 |
RU2490837C2 (ru) * | 2009-03-26 | 2013-08-20 | Шарп Кабусики Кайся | Способ монтажа микроэлектронных компонентов |
JP5822656B2 (ja) * | 2011-10-31 | 2015-11-24 | 株式会社 日立パワーデバイス | 半導体装置及びその製造方法 |
JP6120685B2 (ja) * | 2013-06-10 | 2017-04-26 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
-
2013
- 2013-09-12 JP JP2013189653A patent/JP6206021B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015056550A (ja) | 2015-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6206021B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP6120685B2 (ja) | 電力用半導体装置の製造方法 | |
US10276522B2 (en) | Power module | |
JP2010109246A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5414644B2 (ja) | 半導体装置 | |
JP2015188026A (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
CN106847781A (zh) | 功率模块封装及其制造方法 | |
JP2016213223A (ja) | 半導体装置の製造方法 | |
EP2434541B1 (en) | Method for bonding high heat conductive insulating resin to a heat sink | |
JP6399906B2 (ja) | パワーモジュール | |
CN111276447A (zh) | 双侧冷却功率模块及其制造方法 | |
JP2017117869A (ja) | 半導体装置及びその製造方法 | |
JP2013131592A (ja) | リード端子およびこれを用いた半導体装置 | |
JP6643481B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2010232369A (ja) | 半導体装置 | |
JP2017135183A (ja) | 半導体装置 | |
JP2013149762A (ja) | 半導体モジュール | |
WO2020095794A1 (ja) | 温調装置 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
JP2015015335A (ja) | 半導体装置 | |
JP2013012641A (ja) | パワー半導体モジュール | |
JP6316221B2 (ja) | 半導体装置 | |
JP2009170702A (ja) | 半導体モジュール | |
JP2019021680A (ja) | 半導体装置の製造方法 | |
JP2014041876A (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6206021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |