JP4634147B2 - 薄膜トランジスタを備えた電子装置の製造方法 - Google Patents
薄膜トランジスタを備えた電子装置の製造方法 Download PDFInfo
- Publication number
- JP4634147B2 JP4634147B2 JP2004539297A JP2004539297A JP4634147B2 JP 4634147 B2 JP4634147 B2 JP 4634147B2 JP 2004539297 A JP2004539297 A JP 2004539297A JP 2004539297 A JP2004539297 A JP 2004539297A JP 4634147 B2 JP4634147 B2 JP 4634147B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- hydrogen
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 31
- 239000010409 thin film Substances 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 50
- 239000001257 hydrogen Substances 0.000 claims description 49
- 229910052739 hydrogen Inorganic materials 0.000 claims description 49
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- 238000005984 hydrogenation reaction Methods 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000004020 conductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 229920000307 polymer substrate Polymers 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Description
この発明は薄膜トランジスタを備えた電子装置の製造方法に関する。
薄膜トランジスタ（ＴＦＴ）とそれらの製造方法は多くの電子工学の分野で知られている。応用としては、例えば、表示器やイメージセンサ等のアクティブマトリクス装置でスイッチング素子として用いられ、そのような装置においては、ＴＦＴは行と列のアレイに配列され、複数組の行と列のアドレス・コンダクタを介した選択とデータ信号によりアドレッシングされる。より速くアドレスされ、電力消費がより少なく、そして、より信頼性が高い高品質のアクティブマトリクス装置を製造するためのＴＦＴの動作特性改善に興味が集まっている。
ＴＦＴの半導体層は、通常、水素化されたアモルファス、多結晶、又は、単結晶シリコンから形成される。水素化は製造プロセス中にある段階で生じ、半導体材料を電気的に中性にする機能がある。これにより、ＴＦＴ特性が改善され、キャリア移動度が高まり、閾値電圧が低くなり、そして、リーク電流が小さくなる。
ＴＦＴの水素化は、通常、これらの装置を、水素ガス内で約２５０°Ｃ又はこれより高い温度に加熱し、又は、３００°Ｃ又はこれより高い温度でプラズマに晒すことにより達成される。ところが、例えば、ポリマー基板等の耐熱性が低い基板にとってはこれらの温度は高すぎる。
ＵＳ２００２／０００４２８９−Ａ１が、半導体層のソース、ドレイン領域上に電極が形成された後にＴＦＴ上部に水素含有膜が形成されるＴＦＴの製造方法を開示している。水素を半導体層内に拡散させるパルスレーザビームを水素含有膜に照射する。これは基板の耐熱温度より低い温度で行われる。
ところが、ＵＳ２００２／０００４２８９−Ａ１の方法では、トップゲート装置では金属ゲート下部と、ソース、ドレイン領域の間に位置する半導体材料の活性チャネル領域の全長に渡って、又は、ボトムゲート装置ではシリコン酸化物膜下部に水素が拡散しなければならない。装置を過度な温度で加熱することなしにこれを達成するには多数の出力レーザパルスが必要になる。これは装置プロセスのスループットを悪化させることになる。
この発明の目的は改良されたＴＦＴの製造方法を提供することを目的としている。
この発明の別の目的は半導体層の水素化に必要な時間が短縮される簡潔なＴＦＴの製造方法を提供することを目的としている。
この発明によれば、薄膜トランジスタを備えた電子装置の製造方法であって、前記薄膜トランジスタは、ゲート電極とソース電極とドレイン電極と、ゲート絶縁層により前記ゲート電極から分離された半導体層とを備え、前記ソース電極と前記ドレイン電極との間の前記半導体層のチャネル領域を流れる電流を制御するように前記ゲート電極が配され、前記方法は、基板上部に誘電体層を形成する誘電体層形成工程と、前記誘電体層の直上に前記半導体層を形成する半導体層形成工程と、前記半導体層の直上に水素含有層を形成する水素含有層形成工程と、前記水素含有層にエネルギビームを照射して少なくとも前記半導体層の一部分を多結晶化及び水素化させる多結晶化及び水素化工程と、そして、前記多結晶化及び水素化工程が施された前記半導体層上部に前記ゲート電極、且つ又は、前記ソース電極と前記ドレイン電極とを形成する電極形成工程とを備えたことを特徴とする電子装置の製造方法が提供される。
この方法により、水素化時間が短縮され、従って、全体的な製造時間とコストが削減される。水素含有層と水素化期間中に水素の拡散経路を遮るチャネル領域との間に介在層が無い。従って、水素の拡散する距離が短くなり、チャネル領域内に水素を拡散させるために必要なエネルギビームパルス数が少なくなる。さらに、水素化工程の後に上部ゲート電極又はソース及びドレイン電極を形成することにより、それら電極が入射エネルギビームにより生じる熱に晒されなくなる。これにより、水素化のためにより強いエネルギビームを用いることができ、従って、必要なパルス数がさらに削減される。
一つの実施形態では、トップゲートＴＦＴが形成され、ここでは、前記ゲート電極が前記電極形成工程において形成され、前記ゲート絶縁層が前記水素含有層を備える。前記ゲート絶縁層は、さらに、前記半導体層の上部に直接形成された第二の絶縁層を備えると効果的である。これは前記水素含有層とは異なる材料で形成されると好ましい。前記半導体層がパターンニングされて半導体アイランドを形成してもよく、前記ゲート絶縁層が前記半導体アイランド上部の第一の領域と前記半導体アイランドの片側に沿って設けられた第二の領域とを備え、前記第一の領域の水素濃度が前記第二の領域の水素濃度より低い。前記ゲート絶縁層の少なくとも一部分をも水素の源とすることにより別の水素含有層が不要となり、従って、製造工程数が削減されるという効果がある。前記水素含有層が窒化シリコンを（ＳｉＮｘ）を備えると好ましく、これは元々水素が豊富で、例えば、二酸化シリコンのような従来から最もよく用いられるゲート絶縁層材料より所定温度でのピンホール欠陥が少ない。さらに、ＳｉＮｘは二酸化シリコンに比べて、低い堆積温度でのステップカバレージがよい。
別の方法として、前記方法は、さらに、前記水素含有層を除去する工程と、前記電極形成工程の前に、前記半導体層上部に前記ゲート絶縁層を形成する工程とを備えてもよい。これにより、前記水素含有層の材料とは異なる、より好ましい材料で形成されたゲート絶縁層を有するトップゲートＴＦＴが提供される。
他の実施形態では、ボトムゲートＴＦＴが提供されてもよく、ここでは、前記ソース電極と前記ドレイン電極とが前記電極形成工程において形成され、前記方法は、さらに、前記電極形成工程の前に、前記水素含有層を除去する工程を備える。
前記半導体層は当初アモルファスシリコンを備えてもよく、前記方法は、さらに、前記水素化工程の前に、前記半導体層にエネルギビームを照射して少なくとも前記半導体層の一部分を多結晶化させる工程を備える。
別の方法としては、前記半導体層は当初アモルファスシリコンを備え、前記水素化工程において、エネルギビームが少なくとも前記半導体層の一部分を多結晶化させる。従って、少なくとも前記半導体層のチャネル領域が一回の照射工程で多結晶化され且つ水素化され、効果的なことに、処理工程数が削減される。
この発明の例が添付図面を参照して説明される。
各図は概略的であり、スケール通りには描かれてはおらず、特に、各種層を表す一重の断面がそうである。各図を通じて同じ又は類似部分を示すのに同一参照番号が用いられている。
この発明の、そして、この発明に従って製造される薄膜トランジスタ（ＴＦＴ）はアクティブマトリクス装置のスイッチング要素を形成することができる。例えば、以下の記載ではＡＭＬＣＤ装置を引用する。
直交する複数組の行・列コンダクタによりアドレッシングされるアクティブプレートを形成する基板上のマトリクスアレイ内にＴＦＴが配される。既知の堆積及びフォトリソグラフィックパターンニング技術が用いられて、基板上に、各種の導電、絶縁そして半導体材料の薄膜層を形成する。トップゲート及びボトムゲートトランジスタの製造について記載される。各図は一つのトランジスタのみの断面を示しているが、同じ基板上に複数のＴＦＴとアドレス・コンダクタのアレイ全体が同時に形成されることが理解されるものである。
この発明に従ったトップゲートＴＦＴの製造が図１ａ乃至１ｆを参照して説明される。最初に、二酸化シリコンの保護誘電体層１１がＰＥＣＶＤによりポリマー基板１２上部に約５００ｎｍの厚みで堆積される。ポリマー基板１２は、ガラス等のＡＭＬＣＤ基板のために従来から用いられている他の材料より融点が比較的低い。アモルファスシリコン（ａ−Ｓｉ）の層１０が、図１ａに示されるように、例えば、低温プラズマＣＶＤにより誘電体１１上部に堆積される。ａ−Ｓｉ層は約４０ｎｍの厚みで。後工程において、ＴＦＴのスイッチング可能なチャネル領域を形成する。
図１ｂに示されるように、レーザフルエンスが２７０から３３０ｍＪ／ｃｍ２の範囲のエキシマレーザ１００からのパルスを照射してａ−Ｓｉ層１０が多結晶化される。シリコン層１０の加熱は下部ポリマー基板１２を溶融又は変形させるほどのものではない。
湿式又は乾式エッチングが用いられて多結晶シリコン（又はポリシリコン）層がアイランド２０にパターンニングされ、このアイランドはこのエッチング工程でさらに形成されるアレイ中の他のアイランドから横方向に分離される。図１ｃを参照すると、二酸化シリコンの薄層２１が基板上部全体に堆積され、５から１０ｎｍの厚みでポリシリコン・アイランド２０を覆う。この上部に約１０から１００ｎｍの厚みを有する窒化シリコン層２２が形成される。二酸化シリコン層２１と窒化シリコン層２２とが、上部ゲート電極からポリシリコン・アイランド２０のチャネル領域を分離する最終的なＴＦＴ装置のゲート絶縁層を形成する。
窒化シリコン層の水素濃度は約１０から２０原子％である。これが下部ポリシリコン・アイランド２０の水素化のための水素の源となる。二酸化シリコンの薄層２１がポリシリコン・アイランド２０との界面を安定化させる。
図１ｄはポリシリコン・アイランド２０の水素化を示している。窒化シリコン層２２が
これを直接加熱するパルスレーザビーム２００の照射を受ける。ポリシリコン・アイランド２０も熱伝導により窒化シリコンを間接的に加熱するレーザにより加熱される。これにより、水素が窒化シリコン層２２から下部ポリシリコン・アイランド２０内に拡散する。窒化シリコン層２２上部には熱的ダメージを受けやすい介在層が無いので高レーザフルエンスを用いることができる。さらに、窒化シリコン層２２がポリシリコン・アイランド２０に非常に接近しているので水素の拡散する距離が短くなる。従って、ポリシリコン・アイランド２０を完全に水素化するのに必要な高レーザフルエンスのレーザパルス数が比較的少なくなる。これらのパルスはポリマー基板１２を溶融又は変形させるほどのものではない。
これを直接加熱するパルスレーザビーム２００の照射を受ける。ポリシリコン・アイランド２０も熱伝導により窒化シリコンを間接的に加熱するレーザにより加熱される。これにより、水素が窒化シリコン層２２から下部ポリシリコン・アイランド２０内に拡散する。窒化シリコン層２２上部には熱的ダメージを受けやすい介在層が無いので高レーザフルエンスを用いることができる。さらに、窒化シリコン層２２がポリシリコン・アイランド２０に非常に接近しているので水素の拡散する距離が短くなる。従って、ポリシリコン・アイランド２０を完全に水素化するのに必要な高レーザフルエンスのレーザパルス数が比較的少なくなる。これらのパルスはポリマー基板１２を溶融又は変形させるほどのものではない。
水素化処理によりポリシリコン・アイランド上部に位置する窒化シリコン層２２の水素濃度が減少する。従って、図１ｄで“Ａ”で示されたポリシリコン・アイランドの上部領域の水素濃度が、“Ｂ”で示された半導体アイランドの片側に沿って堆積された領域の水素濃度より少なくなる。
水素化の後、窒化シリコン層がその場に残りゲート絶縁層を形成する。図１ｅに示されるように、金属層を堆積そしてパターンニングすることにより、ポリシリコン・アイランド上部にゲート電極２４が１００から５００ｎｍの厚みに形成される。この工程の間にアドレス・コンダクタの第一組も形成され、各コンダクタは基板を横切って延在し、ゲート電極の対応する各行に接続される。絶縁層（図示されない）が堆積されて二組の交差するアドレス・コンダクタの間を絶縁する。
ゲート電極２４をマスクとして用いて従来のようにドーピングによりポリシリコン・アイランド２０内にソース、ドレイン領域が形成される。これらの領域はレーザの照射を受けてドーパント（図示されない）が活性化する。
図１ｆはさらなる金属層の堆積及びパターンニングにより形成されたソース、ドレイン電極２６，２８を示している。各々は、窒化シリコン層２２内のバイア３０を介して、ソース、ドレイン領域のポリシリコン・アイランド２０とコンタクトが取られる。これにより、ＴＦＴの製造が終了する。
既知の方法が用いられて、アレイ内の各ＴＦＴと接続されるアドレス・コンダクタと画素電極の第二組を確定する上部層が形成されてＡＭＬＣＤ用アクティブプレートが完成する。典型的には、反射型ＡＭＬＣＤではアルミニウムにより、透過型ＡＭＬＣＤではＩＴＯにより、又は、従来用いられた他の導電材料により、又は、これらの組み合わせにより、金属電極、アドレス・コンダクタ、そして、それらへの接続部が形成される。
この発明に従ったトップゲートＴＦＴの製造の別の方法が図２ａ乃至２ｆを参照して説明される。上記実施形態と同様にして、（誘電体層１１に保護された）ポリマー基板１２上部にａ−Ｓｉ層が堆積される。図２ａに示されるように、例えば、エッチングによりａ−Ｓｉ層がパターンニングされて半導体アイランド１０が形成される。
図２ｂに示されるように、水素の豊富な窒化シリコン層２２が基板上部全体に約１００から５００ｎｍの厚みで堆積される。これにより、ａ−Ｓｉアイランドの直上に水素含有層が設けられる。
図２ｃは一回の工程で処理が実行されるａ−Ｓｉアイランド１０の多結晶化と水素化を示している。上部窒化シリコン層が、アモルファスシリコン・アイランド１０をアニールするのに十分な温度に間接的に加熱するレーザビーム２００により照射される。冷却されると、直ぐに、シリコン・アイランドが多結晶となる。さらに、アイランド１０直上の窒化シリコン層２２内に当初含まれていた水素が近傍ポリシリコン内に拡散するのでシリコンが水素化される。
一回のレーザ処理工程で半導体層をアニールし且つ水素化するので、全体的な製造時間とコストが削減される。
図２ｄに示されるように、湿式又は乾式エッチングにより、水素化ポリシリコン・アイランド２０を残して窒化シリコン層２２が除去される。図２ｃに示されるように、二酸化シリコン層３３が基板上部全体に約１０から１００ｎｍの厚みで堆積される。これにより、完全に製造された装置内のポリシリコン・アイランド２０とこれに関わるゲート電極との間にゲート絶縁層が設けられる。
乾式エッチングを用いると、コンテントバイア（ｃｏｎｔｅｎｔ ｖｉａｓ）３０がポリシリコン・アイランド２０のソース、ドレイン領域上部のゲート絶縁層３３内に形成される。各ＴＦＴのためのゲート、ソース、そしてドレイン電極２４，２６，２８が、上記第一の実施形態と同様にして、そして、図２ｆに示されるように形成される。
この発明に従ったボトムゲートＴＦＴの製造が説明される。図３ａを参照すると、（誘電体層１１に保護された）ポリマー基板１２上部に導電層が堆積され、そして、パターンニングされてゲート電極２４が形成される。この工程において、関連する行アドレス・コンダクタ（図示されない）と共に、マトリクスアレイ内にすべてのゲート電極が形成されることが理解されるものである。ゲート絶縁層が二酸化シリコン３３として、例えば、基板上部全体に１０から１００ｎｍの厚みで形成される。ゲート絶縁層上部にａ−Ｓｉ層が堆積され、そして、パターンニングされてゲート電極２４上部に半導体アイランド１０が形成される。ゲート絶縁層３３は、最終装置内において、活性アイランド１０からゲート電極２４を電気的に絶縁するように機能する。
図３ｂに示されるように、ａ−Ｓｉ層がその表面にレーザビーム１００の照射を受けて多結晶化される。
図３ｃを参照すると、窒化シリコン層２２がアレイ全体上部に堆積される。窒化シリコン２２は水素が豊富であり、ポリシリコン・アイランド２０の水素化のための水素源となる。窒化シリコン層２２の上部表面にパルスレーザビームを照射することにより水素化が開始される。積層された装置を加熱することにより、窒化シリコン層２２とポリシリコン・アイランド２０との間の境界を越えて水素が拡散される。
水素化に続いて、図３ｄに示されるように、乾式エッチングにより窒化シリコン層２２が除去される。
図３ｅに示されるように、例えばＩＴＯの導電層を堆積そしてパターンニングすることにより、各ＴＦＴのためのソース、ドレイン電極２６，２８が形成される。
この実施形態のための水素化及び多結晶化レーザ処理工程は、窒化シリコン層２２の堆積後に同時に一回の照射で行うこともでき、図３ｂに示される別のレーザ処理工程が不要となる。
上記実施形態のさらなる変形例では、ポリシリコン・アイランド２０の表面を安定化させるために、水素化後に、窒化シリコン層２２をその場に残す。ここでは、ソース、ドレイン電極が、窒化シリコン層２２（図示されない）を介して半導体とコンタクトが取られる。
上記各実施形態では、ポリシリコン活性アイランドを有するものとして記載されたが、他の半導体材料を用いることも考えられる。同様に、水素が豊富なＳｉＯ２又はＳｉＯＮ（シリコンオキシナイトライド）等の窒化シリコン以外の材料を水素含有層に用いることもできる。
ＴＦＴとそれらの接続部を有する完成されたアレイがＡＭＬＣＤ装置のためのアクティブプレートの一部を形成する。
図４、５を参照すると、アクティブプレート７０は液晶表示素子４０の行・列アレイを備えている。簡略化のために一部のみしか示されていないが実際には数百の行・列の液晶表示素子を配することができる。表示素子の各々はスイチング素子として機能する関連するＴＦＴ４２を有し、複数組の行・列アドレス・コンダクタ４４，４６を介して行・列駆動回路５０，５５によりアドレッシングされる。ＴＦＴ４２のドレインが対応する行・列アドレス・コンダクタの交差部の近傍に位置した対応する表示素子電極４８に接続され、ある行の液晶表示素子１０に関わるすべてのＴＦＴのゲートが同じ行アドレス・コンダクタ４４に接続されている。ある列の液晶表示素子に関わるすべてのＴＦＴのソースが同じ列アドレス・コンダクタ４６に接続されている。複数組の行・列アドレス・コンダクタ４４，４６と、ＴＦＴ４２と、そして、画素電極４８を含むアクティブマトリクス回路６６がポリマー基板１２上に実装され、これらすべてによりアクティブプレート７０を形成している。アレイ内のすべての表示素子に共通な一連の透明電極５６が第二の絶縁基板６２に実装されてパッシブプレート８０を形成している。これはポリマー基板１２から離れて配置され、二枚の基板１２、６２は表示素子アレイ周辺回りでシールされ、そして、スペーサで分離されて液晶材料層７５が封入される閉じられた空間を構成する。各液晶素子電極４８と共通電極５６の上部部分、そして、それらの間の液晶材料７５が光変調ＬＣセルを構成する。パッシブプレートは、さらに、第二の基板６２に実装される偏光層６８とカラーフィルタ層６９とを備える。
再度図４を参照すると、行・列駆動回路５０，５５がポリマー基板１２上に集積され、特に、スイッチング素子４２を形成するのと同じ時間、同じプロセスでＴＦＴが形成されている。動作中、画像駆動信号が、基板１２端部の接続部９０を介して駆動回路５０，５６に供給される。
図５を参照すると、ＡＭＬＣＤ装置６０はパッシブプレート８０から分離されたアクティブプレート７０を備えている。
この装置の動作は従来と同じであり、例えば、一例としてではあるが、ＵＳ−Ａ−５１３０８２９に記載されている。
各実施形態はＡＭＬＣＤ装置に関連して記載されたが、この発明は、同様に、ＴＦＴを備える他の電子装置、そして、特に、ポリシリコントランジスタを用いる現存するアクティブマトリクス装置に適用できる。この発明は、例えば、その開示内容が参考文献として本明細書の一部とされるＥＰ−Ａ−１１１６２０５の装置のような、アクティブマトリクスＬＥＤ表示装置、そして、エレクトロクロミック、電気泳動、そして、エレクトロルミネセント表示装置のような他のアクティブマトリクス装置に適用できる。この発明は、さらに、光学イメージセンサアレイ装置や容量型指紋センサ装置にも適用できる。
従って、概略的には、この発明は、薄膜トランジスタを備えた電子装置の製造方法であって、半導体層上部に水素含有層を形成し、半導体層を水素化するために水素含有層に光照射し、そして、半導体層上部に電極を形成する。水素の拡散する距離が短くなり、直接的な経路が形成されるので、比較的少ない高レーザフルエンスのレーザパルスを用いた半導体層の高速水素化が可能になる。支持基板はそれ程過熱されないので、この方法は、特に、ポリマー基板上のＴＦＴに有用である。半導体層の結晶化と水素化とを同じ照射工程で行うことができる。
この開示を読むことにより、当業者には他の変形例が明らかになる。そのような変形例は、準拠した基板とそのための構成部材を用いる薄膜トランジスタの分野で既に知られており、そして、ここに記載された特徴に代わり、又は、加えられて用いることができる他の特徴を含んでもよい。
Claims (8)
- 薄膜トランジスタを備えた電子装置の製造方法であって、前記薄膜トランジスタは、ゲート電極とソース電極とドレイン電極と、ゲート絶縁層により前記ゲート電極から分離された半導体層とを備え、前記ソース電極と前記ドレイン電極との間の前記半導体層のチャネル領域を流れる電流を制御するように前記ゲート電極が配され、前記方法は、
基板上部に誘電体層を形成する誘電体層形成工程と、
前記誘電体層の直上に前記半導体層を形成する半導体層形成工程と、
前記半導体層の直上に水素含有層を形成する水素含有層形成工程と、
前記水素含有層にエネルギビームを照射して少なくとも前記半導体層の一部分を多結晶化及び水素化させる多結晶化及び水素化工程と、そして
前記多結晶化及び水素化工程が施された前記半導体層上部に前記ゲート電極、且つ又は、前記ソース電極と前記ドレイン電極とを形成する電極形成工程とを備えたことを特徴とする電子装置の製造方法。 - 前記ゲート電極が前記電極形成工程において形成され、前記ゲート絶縁層が前記水素含有層を備えることを特徴とする請求項１に記載の方法。
- 前記ゲート電極が前記電極形成工程において形成され、前記方法は、さらに、
前記水素含有層を除去する工程と、
前記電極形成工程の前に、前記半導体層上部に前記ゲート絶縁層を形成する工程とを備えたことを特徴とする請求項１に記載の方法。 - 前記ソース電極と前記ドレイン電極とが前記電極形成工程において形成され、前記方法は、さらに、前記電極形成工程の前に、前記水素含有層を除去する工程を備えたことを特徴とする請求項１に記載の方法。
- 前記水素含有層は窒化シリコンを備えたことを特徴とする請求項１乃至４いずれかに記載の方法。
- 前記半導体層はアモルファスシリコンを備えたことを特徴とする請求項１乃至５いずれかに記載の方法。
- 請求項１乃至６いずれかに記載の方法により製造された電子装置。
- 前記ゲート電極が前記電極形成工程において形成され、前記ゲート絶縁層が前記水素含有層を備え、前記半導体層がパターンニングされて半導体アイランドを形成しており、前記ゲート絶縁層が前記半導体アイランド上部の第一の領域と前記半導体アイランドの片側に沿って設けられた第二の領域とを備え、前記第一の領域の水濃度が前記第二の領域の水素濃度より低いことを特徴とする請求項１に記載の方法により製造された電子装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0222450.9A GB0222450D0 (en) | 2002-09-27 | 2002-09-27 | Method of manufacturing an electronic device comprising a thin film transistor |
| PCT/IB2003/003986 WO2004030074A1 (en) | 2002-09-27 | 2003-09-12 | Method of manufacturing an electronic device comprising a thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006500779A JP2006500779A (ja) | 2006-01-05 |
| JP4634147B2 true JP4634147B2 (ja) | 2011-02-16 |
Family
ID=9944867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004539297A Expired - Fee Related JP4634147B2 (ja) | 2002-09-27 | 2003-09-12 | 薄膜トランジスタを備えた電子装置の製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7368751B2 (ja) |
| EP (1) | EP1547140A1 (ja) |
| JP (1) | JP4634147B2 (ja) |
| KR (1) | KR101024192B1 (ja) |
| CN (1) | CN100350576C (ja) |
| AU (1) | AU2003259510A1 (ja) |
| GB (1) | GB0222450D0 (ja) |
| TW (1) | TW200419676A (ja) |
| WO (1) | WO2004030074A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601950B1 (ko) * | 2004-04-08 | 2006-07-14 | 삼성전자주식회사 | 전자소자 및 그 제조방법 |
| TWI246199B (en) | 2004-07-09 | 2005-12-21 | Au Optronics Corp | Semiconductor device and LTPS-TFT within and method of making the semiconductor device |
| CN100350629C (zh) * | 2004-07-14 | 2007-11-21 | 友达光电股份有限公司 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
| TWI312545B (en) * | 2004-10-22 | 2009-07-21 | Ind Tech Res Inst | Method of enhancing laser crystallization for poly-silicon fabrication |
| KR100646937B1 (ko) * | 2005-08-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
| KR20070071968A (ko) * | 2005-12-30 | 2007-07-04 | 삼성전자주식회사 | 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법 |
| US9048180B2 (en) * | 2006-05-16 | 2015-06-02 | Texas Instruments Incorporated | Low stress sacrificial cap layer |
| JP5361249B2 (ja) * | 2007-05-31 | 2013-12-04 | キヤノン株式会社 | 酸化物半導体を用いた薄膜トランジスタの製造方法 |
| US8586189B2 (en) * | 2007-09-19 | 2013-11-19 | Fujifilm Corporation | Gas-barrier film and organic device comprising same |
| KR101406889B1 (ko) | 2007-12-24 | 2014-06-13 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| JP5305696B2 (ja) * | 2008-03-06 | 2013-10-02 | キヤノン株式会社 | 半導体素子の処理方法 |
| WO2011052413A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device, and electronic device |
| TWI422035B (zh) * | 2009-12-22 | 2014-01-01 | Au Optronics Corp | 半導體元件結構及其製造方法 |
| CN103985637B (zh) | 2014-04-30 | 2017-02-01 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| JP6537341B2 (ja) * | 2014-05-07 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN105655353A (zh) * | 2016-01-21 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| CN107195636B (zh) * | 2017-05-12 | 2020-08-18 | 惠科股份有限公司 | 显示面板、显示面板的制程和显示装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US644507A (en) * | 1899-12-05 | 1900-02-27 | Bernhardt Eba | Bone-black retort. |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US4692344A (en) * | 1986-02-28 | 1987-09-08 | Rca Corporation | Method of forming a dielectric film and semiconductor device including said film |
| JPH03293719A (ja) * | 1990-04-11 | 1991-12-25 | Seiko Epson Corp | 結晶性半導体薄膜の製造方法 |
| WO1992014268A1 (en) * | 1991-01-30 | 1992-08-20 | Minnesota Mining And Manufacturing Company | Polysilicon thin film transistor |
| US5946561A (en) * | 1991-03-18 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH0555521A (ja) * | 1991-08-26 | 1993-03-05 | Sony Corp | 半導体装置の製法 |
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JPH0645604A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US5288645A (en) * | 1992-09-04 | 1994-02-22 | Mtm Engineering, Inc. | Hydrogen evolution analyzer |
| JP2536426B2 (ja) * | 1993-09-21 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5529951A (en) * | 1993-11-02 | 1996-06-25 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation |
| JP3254072B2 (ja) * | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| JP3348531B2 (ja) * | 1994-07-08 | 2002-11-20 | ソニー株式会社 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
| JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| JP3478012B2 (ja) * | 1995-09-29 | 2003-12-10 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6444507B1 (en) * | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| JP4174862B2 (ja) * | 1998-08-04 | 2008-11-05 | ソニー株式会社 | 薄膜トランジスタの製造方法および半導体装置の製造方法 |
| JP2001093853A (ja) * | 1999-09-20 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-09-27 GB GBGB0222450.9A patent/GB0222450D0/en not_active Ceased
-
2003
- 2003-09-12 AU AU2003259510A patent/AU2003259510A1/en not_active Abandoned
- 2003-09-12 JP JP2004539297A patent/JP4634147B2/ja not_active Expired - Fee Related
- 2003-09-12 CN CNB038229331A patent/CN100350576C/zh not_active Expired - Fee Related
- 2003-09-12 EP EP03798277A patent/EP1547140A1/en not_active Withdrawn
- 2003-09-12 KR KR1020057005165A patent/KR101024192B1/ko not_active IP Right Cessation
- 2003-09-12 US US10/529,117 patent/US7368751B2/en not_active Expired - Fee Related
- 2003-09-12 WO PCT/IB2003/003986 patent/WO2004030074A1/en active Application Filing
- 2003-09-24 TW TW092126330A patent/TW200419676A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20050282316A1 (en) | 2005-12-22 |
| CN100350576C (zh) | 2007-11-21 |
| TW200419676A (en) | 2004-10-01 |
| WO2004030074A1 (en) | 2004-04-08 |
| US7368751B2 (en) | 2008-05-06 |
| AU2003259510A1 (en) | 2004-04-19 |
| JP2006500779A (ja) | 2006-01-05 |
| KR101024192B1 (ko) | 2011-03-22 |
| CN1685488A (zh) | 2005-10-19 |
| GB0222450D0 (en) | 2002-11-06 |
| EP1547140A1 (en) | 2005-06-29 |
| KR20050056217A (ko) | 2005-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4634147B2 (ja) | 薄膜トランジスタを備えた電子装置の製造方法 | |
| US7407841B2 (en) | Liquid crystal display panel and method of fabricating thereof | |
| KR100966420B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US7206035B2 (en) | Method of fabricating liquid crystal display device | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP4520294B2 (ja) | ボトムゲート型ｔｆｔを備えた電子装置を製造する方法 | |
| KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| CN101689485B (zh) | 层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置 | |
| KR20080000691A (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| JP3622492B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR20060099870A (ko) | 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법 | |
| JP4104888B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP2007142059A (ja) | 表示装置の製造方法 | |
| KR20020089960A (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| JPH07131031A (ja) | 表示用薄膜半導体装置の製造方法 | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| KR101193449B1 (ko) | 금속 게더링방법 및 이를 이용한 액정표시장치의 제조방법 | |
| JPH10274787A (ja) | 半導体装置の製造方法 | |
| KR100926099B1 (ko) | 액정표시패널의 제조 방법 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JP2003197632A (ja) | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060904 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |