KR20080000691A - 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 - Google Patents
박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 Download PDFInfo
- Publication number
- KR20080000691A KR20080000691A KR1020060058357A KR20060058357A KR20080000691A KR 20080000691 A KR20080000691 A KR 20080000691A KR 1020060058357 A KR1020060058357 A KR 1020060058357A KR 20060058357 A KR20060058357 A KR 20060058357A KR 20080000691 A KR20080000691 A KR 20080000691A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- ohmic contact
- substrate
- contact layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 239000005368 silicate glass Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 239000007788 liquid Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- CVLHDNLPWKYNNR-UHFFFAOYSA-N pentasilolane Chemical compound [SiH2]1[SiH2][SiH2][SiH2][SiH2]1 CVLHDNLPWKYNNR-UHFFFAOYSA-N 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 102
- 238000003860 storage Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 채널층 결정화와 오믹 콘택 영역 형성을 동시에 진행하여 공정을 단순화시킨 박막 트랜지스터, 그 제조방법 및 이를 구비한 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 박막트랜지스터 제조방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계; 상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계; 상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계; 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및 상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극을 형성하는 단계를 포함한다.
본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄일 수 있는 효과가 있다.
액상 실리콘, 박막 트랜지스터, 액정표시장치, PSG, 확산
Description
도 1은 종래 기술에 따라 제조한 박막 트랜지스터를 도시한 단면도이다.
도 2a 내지 도 2h는 본 발명에 따른 박막 트랜지스터 제조공정을 도시한 단면도이다.
도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ'선을 따라 액정표시장치 제조공정을 도시한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100: 절연기판 102: 게이트 절연막
103: 액상 실리콘 103a: 실리콘막
106: 도전막 170: 포토레지스트패턴
107a: 채널층 107b: 오믹 콘택층
110a: 소스 전극 110b: 드레인 전극
206: 제 1 스토리지 전극 207: 제 2 스토리지 전극
본 발명은 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 채널층 결정화와 오믹 콘택 영역 형성을 동시에 진행하여 공정을 단순화시킨 박막 트랜지스터, 그 제조방법 및 이를 구비한 액정표시장치 제조방법에 관한 것이다.
영상기기로서 그 응용의 폭이 넓은 액티브 매트릭스 액정표시장치는 주로 박막트랜지스터를 스위칭소자로 이용한다. 상기 박막트랜지스터(TFT:Thin Film Transistor)의 반도체층은 비정질실리콘층을 이용하는데, 소규모 TFT LCD의 제작에는 유리하지만, 이동도가 낮다는 단점 때문에 대화면 TFT LCD의 제조에는 적용하기 곤란하다.
그래서, 최근에는 이동도가 우수한 폴리실리콘층을 반도체층으로 이용하는 폴리실리콘 TFT의 연구가 활발하며, 이러한 폴리실리콘 TFT는 대화면 TFT LCD의 제작에 용이하게 적용시킬 수 있음은 물론, TFT 어레이 기판에 구동 드라이브 IC를 함께 집적시킬 수 있기 때문에 집적도 및 가격 경쟁력이 우수한 장점이 있다.
폴리실리콘층을 형성하기 위한 방법으로는, 폴리실리콘을 직접 증착하는 방 법과, 비정질 실리콘을 증착한 후 폴리실리콘으로 결정화하는 방법이 있는데, 통상 기판 상에 비정질실리콘층을 형성한 후, 결정화 공정을 실시하여 상기 비정질실리콘층을 폴리실리콘층으로 전환시키는 후자의 방법이 이용된다.
한편, 상기 폴리실리콘 박막트랜지스터는 게이트 전극, 액티브층, 소스/드레인 전극으로 구성되는데, 상기 패턴들은 절연막에 의해 선택적으로 절연되어 독립 적으로 동작한다.
상기 절연막으로는 취급특성이 우수하고 금속과의 밀착성이 우수하며 절연 내압이 높은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 주로 사용한다.
도 1은 종래 기술에 따라 제조한 박막 트랜지스터를 도시한 단면도이다.
도 1에 도시된 바와 같이, 박막 트랜지스터는 기판(10) 상에 절연막으로된 버퍼층(2)을 형성한 다음, 상기 버퍼층(2) 상에 아몰퍼스 실리콘(a-Si)층을 형성한다.
상기 버퍼층(2)을 구성하는 절연막은 사이렌(SiH4) 가스를 사용하는 PECVD(Plasma-Enhanced CVD), LPCVD(Low-Pressure CVD), Sputter 등의 방법을 이용하여 300 - 400 ℃ 에서 균일하게 증착하여 형성한다. 이때, 기판(10) 상에 형성된 버퍼층(2)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막이다.
상기와 같이, 버퍼층(2) 상에 아몰퍼스 실리콘(a-Si)으로된 비정질실리콘층이 형성되면, 상기 비정질실리콘층에 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화한 뒤, 상기 폴리실리콘층을 패터닝하여 채널층(4)을 형성한다.
이후, 상기 채널층(3)을 포함한 기판(10)의 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 게이트 절연막(5)을 형성한다.
그런 다음, 상기 게이트 절연막(5) 상의 전면에 알루미늄(Al) 또는 Al합금 등의 도전물질을 증착하고 사진식각(photolithography) 방법으로 패터닝하여, 상기 채널층(4) 상부의 소정 부위에 게이트 전극(1)을 형성하고, 상기 게이트 전극(1)을 마스크로 하여 N형 불순물을 이온 주입하여 상기 채널층(4)에 오믹콘택층(6)을 형성한다.
이때, 상기 이온주입 영역은 소스/드레인 전극(9a,9b)이 형성되는 영역이고, 상기 게이트 전극(1)에 의해 마스킹되어 불순물이 주입되지 않은 채널층(4)은 채널영역이 된다.
그런 다음, 상기 게이트 전극(1)이 형성된 기판(10)의 전면에 실리콘질화물 또는 실리콘산화물 등의 무기절연막을 증착하여 층간절연막(7)을 형성한다. 증착방법은 게이트 절연막(5)의 증착방법과 동일하다. 계속하여, 상기 층간절연막(7)이 형성된 기판(10)의 전면에 사진식각 공정을 이용하여 소스/드레인 전극(9a, 9b)에 형성된 층간절연막(7)과 게이트 절연막(5)을 식각하여 콘택홀을 형성한다.
상기 콘택홀이 형성된 기판(10) 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극(9a, 9b)을 형성하여 폴리실리콘 박막 트랜지스터를 완성한다.
그러나, 상기와 같은 박막 트랜지스터 제조공정은 여러번의 마스크 공정을 진행하여 형성하기 때문에 제조 공정이 복잡한 단점이 있다.
특히, 박막 트랜지스터의 채널층과 이온주입공정에 의해 형성되는 오믹 콘택층을 각각 독립된 공정으로 진행하기 때문에 제조 공정이 복잡하고 제조 단가가 높아지는 문제가 있다.
본 발명은, 액상실리콘을 이용하여 박막 트랜지스터의 채널층과 오믹콘택층 을 동시에 형성하여 제조 공정을 단순화한 박막 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄일 수 있는 액정표시장치 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 박막 트랜지스터는,
게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 전극에 대응되는 게이트 절연막 상에 형성된 채널층과, 상기 채널층 양측에 형성된 오믹콘택층; 및
상기 오믹콘택층과 콘택되면서, 오믹콘택층의 전영역을 커버하며 형성된 소스/드레인 전극을 포함한다.
본 발명의 다른 실시예에 의한 박막 트랜지스터 제조방법은,
기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계;
상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;
상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;
상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공 정을 진행하는 단계;
상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및
상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 의한 액정표시장치 제조방법은,
기판 상에 게이트 전극, 게이트 배선을 형성하는 단계;
상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계;
상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;
상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;
상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계;
상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및
상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;
상기 소스/드레인이 형성된 기판 상에 보호막을 형성하는 단계; 및
상기 보호막 상에 투명금속막을 형성한 다음, 화소전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 액상실리콘을 이용하여 박막 트랜지스터의 채널층과 오믹콘택층을 동시에 형성하여 제조 공정을 단순화하였다.
또한, 본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄였다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 2a 내지 도 2h는 본 발명에 따른 박막 트랜지스터 제조공정을 도시한 단면도이다.
도 2a 및 도 2b에 도시한 바와 같이, 투명성 절연기판(100) 상에 금속막을 증착하고, 식각하여 게이트 전극(101)을 형성하고, 상기 게이트 전극(101)이 형성된 절연기판(100) 상에 게이트 절연막(102)을 형성한다. 상기 게이트 절연막(102)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막이다.
그런 다음, 상기 게이트 절연막(102)이 형성된 절연기판(100)의 전면에 액상 실리콘막(103)을 형성한다. 상기 액상 실리콘막(103)은 Si5H10(CyclopentaSilane) 과 같은 실리콘을 사용한다.
상기와 같이 절연기판(100) 상에 액상 실리콘막(103)이 형성되면, 열처리 공정에 따라 액상 실리콘막(103)에 포함된 솔벤트 등을 제거하여 실리콘막을 형성할 수 있도록 한다.
상기와 같이 액상 실리콘막(103)에 대한 열처리 공정이 완료되면, 도 2c에 도시한 바와 같이, 절연기판(100)의 전면에 포토레지스트를 도포하고 노광 및 현상 하여 상기 게이트 전극(101)에 대응되는 상기 실리콘막(103a) 상에 포토레지스트패턴(170)을 형성한다.
즉, 박막 트랜지스터의 채널층이 형성될 영역에 포토레지스트패턴(170)을 형성한다.
이때, 상기 포토레지스트패턴(170)을 형성하는 방법은 상기 절연기판(100) 상에 형성된 게이트 전극(101)을 노광 마스크로 사용하여 노광 공정을 진행한다.(back exposure)
그런 다음, 도 2d에 도시한 바와 같이, 포토레지스트패턴(170)이 형성된 절연기판(100)의 전면에 도전막(106)을 형성한다.
상기 도전막(106)은 박막 트랜지스터의 소스/드레인 전극과 채널층 영역을 전기적으로 콘택시키기 위한 오믹 콘택층 역할을 하는 전기적 도전막이다.
상기 도전막(106)으로 사용가능한 것은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막이 있다.
상기와 같이 절연기판(100) 상에 도전막(106)이 형성되면, 도 2e에 도시한 바와 같이, 포토레지스트패턴을 제거하기 위한 리프트 오프(lift-off) 공정을 진행한다.
따라서, 리프트 오프 공정에서 포토레지스트패턴이 제거되면 상기 포토레지스트패턴 상에 형성된 도전막(106)이 함께 제거되어 게이트 전극(101) 상부의 실리콘막(103a)이 외부로 노출된다.
즉, 상기 실리콘막(103a) 상에는 채널층이 형성될 영역을 이외에 도전막(106a)이 형성된다.
그런 다음, 도 2f에 도시한 바와 같이, 절연기판(100)을 레이저에 의한 어닐링 공정과 콘택층 형성 공정을 진행하면, 상기 도전막(106a)이 실리콘막(106a)에 수직으로 확산되어 오믹콘택층(107b)을 형성하고, 도전막이 형성되지 않은 실리콘막 영역에서는 레이저에 의한 어닐링으로 폴리 실리콘으로 결정화되어 채널층(107a)이 형성된다.
즉, 본 발명에서는 마스크 공정을 사용하지 않고, 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성할 수 있는 이점이 있다.
상기 어닐링 공정과 콘택층 형성 공정은 온도 200~800℃ 범위(보통 540℃ 정도)로 기판을 가열하고, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하여 진행한다.
상기와 같이 채널층(107a)과 오믹 콘택층(107b)이 절연기판(100) 상에 형성되면, 도 2g와 도 2h에 도시한 바와 같이, 절연기판(100)의 전면에 금속막을 형성하고, 마스크 공정과 식각 공정을 진행하여 소스/드레인 전극(110a, 110b)을 형성한다.
따라서, 상기 소스 전극(110a)과 드레인 전극(110b)은 오믹 콘택층(107b) 상에 형성되어 박막 트랜지스터가 완성된다.
상기와 같이, 박막 트랜지스터가 완성되면 추가적으로 절연기판(100) 상에 보호막(절연막)을 형성하고, 상기 소스/드레인 전극(110a, 110b)을 외부로 노출하 는 콘택홀 공정을 진행한다.
그런 다음, 금속막을 절연기판 (100) 상에 증착하고 패터닝하여 상기 소스/드레인 전극(110a, 110b)과 전기적으로 콘택되는 전원단자를 형성할 수 있다.
본 발명의 박막 트랜지스터에서는 채널층과 오믹 콘택층으로 구성된 액티브층을 마스크를 사용하지 않고 동시에 형성할 수 있는 이점이 있다.
또한, 본 발명은 PECVD에 의한 증착 공정 없이 채널층을 형성할 수 있으므로, 공정 부담을 줄인 이점이 있다.
도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 3에 도시한 바와 같이, 구동신호를 인가하는 게이트 배선(201)과 데이터 신호를 인가하는 데이터 배선(205)이 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(201)과 데이터 배선(205)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
상기 단위 화소 영역에는 상기 게이트 배선(201)과 평행하면서, 상기 데이터 배선(205)과 교차하는 제 1 공통 배선(203)이 형성되어 있고, 상기 제 1 공통 배선(203)의 양측으로부터 분기된 제 1 공통 전극(203a)은 상기 데이터 배선(205)과 평행한 방향으로 형성되어 있다.
여기서, 상기 데이터 배선(205), 제 1 공통 전극(203a)은 시야각 확보를 위하여 소정의 각도로 절곡된 구조(꺽임구조)로 형성되어 있다.
또한, 상기 게이트 배선(201) 및 게이트 전극(201a)에 인접한 영역에는 제 1 스토리지 전극(206)이 형성되어 있는데, 상기 제 1 스토리지 전극(206)은 상기 제 1 공통 전극(203a)과 연결되어 있다.
따라서, 상기 제 1 공통 배선(203), 제 1 공통 전극(203a) 및 제 1 스토리지 전극(206)과 함께 일체로 형성된 폐루프 구조를 하고 있다.
상기 제 2 공통 배선(213)은 단위 화소 영역에 형성된 상기 제 1 공통 배선(203)의 중심 영역에 오버랩되도록 형성되면서, 상기 제 1 공통 배선(203)과 전기적으로 연결되어 있다.
상기 제 2 공통 전극(213a)이 상기 제 2 공통 배선(213)으로부터 단위 화소 영역을 따라 분기되어 있다.
상기 제 2 공통 전극(213a)도 광시야각을 위하여 소정의 각도로 절곡(꺽임구조)되어 상기 제 1 공통 전극(203a) 및 데이터 배선(205)과 평행하게 배치되어 있다.
상기 제 1 스토리지 전극(206) 상부에는 스토리지 커패시턴스 형성을 위한 제 2 스토리지 전극(207)이 오버랩되도록 형성되어 있고, 상기 제 2 스토리지 전극(207)으로부터 제 1 화소 전극(207a)과 제 2 화소 전극(207a)이 단위 화소 영역으로 분기되어 있다.
특히, 상기 제 1 화소 전극(207a)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 단위 화소 영역의 투과 영역에서 상기 제 2 공통 전극(213a)과 교대로 배치된다.
상기 제 1 화소 전극(207a)도 소정의 각도로 절곡된 구조를 하고 있다.
또한, 상기 제 2 화소 전극(207b)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 상기 제 1 공통 배선(203)으로부터 분기된 제 1 공통 전극(203a) 상부를 따라 오버랩되도록 형성된다.
즉, 상기 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207) 사이에서 스토리지 커패시턴스를 형성하고, 상기 제 1 공통 전극(203a)과 제 2 화소 전극(207b) 사이에서도 추가적으로 스토리지 커패시턴스를 형성할 수 있도록 하여 스토리지 커패시턴스 용량을 종래보다 크게 확보하였다.
이와 같이 단위 화소 영역에서의 스토리지 커패시턴스 용량이 커짐에 따라 화면 품위를 개선할 수 있는 이점이 있다.
또한, 본 발명에서는 박막 트랜지스터의 채널층을 액상 실리콘을 사용함으로써, PECVD에 의한 증착 공정을 진행하지 않아 공정 부담을 줄였다.
도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ'선을 따라 액정표시장치 제조공정을 도시한 단면도이다.
도 4a에 도시한 바와 같이, Ⅰ-Ⅰ' 영역에서는 투명성 절연기판(210) 상에 금속막을 증착하고, 제 1 마스크 공정 단계에 따라 게이트 배선과 게이트 전극(201a), 제 1 공통 배선(미도시: 도 3 참조) 및 제 1 스토리지 전극(206)을 형성한다.
상기에서와 같이 절연기판(210) 상에 게이트 전극(201a), 게이트 배선, 제 1 스토리지 전극(206), 제 1 공통 전극 및 제 1 공통 배선이 형성되면(도 3 참조), 도 4b에 도시한 바와 같이, 절연기판(210)의 전 영역 상에 게이트 절연막(212)과 액상 실리콘막(233)을 형성한다.
상기 액상 실리콘막(233)은 Si5H10(CyclopentaSilane) 과 같은 실리콘을 사용한다.
상기 절연기판(210) 상에 게이트 절연막(112)과 액상 실리콘막(233)이 형성되면, 상기와 같이 절연기판(210) 상에 액상 실리콘막(233)이 형성되면, 열처리를 진행하여 액상 실리콘막(233)에 포함된 솔벤트 등을 제거하여 실리콘막을 형성할 수 있도록 한다. 상기와 같은 열처리로 인하여 최초 액상 실리콘막(233)의 두께보다 얇게 실리콘막이 형성된다.
또한, 상기 게이트 절연막(212)은 PECVD 공정에 따라 증착되지만, 액상실리콘막(233)은 절연기판(210) 전면에 도포하여 형성하여 공정 부담을 줄였다.
상기와 같이 액상 실리콘막(233)에 대한 열처리 공정이 완료되면, 도 4c에 도시한 바와 같이, 절연기판(210)의 전면에 포토레지스트를 도포하고, 마스크 공정에 따라 노광 및 현상하여 상기 게이트 전극(201a)에 대응되는 상기 실리콘막(233a) 상에 포토레지스트패턴(350)을 형성한다.
즉, 박막 트랜지스터의 채널층이 형성될 영역에 포토레지스트패턴(350)을 형성한다.
하지만, 상기 포토레지스트패턴(350)을 형성하는 또 다른 방법은 상기 절연기판(210) 상에 형성된 게이트 전극(201a)을 노광 마스크로 사용하여 노광 공정을 진행하여 형성할 수 있다.(back exposure) 이때에는 채널폭을 고려하도록 게이트 전극을 형성하여야 할 것이다. 또한, 이와 같은 방법을 사용하면 마스크 공정을 사 용하지 않고 포토레지스트패턴을 형성할 수 있는 이점이 있다.
상기와 같이, 절연기판(210) 상에 포토레지스트패턴(350)이 형성되면, 절연기판(210)의 전면에 도전막(236)을 형성한다.
상기 도전막(236)은 박막 트랜지스터의 소스/드레인 전극과 채널층 영역을 전기적으로 콘택시키기 위한 오믹 콘택층 역할을 하는 도전막이다.
상기 도전막(236)으로 사용가능한 것은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막이 있다.
상기와 같이 절연기판(210) 상에 도전막(236)이 형성되면, 도 4d에 도시한 바와 같이, 포토레지스트패턴을 제거하기 위한 리프트 오프(lift-off) 공정과 어닐링 공정을 진행한다.
상기 리프트 오프 공정으로 포토레지스트패턴을 제거하여 채널층 영역에 도전막(236) 형성되지 않도록 하고, 이후 절연기판(210)을 레이저에 의한 어닐링 공정과 콘택층 형성 공정을 진행하여 상기 도전막(236)이 실리콘막(233a)에 수직 확산되도록 함으로써, 채널층(237a)과 오믹콘택층(237b)을 형성한다. 이때, 도전막이 형성되지 않은 실리콘막 영역에서는 레이저에 의한 어닐링이 이루어지기 때문에 폴리 실리콘으로 결정화되어 채널층(237a)이 형성된다.
즉, 본 발명에서는 액정표시장치에 사용하는 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성할 수 있는 이점이 있다.
상기 어닐링 공정과 콘택층 형성 공정은 온도 200~800℃ 범위(보통 540℃ 정 도)로 기판을 가열하고, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하여 진행한다.
상기와 같이 채널층(237a)과 오믹 콘택층(237b)이 절연기판(210) 상에 형성되면, 도 4e에 도시한 바와 같이, 절연기판(210)의 전면에 금속막을 형성하고, 마스크 공정과 식각 공정을 진행하여 소스/드레인 전극(217a, 217b) 및 데이터 배선을 형성한다.
따라서, 상기 소스 전극(217a)과 드레인 전극(217b)은 오믹 콘택층(237b) 상에 형성되어 박막 트랜지스터가 완성된다.
상기와 같이, 소스/드레인 전극(217a, 217b)이 형성되면, 도 4f에 도시한 바와 같이, 절연기판(210) 전면에 보호막(209)을 형성하고, 상기 드레인 전극(217b)의 일부를 노출하는 콘택홀 공정을 진행한다.
상기와 같이, 콘택홀 공정이 완료되면, 도 4g에 도시한 바와 같이, 절연기판(210)의 전면에 ITO와 같은 투명금속막을 형성한 다음, 마스크 공정을 진행하여 제 2 스토리지 전극(207)과 제 1 화소 전극(207a)을 형성한다.
이때, 도 3에 도시한 제 2 화소전극과 제 2 공통배선 및 제 2 공통전극이 함께 패터닝된다.
본 발명에서는 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성할 수 있는 이점이 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액상실리콘을 이용하여 박막 트랜지스터의 채널층과 오믹콘택층을 동시에 형성하여 제조 공정을 단순화한 효과가 있다.
또한, 본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄인 효과가 있다.
또한, 본 발명은 박막 트랜지스터의 채널층과 오믹콘택층을 PECVD 공정에 의하지 않고 형성할 수 있으므로, 공정 부담을 줄인 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (17)
- 게이트 전극;상기 게이트 전극 상에 형성된 게이트 절연막;상기 게이트 전극에 대응되는 게이트 절연막 상에 형성된 채널층과, 상기 채널층 양측에 형성된 오믹콘택층; 및상기 오믹콘택층과 콘택되면서, 오믹콘택층의 전영역을 커버하며 형성된 소스/드레인 전극을 포함하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 채널층은 Si5H10(CyclopentaSilane)을 포함하는 물질인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 오믹 콘택층은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막중 어느 하나를 포함하여 형성된 것을 특징으로 하는 박막 트랜지스터.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계;상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계;상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 액상 실리콘막은 기판 전면에 도포하여 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 액상 실리콘막은 Si5H10(CyclopentaSilane)을 포함하는 물질인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 도전막은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 채널 영역에 오믹콘택층 형성은, 상기 도전막을 상 기 액상 실리콘층에 확산시켜 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 공정은, 온도 200~800℃ 범위에서 기판을 가열공정과, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 포토레지스트패턴은 상기 게이트 전극을 마스크로 하여 노광 및 현상하여 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 기판 상에 게이트 전극, 게이트 배선을 형성하는 단계;상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계;상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계;상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각 하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;상기 소스/드레인이 형성된 기판 상에 보호막을 형성하는 단계; 및상기 보호막 상에 투명금속막을 형성한 다음, 화소전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.
- 제 11 항에 있어서, 상기 액상 실리콘막은 기판 전면에 도포하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 11 항에 있어서, 상기 액상 실리콘막은 Si5H10(CyclopentaSilane)을 포함하는 물질인 것을 특징으로 하는 액정표시장치 제조방법.
- 제 11 항에 있어서, 상기 도전막은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.
- 제 11 항에 있어서, 상기 채널 영역에 오믹콘택층 형성은, 상기 도전막을 상기 액상 실리콘층에 확산시켜 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 11 항에 있어서, 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 공정은, 온도 200~800℃ 범위에서 기판을 가열공정과, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하는 공정을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 11 항에 있어서, 상기 포토레지스트패턴은 상기 게이트 전극을 마스크로 하여 노광 및 현상하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058357A KR101265329B1 (ko) | 2006-06-28 | 2006-06-28 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058357A KR101265329B1 (ko) | 2006-06-28 | 2006-06-28 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080000691A true KR20080000691A (ko) | 2008-01-03 |
| KR101265329B1 KR101265329B1 (ko) | 2013-05-20 |
Family
ID=39212818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058357A KR101265329B1 (ko) | 2006-06-28 | 2006-06-28 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101265329B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101101235B1 (ko) * | 2008-12-02 | 2012-01-04 | 조득행 | 악취역류방지장치 |
| KR101408962B1 (ko) * | 2008-07-01 | 2014-06-17 | 삼성디스플레이 주식회사 | 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법 |
| US9184300B2 (en) | 2012-02-29 | 2015-11-10 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing the same, and electronic device including transistor |
| CN113611752A (zh) * | 2021-07-19 | 2021-11-05 | Tcl华星光电技术有限公司 | 低温多晶硅tft的制作方法及低温多晶硅tft |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627089A (en) | 1993-08-02 | 1997-05-06 | Goldstar Co., Ltd. | Method for fabricating a thin film transistor using APCVD |
-
2006
- 2006-06-28 KR KR1020060058357A patent/KR101265329B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101408962B1 (ko) * | 2008-07-01 | 2014-06-17 | 삼성디스플레이 주식회사 | 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법 |
| KR101101235B1 (ko) * | 2008-12-02 | 2012-01-04 | 조득행 | 악취역류방지장치 |
| US9184300B2 (en) | 2012-02-29 | 2015-11-10 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing the same, and electronic device including transistor |
| CN113611752A (zh) * | 2021-07-19 | 2021-11-05 | Tcl华星光电技术有限公司 | 低温多晶硅tft的制作方法及低温多晶硅tft |
| CN113611752B (zh) * | 2021-07-19 | 2024-01-16 | Tcl华星光电技术有限公司 | 低温多晶硅tft的制作方法及低温多晶硅tft |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101265329B1 (ko) | 2013-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7999262B2 (en) | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same | |
| US7407841B2 (en) | Liquid crystal display panel and method of fabricating thereof | |
| US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
| TWI406416B (zh) | 顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法 | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7508037B2 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
| KR101265331B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR101265329B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR101232170B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR101256674B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| JPH10200125A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100425156B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100905051B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| KR101040490B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR20080085276A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070109612A (ko) | 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법 | |
| KR20060010442A (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| KR20050064382A (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR20050036126A (ko) | 박막트랜지스터 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 7 |