KR100926099B1 - 액정표시패널의 제조 방법 - Google Patents

액정표시패널의 제조 방법 Download PDF

Info

Publication number
KR100926099B1
KR100926099B1 KR1020030007488A KR20030007488A KR100926099B1 KR 100926099 B1 KR100926099 B1 KR 100926099B1 KR 1020030007488 A KR1020030007488 A KR 1020030007488A KR 20030007488 A KR20030007488 A KR 20030007488A KR 100926099 B1 KR100926099 B1 KR 100926099B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
display panel
thin film
film transistor
Prior art date
Application number
KR1020030007488A
Other languages
English (en)
Other versions
KR20040071494A (ko
Inventor
김형태
최홍석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030007488A priority Critical patent/KR100926099B1/ko
Publication of KR20040071494A publication Critical patent/KR20040071494A/ko
Application granted granted Critical
Publication of KR100926099B1 publication Critical patent/KR100926099B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터의 문턱전압과 플랫밴드전압을 용이하게 제어할 수 있는 액정표시패널의 제조방법에 관한 것이다.
본 발명에 따른 폴리실리콘형 액정표시패널의 제조방법은 기판 상에 폴리 실리콘형 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터의 문턱전압 및 플랫밴드전압 중 어느 하나 이상을 제어하기 위해 상기 박막트랜지스터 상에 보호막을 증착한 후 350~380℃ 온도에서 수소화 열처리하는 단계를 포함한다.

Description

액정표시패널의 제조 방법{FABRICATING METHOD OF LIQUID CRYSTAL DISPLAY PANEL}
도 1은 종래의 폴리 실리콘형 액정표시패널을 개략적으로 도시한 단면도이다.
도 2a 내지 도 2g는 도 1에 도시된 폴리 실리콘형 액정표시패널의 제조방법을 나타내는 단면도이다.
도 3은 채널도핑공정에 따른 박막트랜지스터의 문턱전압과 플랫밴드전압을 나타내는 도면이다.
도 4는 본 발명에 따른 폴리 실리콘형 액정표시패널을 개략적으로 나타내는 단면도이다.
도 5는 수소화열처리공정에 의한 플랫밴드전압의 선형성을 나타내는 도면이다.
도 6a 내지 도 6g는 도 4에 도시된 폴리 실리콘형 액정표시패널의 제조방법을 나타내는 단면도이다.
< 도면의 주요부분에 대한 설명>
1,31 : 기판 2,32 : 버퍼막
6,36 : 게이트전극 8,38 : 소스전극
10,40 : 드레인전극 12,42 : 게이트절연막
14,44 : 액티브층 16,18,46,48 : 층간절연막
20,50 : 보호막 22,52 : 화소전극
24,54 : 화소접촉홀
본 발명은 폴리실리콘을 이용한 액정표시패널에 관한 것으로, 특히 박막트랜지스터의 문턱전압과 플랫밴드전압을 용이하게 제어할 수 있는 액정표시패널의 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 유전이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. 액정표시패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 할당된 영역에 액정셀들이 위치하게 된다. 이 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정표시패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 비디오신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 비디오신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이러한 액정표시장치에 이용되는 박막트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스형 액정표시장치는 아몰퍼스실리콘층이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나, 전하이동도가 작아 화소밀도를 향상시키기 어려운 단점을 가진다. 이와 달리, 폴리실리콘형 액정표시장치는 폴리실리콘층이 전하이동도가 높음에 따라 화소밀도를 증가시키는데 유리한 장점을 가진다. 또한 상대적으로 빠른 응답속도를 요하는 구동회로들을 액정표시패널 상에 실장하여 제조단가를 낮출 수 있는 장점을 가진다.
도 1은 종래 폴리실리콘형 액정표시소자의 박막트랜지스터 어레이기판을 나타내는 단면도이다.
도 1을 참조하면, 종래 폴리실리콘형 액정표시소자의 박막트랜지스터 어레이기판은 기판(1) 상에 형성되는 박막트랜지스터와, 박막트랜지스터의 드레인전극(10)과 접촉되는 화소전극(22)을 구비한다.
박막트랜지스터는 버퍼막(2) 상에 형성되는 액티브층(14)과, 게이트절연막(12) 상에 형성되는 게이트전극(6)과, 게이트전극(6)을 사이에 두고 양측에 형성되는 소스 및 드레인전극(8,10)을 구비한다.
액티브층(14)은 버퍼막(2)을 사이에 두고 기판(1) 상에 폴리실리콘으로 형성된다. 게이트 전극(6)은 게이트 절연막(12)을 사이에 두고 액티브층(14)과 중첩되게 형성된다. 소스 전극(8) 및 드레인 전극(10)은 층간 절연막(16)을 사이에 두고 게이트 전극(6)과 절연되게 형성되며, 층간 절연막(16)과 게이트 절연막(12)을 관통하여 형성된 소스접촉홀(4S) 및 드레인접촉홀(4D)을 통해 액티브층(14)의 소스영역(14S) 및 드레인영역(14D)과 각각 접촉하게 된다.
화소전극(22)은 소스 및 드레인전극(8,10)을 덮도록 형성되는 보호막(20) 상에 투명전도성물질로 형성된다.
도 2a 내지 도 2g는 도 1에 도시된 폴리실리콘형 액정표시패널의 하부기판의 제조방법을 나타내는 단면도이다.
먼저, 기판(1) 상에 SiO2 등의 절연물질로 이루어진 버퍼막(2)이 증착된 다음, 그 위에 아몰퍼스 실리콘막이 증착된다. 이어서, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 패터닝됨으로써 도 2a에 도시된 바와 같이 액티브층(14)이 형성된다.
액티브층(14)이 형성된 버퍼막(2) 위에 게이트 절연막(12)을 전면 증착되고, 그 위에 게이트 금속층이 증착된다. 그리고, 게이트 금속층이 패터닝됨으로써 도 2b에 도시된 바와 같이 게이트전극(6)이 형성된다.
이 후, 게이트전극(6)을 이용한 셀프 얼라인방법으로 이온 주입 및 주입된 이온을 활성화시켜 도 2c에 도시된 바와 같이 소스영역(14S), 드레인영역(14D) 및 채널영역(14C)이 형성된다. 소스 및 드레인영역(14S,14D)은 노출된 활성층의 양측에 n+ 또는 p+이온을 주입하고 레이저빔을 조사하여 불순물을 활성화시켜 형성된다.
게이트전극(6)이 형성된 게이트 절연막(12) 상에 도 2d에 도시된 바와 같이 층간 절연막(16)이 전면 증착되고 패터닝되어 층간 절연막(16)과 게이트 절연막(12)을 관통하는 소스접촉홀(4S) 및 드레인접촉홀(4D)이 형성된다.
그 다음, 소스/드레인 금속층이 증착된 후 패터닝됨으로써 도 2e에 도시된 바와 같이 소스 전극(8) 및 드레인 전극(10)이 형성된다. 여기서, 소스 전극(8) 및 드레인 전극(10) 각각은 소스접촉홀(4S) 및 드레인접촉홀(4D)을 통해 액티브층(14)의 소스영역(14S) 및 드레인영역(14D)과 접촉하게 된다.
이러한 소스 및 드레인전극(8,10)이 형성된 층간 절연막(16) 위에 도 2f에 도시된 바와 같이 보호막(20)이 전면 증착되고 패터닝되어 드레인전극(10)을 노출시키는 화소접촉홀(24)이 형성된다.
그리고, 보호막(20) 위에 투명도전물질이 증착되고 패터닝되어 도 2g에 도시 된 바와 같이 드레인전극(10)과 접속되는 화소전극(22)이 형성된다.
도 3은 종래 폴리실리콘형 액정표시패널의 전기적인 특성을 나타내는 그래프이다. 도 3에서 가로축은 게이트전압[V]을, 세로축은 드레인전류[A]를, C곡선은 이온주입공정을 실행하지 않은 액정표시패널을, D곡선은 이온주입공정을 실행한 액정표시패널을 각각 나타낸다.
도 3을 참조하면, 종래 이온주입공정을 실행하지 않은 액정표시패널의 게이트전압에 따른 TFT의 오프전류는 네거티브 게이트전압이 커질수록 작아지다가 일정전압이상에서는 커지게 된다. 이러한 종래 이온주입공정을 실행하지 않은 액정표시패널은 제1 문턱전압(Vth1)과 제1 플랫밴드전압(Vfb1)을 가지게 된다. 이와 같이 종래 이온 주입공정을 실행하지 않은 액정표시패널은 상대적으로 오프전류가 크기 때문에 구동지연으로 인한 소비전류의 증가 및 화소결함이 발생하는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 액티브층을 형성한 후 이온주입공정을 실행하게 된다. 즉, 이온주입공정을 실행한 액정표시패널의 제2 플랫밴드전압(Vfb2)은 이온주입공정을 실행하지 않은 액정표시패널보다 상대적으로 포지티브쪽으로 이동되므로 결과적으로 박막트랜지스터의 제2 문턱전압(Vth2)이 포지티브쪽으로 이동된다. 제2 문턱전압(Vth2)이 포지티브쪽으로 이동되므로 오프전류가 감소되어 소비전류의 증가 및 화질저하를 방지할 수 있다.
그러나, 종래 폴리실리콘형 액정표시패널의 오프전류를 감소시키기 위해서 문턱전압(Vth)과 플랫밴드전압(Vfb)을 제어하여야 한다. 이 문턱전압(Vth)과 플랫밴드전압(Vfb)을 제어하기 위해서는 이온주입공정이 추가로 필요하므로 공정이 복 잡한 문제점이 있다. 또한, 도 1에 도시된 A영역, 즉 소스/드레인영역의 도핑영역과 채널의 도핑되지 않은 영역의 경계면에서 누설전류가 증가하게 됨과 동시에 도 1에 도시된 B영역, 즉 액티브층의 양측면영역에서의 전류는 다른 영역에서의 전류와 동일하지 않으므로 TFT의 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 박막트랜지스터의 문턱전압과 플랫밴드전압을 용이하게 제어할 수 있는 폴리 실리콘형 액정표시패널의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 폴리실리콘형 액정표시패널의 제조방법은 기판 상에 폴리 실리콘형 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터의 문턱전압 및 플랫밴드전압 중 어느 하나 이상을 제어하기 위해 상기 박막트랜지스터 상에 보호막을 증착한 후 350~380℃ 온도에서 수소화 열처리하는 단계를 포함한다.
상기 폴리실리콘형 액정표시패널의 제조방법은 보호막 상에 상기 박막트랜지스터와 접속되는 화소전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 폴리 실리콘형 박막트랜지스터를 형성하는 단계는 상기 기판 상에 버퍼막을 사이에 두고 액티브층을 형성하는 단계와, 상기 액티브층 상에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 상기 액티브층과 중첩되는 게이트전극을 형성하는 단계와, 상기 게이트전극 상에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 액티브층과 접촉되는 소스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 수소화 열처리시 열처리 온도는 330~430℃인 것을 특징으로 한다.
상기 수소화 열처리시 열처리 온도는 350~380℃인 것을 특징으로 한다.
상기 보호막은 질소화합물을 포함하는 절연물질로 형성되는 것을 특징으로 한다.
상기 보호막은 질화실리콘으로 형성되는 것을 특징으로 한다.
상기 보호막은 H2를 포함하고 있는 것을 특징으로 한다.
상기 수소화 열처리하는 단계는 상기 보호막내에 포함된 H2가 확산되어 액티브층의 댕그링 본드와 결합되는 단계인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6g를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 폴리실리콘형 액정표시패널을 나타내는 단면도이다.
도 4를 참조하면, 본 발명에 따른 폴리실리콘형 액정표시패널은 기판(31) 상에 형성되는 박막트랜지스터와, 박막트랜지스터의 드레인전극(40)과 접촉되는 화소전극(52)을 구비한다.
박막트랜지스터는 버퍼막(32) 상에 형성되는 액티브층(44)과, 게이트절연막(42) 상에 형성되는 게이트전극(36)과, 게이트전극(36)을 사이에 두고 양측에 형성되는 소스 및 드레인전극(38,40)을 구비한다.
액티브층(44)은 버퍼막(32)을 사이에 두고 기판(31) 상에 폴리실리콘으로 형성된다. 액티브층(44)을 이루는 폴리-실리콘은 4개의 전자를 가지고 있는데 이 중 주위의 원자와 결합하지 못하여 TFT의 특성을 저하시키는 댕그링본드(Dangling Bond)를 포함하게 된다. 이러한 댕그링본드는 보호막(50)이 증착된 기판(31)을 증착챔버 또는 별도의 챔버 내에 삽입한 후 실행되는 수소화열처리공정에 의해 보호막(50) 내에 포함된 H2와 결합하게 된다. 이에 따라, 플랫밴드전압(Vfb)은 도 5 및 표 1에 도시된 바와 같이 약 330~430℃, 예를 들어 350~380℃의 수소화 열처리 온도에서, 동일한 수소함량의 조건에서 선형적인 특성을 나타나게 되므로 플랫밴드전압(Vfb)의 제어가 용이해진다.
챔버 내의 온도(℃) 플랫밴드전압(V)
350 -1.15
360 -0.73
370 -0.41
380 0.11
게이트 전극(36)은 게이트 절연막(42)을 사이에 두고 액티브층(44)과 중첩되 게 형성된다. 소스 전극(38) 및 드레인 전극(40)은 층간 절연막(46)을 사이에 두고 게이트 전극(36)과 절연되게 형성되며, 층간 절연막(46)과 게이트 절연막(42)을 관통하여 형성된 소스접촉홀(34S) 및 드레인접촉홀(34D)을 통해 액티브층(44)의 소스영역(44S) 및 드레인영역(44D)과 각각 접촉하게 된다.
화소전극(52)은 소스 및 드레인전극(38,40)을 덮도록 형성되는 보호막(50) 상에 투명전도성물질로 형성된다.
도 6a 내지 도 6g는 본 발명에 따른 액정표시패널의 제조방법을 나타내는 단면도이다.
도 6a를 참조하면, 기판(31) 상에 버퍼막(32)을 사이에 두고 액티브층(44)이형성된다.
기판(31) 상에 SiO2 등의 절연물질로 이루어진 버퍼막(32)이 증착된 다음, 그 위에 아몰퍼스 실리콘막이 증착된다. 이어서, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 이 후, 그 폴리 실리콘막이 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 기판(31) 상에 액티브층(44)이 형성된다.
도 6b를 참조하면, 액티브층(44)이 형성된 기판(31) 상에 게이트절연막(42)을 사이에 두고 게이트전극(36)이 형성된다.
액티브층(44)이 형성된 버퍼막(32) 위에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트절연막(42) 및 게이트금속층이 순차적으로 형성된다. 게이트절연막(42)은 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질이 이용된다. 게이트금속으로는 알루미늄(Al), 알루미늄 합금 등이 이용된다. 이어서, 제2 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 게이트금속층이 패터닝됨으로써 기판(31) 상에 게이트전극(36)이 형성된다.
도 6c를 참조하면, 게이트전극(36)이 형성된 기판(31) 상에 층간절연막(46)이 형성된다.
층간절연막(46)은 게이트전극(36)이 형성된 기판(31) 상에 절연물질이 증착됨으로써 형성된다. 절연물질은 게이트절연막(42)과 같은 무기절연물질 및 아크릴계 수지, BCB, PFCB 등과 같은 유기절연물질 중 어느 하나로 형성된다. 이러한 층간절연막(46) 및 게이트절연막(42)을 관통하는 소스접촉홀(34S) 및 드레인접촉홀(34D)이 형성된다.
도 6d를 참조하면, 층간절연막(46)이 형성된 기판(31) 상에 소스전극(38) 및 드레인전극(40)이 형성된다.
소스 및 드레인전극(38,40)은 층간절연막(46)이 형성된 기판(31) 상에 소스/드레인 금속층이 증착된 후 포토리쏘그래피공정과 식각공정에 의해 소스/드레인금속층이 패터닝됨으로써 형성된다. 소스전극(38)은 소스접촉홀(34S)을 통해 액티브층(44)의 소스영역(44S)과 접촉하며, 드레인전극(40)은 드레인접촉홀(34D)을 통해 액티브층(44)의 드레인영역(44D)과 접촉하게 된다.
도 6e를 참조하면, 소스전극(38) 및 드레인전극(40)이 형성된 기판(31) 상에 보호막(50)이 형성된다.
보호막(50)은 소스전극(38) 및 드레인전극(40)이 형성된 기판(31) 상에 절연 물질이 전면 증착됨으로써 형성된다. 보호막(50)은 질소화합물을 포함하는 물질로 형성된다. 예를 들어, 보호막은 SiNx 등의 무기절연물질로 형성된다.
보호막(50)이 형성된 기판(31)을 증착챔버 또는 별도의 챔버내에서 열처리공정을 실행하게 된다. 약 330~430℃의 열처리공정에 의해 보호막(50) 내에 포함된 H2가 확산된다. 확산된 H2는 액티브층(44) 내에 주위의 원자와 결합하지 못하는 댕그링본드와 결합하게 된다. 이 수소화 열처리공정에 의해 박막트랜지스터의 플랫 밴드 전압(Vfb)이 도 5 및 표 1에 도시된 바와 같이 선형적인 특성이 나타나게 된다.
도 6f를 참조하면, 보호막(50)이 형성된 기판(31) 상에 화소접촉홀(54)이 형성된다.
화소접촉홀(54)은 보호막(50)이 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 형성된다. 이 화소접촉홀(54)에 의해 박막트랜지스터의 드레인전극(40)이 노출된다.
도 6g를 참조하면, 화소접촉홀(54)이 형성된 기판(31) 상에 화소전극(52)이 형성된다.
화소전극(52)은 보호막(50) 상에 투명전도성물질이 증착된 후 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 형성된다. 이 화소전극(52)은 화소접촉홀(54)을 통해 드레인전극(40)과 전기적으로 접촉된다.
한편, 보호막(50)이 증착된 후 실행되는 수소화 열처리공정은 폴리실리콘형 액정표시패널 뿐만 아니라 일렉트로 루미네센스 패널에도 적용된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널의 제조방법은 보호막이 증착된 후 실행되는 수소화 열처리공정에 의해 액티브층에 포함된 댕그링 본드와 보호막 내 함유된 H2가 결합되게 된다. 이 결합으로 인해 플랫밴드전압은 열처리 온도에서 선형성을 갖게 되므로 플랫밴드전압과 문턱전압의 제어가 가능하여 박막트랜지스터의 특성을 향상시킬 수 있다. 또한, 본 발명에 따른 액정표시패널 및 그 제조방법은 수소화 열처리공정에 의해 종래 이온주입공정으로 인한 비용을 절감할 수 있다. 뿐만 아니라, 본 발명에 따른 액정표시패널 및 그 제조방법은 액티브층의 댕그링본드가 주위의 원자와 결합력이 향상되므로 액티브층과 게이트절연막 간의 계면특성이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 기판 상에 폴리 실리콘형 박막트랜지스터를 형성하는 단계와,
    상기 박막트랜지스터의 문턱전압 및 플랫밴드전압 중 하나 이상을 제어하기 위해 상기 박막트랜지스터 상에 보호막을 증착한 후 350~380℃ 온도에서 수소화 열처리하는 단계를 포함하는 액정표시패널의 제조방법.
  2. 제 1 항에 있어서,
    상기 보호막 상에 상기 박막트랜지스터와 접속되는 화소전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  3. 제 1 항에 있어서,
    상기 폴리 실리콘형 박막트랜지스터를 형성하는 단계는
    상기 기판 상에 버퍼막을 사이에 두고 액티브층을 형성하는 단계와,
    상기 액티브층 상에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 상에 상기 액티브층과 중첩되는 게이트전극을 형성하는 단계와,
    상기 게이트전극 상에 층간절연막을 형성하는 단계와,
    상기 층간절연막 상에 상기 액티브층과 접촉되는 소스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 보호막은 질소화합물을 포함하는 절연물질로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 보호막은 질화실리콘으로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  8. 제 1 항에 있어서,
    상기 보호막은 H2를 포함하고 있는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 수소화 열처리하는 단계는
    상기 보호막내에 포함된 H2가 확산되어 액티브층의 댕그링 본드와 결합되는 단계인 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030007488A 2003-02-06 2003-02-06 액정표시패널의 제조 방법 KR100926099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030007488A KR100926099B1 (ko) 2003-02-06 2003-02-06 액정표시패널의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030007488A KR100926099B1 (ko) 2003-02-06 2003-02-06 액정표시패널의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040071494A KR20040071494A (ko) 2004-08-12
KR100926099B1 true KR100926099B1 (ko) 2009-11-11

Family

ID=37359386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007488A KR100926099B1 (ko) 2003-02-06 2003-02-06 액정표시패널의 제조 방법

Country Status (1)

Country Link
KR (1) KR100926099B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110081694A (ko) 2010-01-08 2011-07-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451626A (en) * 1987-08-24 1989-02-27 Nippon Telegraph & Telephone Hydrogenating method to silicon thin-film transistor
KR100275715B1 (ko) * 1993-12-28 2000-12-15 윤종용 수소화 효과 증대를 위한 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451626A (en) * 1987-08-24 1989-02-27 Nippon Telegraph & Telephone Hydrogenating method to silicon thin-film transistor
KR100275715B1 (ko) * 1993-12-28 2000-12-15 윤종용 수소화 효과 증대를 위한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20040071494A (ko) 2004-08-12

Similar Documents

Publication Publication Date Title
KR100360965B1 (ko) 반도체 장치의 제조 방법
US6414345B1 (en) Semiconductor device including active matrix circuit
KR100447311B1 (ko) 반도체박막,반도체장치및이의제조방법
KR100477473B1 (ko) 박막트랜지스터 및 그 제조방법, 박막트랜지스터어레이기판, 액정표시장치 및 일렉트로 루미네선스형표시장치
KR100501867B1 (ko) 톱 게이트형 박막 트랜지스터
US6995048B2 (en) Thin film transistor and active matrix type display unit production methods therefor
US6660549B2 (en) Method of manufacturing an active matrix type display circuit
US6713825B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
KR100900404B1 (ko) 액정표시소자의 제조 방법
US7368751B2 (en) Method of manufacturing an electronic device comprising a thin film transistor
KR100676330B1 (ko) 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법
KR100926099B1 (ko) 액정표시패널의 제조 방법
KR100543008B1 (ko) 평판 표시 장치 및 그의 제조 방법
US20090090910A1 (en) Thin-film element, display device and memory cell using the thin-film element, and their fabrication methods
KR100473237B1 (ko) 박막트랜지스터와 그 제조방법 및 그것을 사용한액정표시장치
US20080054267A1 (en) Display apparatus and manufacturing method of the same
JPH10200125A (ja) 薄膜トランジスタ及びその製造方法
KR101057902B1 (ko) 액정표시소자의 제조 방법
KR101392330B1 (ko) 평판표시패널 및 그 제조방법
KR101022623B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR100916108B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
KR20050100843A (ko) 폴리실리콘형 박막트랜지스터 어레이 기판 및 그 제조방법
KR20050064298A (ko) 액정표시소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 11