JP4617820B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP4617820B2
JP4617820B2 JP2004305637A JP2004305637A JP4617820B2 JP 4617820 B2 JP4617820 B2 JP 4617820B2 JP 2004305637 A JP2004305637 A JP 2004305637A JP 2004305637 A JP2004305637 A JP 2004305637A JP 4617820 B2 JP4617820 B2 JP 4617820B2
Authority
JP
Japan
Prior art keywords
layer
sige layer
wafer
heat treatment
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004305637A
Other languages
English (en)
Other versions
JP2006120782A (ja
Inventor
功 横川
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004305637A priority Critical patent/JP4617820B2/ja
Priority to EP05793216A priority patent/EP1811548A4/en
Priority to US11/665,362 priority patent/US20070287269A1/en
Priority to KR1020077008862A priority patent/KR20070059157A/ko
Priority to PCT/JP2005/018929 priority patent/WO2006043471A1/ja
Publication of JP2006120782A publication Critical patent/JP2006120782A/ja
Application granted granted Critical
Publication of JP4617820B2 publication Critical patent/JP4617820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、絶縁体上にＳｉＧｅ層が形成された半導体ウェーハの製造方法に関するものである。
近年、高速の半導体デバイスの需要に応えるため、Ｓｉ（シリコン）基板上にＳｉＧｅ（シリコンゲルマニウム）層を介してエピタキシャル成長させたＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：酸化物金属半導体電解効果トランジスター）などの半導体デバイスが提案されている。
この場合、ＳｉＧｅ結晶はＳｉ結晶に比べて格子定数が大きいため、ＳｉＧｅ層上にエピタキシャル成長させたＳｉ層には引っ張り歪みが生じている（以下、このように歪みが生じているＳｉ層を歪みＳｉ層と呼ぶ）。その歪み応力によりＳｉ結晶のエネルギーバンド構造が変化し、その結果エネルギーバンドの縮退が解けキャリア移動度の高いエネルギーバンドが形成される。従って、この歪みＳｉ層をチャネル領域として用いたＭＯＳＦＥＴは通常の１．３〜８倍程度という高速の動作特性を示す。
このような歪みＳｉ層を形成する方法として、シリコン支持層上にＢＯＸ（Ｂｕｒｉｅｄ ＯＸｉｄｅ）層等の絶縁層を形成し、その上にシリコン活性層（ＳＯＩ層）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハを用いる方法がある。この方法では、ＳＯＩウェーハ上にＳｉＧｅ層をエピタキシャル成長させ、その後酸化熱処理によりＳｉＧｅ層の表面に酸化膜を形成することで所望のＧｅ濃度に濃縮（酸化濃縮）し、その上にＳｉ層をエピタキシャル成長させて歪みＳｉ層とする（例えば非特許文献１，２参照）。また、ＳＯＩウェーハ上にＳｉＧｅ結晶層を形成し、さらにＳｉ結晶層を形成したウェーハに酸化濃縮を行なう方法も開示されている（特許文献１参照）。このように絶縁膜上にＳｉＧｅ層が形成されたウェーハを、ＳＧＯＩ（ＳｉＧｅ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハと記述する場合がある。
一方、上記のようなエピタキシャル法を主体とする方法のほか、ボンドウェーハとなるシリコン単結晶ウェーハ上にＳｉＧｅ層を形成し、その後酸化熱処理によりＳｉＧｅ層の表面に酸化膜を形成して酸化濃縮を行ない、これとシリコン単結晶からなるベースウェーハとを酸化膜を介して貼り合わせることによって、ＳＯＩ構造を有する貼り合わせＳＯＩウェーハを作製し、その後ボンドウェーハを薄膜化して歪みＳｉ層とする方法が開示されている（特許文献２参照）。この場合、ボンドウェーハの薄膜化は、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる）などにより行われる。イオン注入剥離法とは、ウェーハの表面から水素イオンまたは希ガスイオンを注入してイオン注入層を形成し、その後の熱処理によりイオン注入層を劈開面（剥離面）としてウェーハを薄膜状に剥離する方法である。
しかし、これらの従来の方法で作製されたＳＧＯＩウェーハのＳｉＧｅ層は、酸化濃縮を行なった後の表面にクロスハッチと呼ばれる筋状の凹凸が多数発生して表面粗れが起こり、また貫通転位等が発生し結晶性が悪化することがあった。
Ｎ．Ｓｕｇｉｙａｍａ ｅｔ ａｌ．，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２００２ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｎａｇｏｙａ，２００２，ｐｐ．１４６−１４７ Ｔ．Ｔｅｚｕｋａ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．７９，Ｎｏ．１２，ｐｐ．１７９８−１８００，１７ Ｓｅｐｔｅｍｂｅｒ ２００１ 特開２０００−２４３９４６号公報 特開２００２−１６４５２０号公報
本発明は、格子緩和が十分に行なわれ、表面の面粗れが抑制され、かつ結晶性のよいＳｉＧｅ層を有する半導体ウェーハの製造方法を提供することを目的とする。
上記目的達成のため、本発明は、半導体ウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記ボンドウェーハ内部にイオン注入層を形成し、前記ＳｉＧｅ層の表面とベースウェーハの表面とを絶縁膜を介して密着させて貼り合わせ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層のＳｉ層を除去することによりＳｉＧｅ層を露出させ、その後、該露出したＳｉＧｅ層に対して、酸化性雰囲気下でＧｅを濃縮する熱処理及び／又は非酸化性雰囲気下で格子歪みを緩和させる熱処理を行なうことを特徴とする半導体ウェーハの製造方法を提供する（請求項１）。
このように、ボンドウェーハの表面にＳｉＧｅ層をエピタキシャル成長させた後イオン注入層をボンドウェーハ内部に形成し、ベースウェーハと貼り合わせ後に剥離すれば、これによりベースウェーハ側に移設する剥離層はＳｉ層とＳｉＧｅ層からなるものとなる。従って、ＳｉＧｅ層だけを移設する場合より剥離層の厚さを厚くできるので、剥離時の不良が発生しにくくなり、その後高温で熱処理してもボイドやブリスターの発生が抑制される。そして、剥離層のＳｉ層を除去してからＳｉＧｅ層のＧｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なえば、該熱処理時にはＳｉ層とＳｉＧｅ層との格子定数の異なる結晶の界面が存在しないこととなる。これにより、熱処理時に格子緩和が起こってもＳｉＧｅ層にミスフィット転位が導入されないので、貫通転位の発生を抑制でき、またクロスハッチの発生による表面粗れを抑制できる。そして、ＳｉＧｅ層の表面とベースウェーハの表面とをシリコン酸化膜などの絶縁膜を介して密着させて貼り合わせているので、ＳｉＧｅ層とベースウェーハとの界面にすべりが発生しやすくなり、しかもこの界面は結晶の界面ではないので、ＳｉＧｅ層はミスフィット転位等の発生が抑制されつつ格子緩和が十分に行われたものとなる。
なお、以下では、このように酸化性雰囲気下でＳｉＧｅ層のＧｅを濃縮する熱処理を酸化濃縮熱処理、また非酸化性雰囲気下でＳｉＧｅ層を格子緩和させる熱処理を格子緩和熱処理と言う場合がある。なお、非酸化性ガスとしてはアルゴン、窒素、水素、あるいはこれらの混合ガス等を用いることができる。
また、本発明は、半導体ウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面に、Ｓｉ層を介する複数のＳｉＧｅ層をエピタキシャル成長させ、該複数のＳｉＧｅ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記ボンドウェーハ内部にイオン注入層を形成し、前記複数のＳｉＧｅ層のうち最上層のＳｉＧｅ層の表面とベースウェーハの表面とを絶縁膜を介して密着させて貼り合わせ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層のＳｉ層及びＳｉＧｅ層を除去することにより前記最上層のＳｉＧｅ層を露出させ、その後、該露出したＳｉＧｅ層に対して、酸化性雰囲気下で熱酸化してＧｅを濃縮する熱処理及び／又は非酸化性雰囲気下で格子歪みを緩和させる熱処理を行なうことを特徴とする半導体ウェーハの製造方法を提供する（請求項２）。
このように、ボンドウェーハの表面にエピタキシャル成長させる層を、Ｓｉ層を介する複数のＳｉＧｅ層とすれば、移設する剥離層は複数のＳｉ層とＳｉＧｅ層からなるものとなり、剥離層の厚さをより厚くできるので、その後高温で熱処理してもボイドやブリスターの発生が抑制される。そして、剥離層のＳｉ層及びＳｉＧｅ層を除去して露出する最上層のＳｉＧｅ層のＧｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なえば、該熱処理時にはＳｉ層とＳｉＧｅ層との格子定数の異なる結晶の界面が存在せず、格子緩和が起こってもＳｉＧｅ層にミスフィット転位が導入されないので、貫通転位の発生を抑制でき、またクロスハッチの発生により表面粗れを抑制できる。また剥離層が複数のＳｉ層及びＳｉＧｅ層からなるので、これを除去する際には複数の除去工程を組み合わせて行うことで、露出させるＳｉＧｅ層の表面をより滑らかにできる。そして、最上層のＳｉＧｅ層の表面とベースウェーハの表面とをシリコン酸化膜などの絶縁膜を介して密着させて貼り合わせているので、ＳｉＧｅ層とベースウェーハとの界面にすべりが発生しやすくなり、しかもこの界面は結晶の界面ではないので、ＳｉＧｅ層はミスフィット転位等の発生が抑制されつつ格子緩和が十分に行われたものとなる。
この場合、前記Ｇｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なった後、前記露出したＳｉＧｅ層の表面にＳｉ単結晶層をエピタキシャル成長させることが好ましい（請求項３）。
上述のように、本発明によれば酸化濃縮熱処理及び／又は格子緩和熱処理を行なった後であっても、露出したＳｉＧｅ層は貫通転位の発生が抑制され、また表面粗れも抑制されたものなので、この露出したＳｉＧｅ層の表面にＳｉ単結晶層をエピタキシャル成長させれば、良質で十分な歪みを有する歪みＳｉ層を得ることができる。
また、前記イオン注入層での剥離の後、非酸化性雰囲気下８００℃以下の温度で前記貼り合わせの強度を高める熱処理を行なうことが好ましい（請求項４）。
このように、非酸化性雰囲気下８００℃以下の温度で貼り合わせの強度を高める熱処理を行なえば、ミスフィット転位が発生せずに貼り合わせ強度を高めることができるので、貼り合わせ不良によるボイドやブリスターの発生を防止できる。
また、前記Ｓｉ層及び／又はＳｉＧｅ層の除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なうことができる（請求項５）。
このように、剥離層のＳｉ層及び／又はＳｉＧｅ層の除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去で行なえば、露出させるＳｉＧｅ層の表面を、良質な歪みＳｉ層をエピタキシャル成長できるような滑らかなものとできる。そして、これらの異なる方法での除去工程を適宜組み合わせれば、露出させるＳｉＧｅ層の表面をより滑らかなものとできる。
また、前記Ｇｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なう前に、前記露出したＳｉＧｅ層の表面に酸化膜を形成することが好ましい（請求項６）。
このように、酸化濃縮熱処理及び／又は格子緩和熱処理を行なう前に、露出したＳｉＧｅ層の表面に酸化膜を形成すれば、熱処理の際にＳｉＧｅ層のＧｅが外方拡散するのを防止できる。
また、前記ＳｉＧｅ層のＧｅ組成を２０％以下とすることが好ましい（請求項７）。
このように、ＳｉＧｅ層のＧｅ組成を２０％以下とすれば、転位が十分に少ないＳｉＧｅ層とすることができる。
また、前記ＳｉＧｅ層の表面とベースウェーハの表面との密着に介する絶縁膜を前記ベースウェーハの表面に形成させることが好ましい（請求項８）。
このように、ベースウェーハの表面に形成された絶縁膜を介してベースウェーハとＳｉＧｅ層の表面とを密着させて貼り合わせれば、ＳｉＧｅ層とベースウェーハとの貼り合わせ面にすべりが十分に発生しやすくなり、しかもこの界面は結晶界面ではないので、その後酸化濃縮熱処理及び／又は格子緩和熱処理がされたＳｉＧｅ層は、ミスフィット転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。
また、前記ＳｉＧｅ層の表面とベースウェーハの表面との密着に介する絶縁膜を少なくとも前記ＳｉＧｅ層の表面に５０ｎｍ以下の厚さで形成させることが好ましい（請求項９）。
このように、ＳｉＧｅ層の表面とベースウェーハの表面との密着に介する絶縁膜を少なくともＳｉＧｅ層の表面に５０ｎｍ以下の厚さで形成させれば、貼り合わせ面に発生するすべりは十分なものとなり、その後酸化濃縮熱処理及び／又は格子緩和熱処理がされたＳｉＧｅ層は、ミスフィット転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。
また、前記ベースウェーハとしてシリコン単結晶ウェーハまたは絶縁性ウェーハを用いることができる（請求項１０）。
このようにベースウェーハがシリコン単結晶ウェーハであれば、熱酸化や気相成長法等により容易に絶縁膜を形成でき、その絶縁膜を介してＳｉＧｅ層の表面と密着することができる。また、用途に応じて、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性のベースウェーハを用いてもよい。
また、前記Ｇｅを濃縮する熱処理の温度を９００℃以上とすることが好ましい（請求項１１）。
このように、ＳｉＧｅ層に行なう酸化濃縮熱処理の温度を９００℃以上とすれば、Ｇｅの拡散速度が十分に速くなり、酸化膜とＳｉＧｅ層との界面にＧｅが蓄積、析出するのを防止することができる。
本発明に従い、ボンドウェーハの表面にＳｉＧｅ層をエピタキシャル成長させた後イオン注入層をボンドウェーハ内部に形成し、ベースウェーハと貼り合わせ後に剥離すれば、移設する剥離層の厚さを厚くできるので、剥離時の不良が発生しにくくなり、その後高温で熱処理してもボイドやブリスターの発生が抑制される。そして、剥離層のＳｉ層を除去してからＳｉＧｅ層のＧｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なえば、熱処理時に格子緩和が起こってもＳｉＧｅ層にミスフィット転位が導入されないので、貫通転位の発生を抑制でき、またクロスハッチの発生による表面粗れを抑制できる。そして、ＳｉＧｅ層の表面とベースウェーハの表面とをシリコン酸化膜などの絶縁膜を介して密着させて貼り合わせているので、ＳｉＧｅ層とベースウェーハとの界面にすべりが発生しやすくなり、しかもこの界面は結晶の界面ではないので、ＳｉＧｅ層はミスフィット転位等の発生が抑制されつつ格子緩和が十分に行われたものとなる。
従って、その表面に良質で十分な歪みを有する歪みＳｉ層をエピタキシャル成長させることができる。
以下、本発明について詳述する。前述のように、従来の方法で作製されたＳＧＯＩウェーハのＳｉＧｅ層は、酸化濃縮を行なった後の表面にクロスハッチが多数発生して表面粗れが起こり、また貫通転位等が発生し結晶性が悪化することがあった。このようなＳｉＧｅ層の上にＳｉ層をエピタキシャル成長させても、結晶性の低い歪みＳｉ層となっていた。
本発明者らは、このようにクロスハッチや貫通転位が発生するのは、従来のＳＧＯＩウェーハでは格子定数の異なるＳｉＧｅ層とＳｉ層との結晶性界面が存在することにより、酸化濃縮熱処理や格子緩和熱処理時にこの結晶性界面において格子緩和に伴うミスフィット転位が生じ、ＳｉＧｅ層に導入されることが原因であると考えた。このようにＳｉＧｅ層にミスフィット転位が導入されて形成される貫通転位は、ＳｉＧｅ層上に形成した歪みＳｉ層にデバイスを作製した際に電流のリークパスとなり、デバイスの動作の阻害要因となる。またミスフィット転位の導入によりＳｉＧｅ層の表面にクロスハッチが発生して表面粗れが起こり、その上に形成する歪みＳｉ層の結晶性は低いものとなる。
そして、このような問題を解決するためには、格子緩和が起こる酸化濃縮等の８００℃より高い熱処理の際には結晶性界面が存在しないようにすればよいことを見出した。そして、ＳＧＯＩウェーハを製造する際に、シリコン単結晶のボンドウェーハの表面にＳｉＧｅ層をエピタキシャル成長させ、ボンドウェーハ内部にイオン注入層を形成し、ＳｉＧｅ層の表面とベースウェーハの表面とを絶縁膜を介して密着させて貼り合わせ、その後イオン注入層で剥離を行い、そして酸化濃縮熱処理又は格子緩和熱処理の前に剥離したＳｉ層を除去すれば、該熱処理の際にはＳｉＧｅ層とＳｉ層との結晶性界面が存在しないこととなる。従って、この状態で酸化濃縮熱処理等の高温の熱処理を行なっても、結晶界面に起因するミスフィット転位が発生しなくなる。よって、表面粗さが抑制され、貫通転位密度が低減し、理想的なＳｉＧｅ結晶が形成できる。
本発明者らは、上記のことに想到し、本発明を完成させた。
以下では、本発明の実施の形態について図を用いて説明するが、本発明はこれに限定されるものではない。
図１（ａ）〜（ｉ）は、本発明の第一の実施形態に従った半導体ウェーハの製造工程の一例を示す図である。
まず、図１（ａ）のように、気相成長法により、ボンドウェーハとなるシリコン単結晶ウェーハ１の表面にＳｉＧｅ層２を１０〜５００ｎｍ程度の厚さでエピタキシャル成長させる。この時、Ｓｉ単結晶との格子定数の差によりＳｉＧｅ層２には格子歪み（圧縮歪み）が発生する。この場合、ＳｉＧｅ層２のＧｅ組成を一定とすることもできるが、Ｇｅ組成が一定でない層、例えば、成長初期にＧｅ組成を０％とし、表面に向けて漸次増加させた傾斜組成層として形成することもできる。なお、Ｇｅ組成を２０％以下、好ましくは１５％以下とすれば転位を十分に抑制できる。
気相成長は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー）法などにより行うことができる。ＣＶＤ法の場合は、例えば、原料ガスとしてＳｉＨ４又はＳｉＨ２Ｃｌ２とＧｅＨ４との混合ガスを用いることができる。キャリアガスとしてはＨ２が用いられる。成長条件としては、例えば温度４００〜１，０００℃、圧力１００Ｔｏｒｒ（１．３３×１０４Ｐａ）以下とすればよい。
次に、図１（ｂ）に示すように、前記ＳｉＧｅ層２を通して、水素イオンまたは希ガスイオンの少なくとも一種類を所定のドーズ量で注入してシリコン単結晶ウェーハ１の内部にイオン注入層３を形成する。この場合、イオン注入深さは注入エネルギーの大きさに依存するので、所望の注入深さになるように注入エネルギーを設定すればよい。
次に、図１（ｃ）に示すように、ＳｉＧｅ層２の表面とベースウェーハ４の表面とを絶縁膜であるシリコン酸化膜５を介して室温にて密着させて貼り合わせる。ベースウェーハ４として、シリコン単結晶ウェーハや、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性ウェーハを用いることができる。この際、室温での貼り合わせを行う前には、通常、貼り合わせ面を十分に清浄化する必要がある。例えば、ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液（ＳＣ−１：Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ１）による洗浄を行なう場合は、Ｓｉに比べて洗浄時のエッチング作用により面荒れを起こしやすいＳｉＧｅ層表面の面荒れを最小限に抑えるように洗浄条件を選ぶことが好ましい。この場合、シリコン酸化膜５はＳｉＧｅ層２の表面とベースウェーハ４の表面のいずれか一方、あるいは両方に形成することができるが、ベースウェーハ４の表面のみに形成した場合、ＳｉＧｅ層２とシリコン酸化膜５との界面が貼り合わせ面となるため、その貼り合わせ面においてすべりが発生しやすく、後工程でＳｉＧｅ層２を濃縮酸化熱処理及び／又は格子緩和熱処理する際に格子緩和が行なわれやすく、ＳｉＧｅ層２中のミスフィット転位の発生を効果的に抑制することができる。また、シリコン酸化膜５をＳｉＧｅ層２の表面に形成する場合は、その厚さが５０ｎｍ以下であれば、貼り合わせ面に発生するすべりは十分なものとなり、その後熱処理されたＳｉＧｅ層２は、ミスフィット転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。
次に、図１（ｄ）に示すように、例えば５００℃程度の熱処理（剥離熱処理）を加えることによりイオン注入層３を劈開面として剥離する。これにより、ＳｉＧｅ層２とシリコン単結晶ウェーハ１の一部６が剥離層としてベースウェーハ側に移設される。本発明ではシリコン単結晶ウェーハ１の内部にイオン注入層３を形成するので、エピタキシャル成長させたＳｉＧｅ層２は全部ベースウェーハ側に移設して利用することができる。また、ＳｉＧｅ層２と共にＳｉ層６も移設するので、ＳｉＧｅ層２だけを移設する場合より剥離層の厚さを厚くできる。これにより剥離時の不良が発生しにくくなり、その後高温で熱処理してもボイドやブリスターの発生が抑制される。
なお、図１（ｃ）に示すＳｉＧｅ層２の表面とベースウェーハ４の表面とを密着させる工程の前処理として、両ウェーハの密着に供される面をプラズマ処理することにより密着強度を高めれば、密着後の剥離熱処理を行なうことなくイオン注入層３で機械的に剥離することも可能である。
また、図１（ｄ）に示すイオン注入層３での剥離工程の後、非酸化性雰囲気下８００℃以下の温度で貼り合わせの強度を高める熱処理を行なえば、ミスフィット転位が発生せずに貼り合わせ強度を高めることができるので、ＳｉＧｅ層に貫通転位や表面粗れが発生するのを抑制でき、また貼り合わせ不良によるボイドやブリスターの発生を防止できる。
次に、図１（ｅ）に示すように、ベースウェーハ側に移設されたＳｉ層６を除去する。
この除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なえば、露出させるＳｉＧｅ層の表面を、良質な歪みＳｉ層をエピタキシャル成長できるような滑らかなものとできるので好ましい。特に研磨によれば、Ｓｉ層６の表面に残留する剥離時に発生した面粗れを改善しながらＳｉ層６を除去できるので好ましい。この研磨は、例えば従来のＣＭＰを用いることができる。また、エッチングの場合は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）をエッチング液として用いることができる。ＴＭＡＨ液によれば、Ｓｉ層が除去されＴＭＡＨ液がＳｉＧｅ層に達したときにはＴＭＡＨ液の選択性によりエッチングが停止する、すなわちエッチストップが起こる。このようなエッチストップ法により露出するＳｉＧｅ層の表面は滑らかなものとなるので好ましい。また、８００℃以下の熱酸化とその後の酸化膜除去によれば、低温の熱処理であるのでミスフィット転位が発生せず好ましい。熱酸化は酸化性雰囲気下、例えばウェット酸素１００％の雰囲気下で行なうことができる。また酸化膜除去は例えば１５％のＨＦ水溶液にウェーハを浸漬することにより行なうことができる。そして、これらの異なる方法での除去工程を適宜組み合わせれば、露出するＳｉＧｅ層の表面をより滑らかにできる。
次に、露出したＳｉＧｅ層２に対して、酸化性雰囲気下でＧｅを濃縮する酸化濃縮熱処理又は非酸化性雰囲気下で格子歪みを緩和させる格子緩和熱処理を行なう。
酸化濃縮熱処理を行なう場合は、図１（ｆ）に示すように、ＳｉＧｅ層２の表面を例えばドライ酸素雰囲気下で熱酸化し熱酸化膜７を形成する。ＳｉＧｅ層２の一部が熱酸化されると、Ｇｅは酸化膜中にはほとんど取り込まれないため、熱酸化された部分に存在したＧｅは熱酸化されていない部分に移動するので、Ｇｅが濃縮された濃縮ＳｉＧｅ層８が形成される。以上のようにＳｉＧｅ層２を酸化することにより濃縮ＳｉＧｅ層８の中のＧｅ組成が高められるので濃縮ＳｉＧｅ層８の中にはより強い格子歪み（圧縮歪み）が発生するが、本発明では酸化濃縮熱処理の際にはＳｉ層６は除去されており、濃縮ＳｉＧｅ層８は酸化膜５、７に挟まれているので、その非結晶性の界面において濃縮ＳｉＧｅ層８の歪みを緩和させるようなすべりが発生し、濃縮ＳｉＧｅ層８の中のミスフィット転位の発生を抑制しつつ格子緩和が達成される。従って、面粗さが抑制され、貫通転位密度が低減し、理想的なＳｉＧｅ層が形成できる。なお、このような貫通転位は、貼り合わせウェーハをセコ（Ｓｅｃｃｏ）エッチングすることによりセコ欠陥として確認できる。
なお、このときの熱酸化温度が９００℃未満ではＧｅの拡散速度が遅いので、熱酸化膜７と濃縮ＳｉＧｅ層８の界面にＧｅが蓄積し、析出が発生しやすくなるため、熱酸化温度を９００℃以上、好ましくは１０００℃以上とすることが望ましい。また、酸化後に非酸化性雰囲気での熱処理を追加することによりＧｅを拡散させ、深さ方向でＧｅ濃度が均一となる様にすることもできる。また、酸化濃縮熱処理は、ＳｉＧｅ層２の表面のダメージ層をわずかに研磨（タッチポリッシュ）した後に行なうことが好ましい。
一方、格子緩和熱処理を行なう場合は、図１（ｇ）に示すように、まずＳｉＧｅ層２の表面に酸化膜９を形成するのが好ましい。このようにすれば、格子緩和熱処理の際にＳｉＧｅ層２のＧｅが表面から外方拡散するのを防止できる。酸化膜９は、ＣＶＤ法で例えば４００℃程度の温度で形成することができる。また、ウェット酸素１００％雰囲気下で８００℃程度の温度での熱酸化により形成してもよい。
次に、アルゴン等の非酸化性雰囲気下で例えば１２００℃程度の温度で格子緩和熱処理を行なう。本発明では格子緩和熱処理の際にはＳｉ層６は除去されており、ＳｉＧｅ層２は酸化膜５、９に挟まれているので、その非結晶性の界面においてＳｉＧｅ層２の歪みを緩和するようなすべりが発生し、ＳｉＧｅ層２の中のミスフィット転位の発生を抑制しつつ格子緩和が達成される。従って、面粗さが抑制され、貫通転位密度が低減し、理想的なＳｉＧｅ層が形成できる。
なお、酸化濃縮熱処理と格子緩和熱処理はいずれか一方を行なってもよいが、所望のＧｅ組成と格子緩和を得るために両方行なってもよい。格子緩和の程度は、Ｘ線回折法を用いて格子緩和率を算出することにより評価できる。
次に、図１（ｈ）に示すように、酸化濃縮熱処理及び／又は格子緩和熱処理を行なったＳｉＧｅ層表面に形成された酸化膜７又は９を除去し、ＳｉＧｅ層２又は濃縮ＳｉＧｅ層８を露出させる。酸化膜の除去は、例えばウェーハを１５％のＨＦ水溶液に浸漬することで行なうことができる。
最後に、図１（ｉ）に示すように、露出したＳｉＧｅ層２又は濃縮ＳｉＧｅ層８の表面に気相成長法によりＳｉ単結晶層１０をエピタキシャル成長させる。エピタキシャル成長はＣＶＤ法やＭＢＥ法などにより行うことができる。ＣＶＤ法の場合は、例えば、原料ガスとしてＳｉＨ４又はＳｉＨ２Ｃｌ２を用いることができる。成長条件としては、温度４００〜１，０００℃、圧力１００Ｔｏｒｒ（１．３３×１０４Ｐａ）以下とすればよい。
このように形成されたＳｉ単結晶層１０は、その下層であるＳｉＧｅ層２又は濃縮ＳｉＧｅ層８との格子定数の差異により、引っ張り歪みを内在する歪みＳｉ層となる。貫通転位密度が低く表面粗れが抑制されるとともに十分に格子緩和された良質のＳｉＧｅ層の上に形成されているので、十分に歪みを有する良質な歪みＳｉ層となる。エピタキシャル成長するシリコン単結晶層１０の厚さは、効果的な歪みとデバイス作製時の加工性及び品質とを確保するため、１０〜５０ｎｍ程度とするのが好ましい。
図２（ａ）〜（ｉ）は、本発明の第二の実施形態に従った半導体ウェーハの製造工程の一例を示す図である。
まず、図２（ａ）のように、気相成長法により、ボンドウェーハとなるシリコン単結晶ウェーハ１’の表面にＳｉＧｅ層２’ａ、Ｓｉ層２’ｂ、ＳｉＧｅ層２’ｃを１０〜５００ｎｍ程度の厚さで順次エピタキシャル成長させる。このようにエピタキシャル成長させるＳｉＧｅ層のＧｅ組成や厚さ、成長方法は、前述の図１（ａ）と同様なものとできる。またＳｉ層２’ｂは、例えば厚さを５０ｎｍとできるが、厚さや成長方法等は特に限定されない。
次に、図２（ｂ）に示すように、ＳｉＧｅ層２’ａ、Ｓｉ層２’ｂ、ＳｉＧｅ層２’ｃを通して、水素イオンまたは希ガスイオンの少なくとも一種類を所定のドーズ量で注入してシリコン単結晶ウェーハ１’の内部にイオン注入層３’を形成する。前述のように、イオン注入深さは注入エネルギーの大きさに依存するので、所望の注入深さになるように注入エネルギーを設定すればよい。
次に、図２（ｃ）に示すように、最上層であるＳｉＧｅ層２’ｃの表面とベースウェーハ４’の表面とを絶縁膜であるシリコン酸化膜５’を介して室温にて密着させて貼り合わせる。前述のように、ＳＣ−１による洗浄を行なう場合は、ＳｉＧｅ層表面の面荒れを最小限に抑えるように洗浄条件を選ぶことが好ましい。この場合も、シリコン酸化膜５’はＳｉＧｅ層２’ｃの表面とベースウェーハ４’の表面のいずれか一方、あるいは両方に形成することができるが、ベースウェーハ４’の表面のみに形成した場合、後工程の熱処理において格子緩和が行なわれやすく、ＳｉＧｅ層２’ａ中のミスフィット転位の発生を効果的に抑制することができる。また、シリコン酸化膜５’をＳｉＧｅ層２’ｃの表面に形成する場合は、その厚さが５０ｎｍ以下であれば、その後熱処理されたＳｉＧｅ層２’ｃはミスフィット転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。
次に、図２（ｄ）に示すように、例えば５００℃程度の熱処理（剥離熱処理）を加えることによりイオン注入層３’を劈開面として剥離する。これにより、ＳｉＧｅ層２’ａ、Ｓｉ層２’ｂ、ＳｉＧｅ層２’ｃとシリコン単結晶ウェーハ１’の一部６’が剥離層としてベースウェーハ側に移設される。本発明ではＳｉＧｅ層２’ａ、Ｓｉ層２’ｂ、ＳｉＧｅ層２’ｃと共にＳｉ層６’も移設するので、前述の図１（ｄ）の場合よりもさらに剥離層の厚さを厚くできる。これにより剥離時の不良がより発生しにくくなり、その後高温で熱処理してもボイドやブリスターの発生が抑制される。
なお、図２（ｃ）に示すＳｉＧｅ層２’ｃの表面とベースウェーハ４’の表面とを密着させる工程の前処理として、両ウェーハの密着に供される面をプラズマ処理することにより密着強度を高め、密着後の剥離熱処理を行なうことなくイオン注入層３’で機械的に剥離することも可能である。また、図２（ｄ）に示すイオン注入層３’での剥離工程の後、非酸化性雰囲気下８００℃以下の温度で貼り合わせの強度を高める熱処理を行なえば、ミスフィット転位が発生せずに貼り合わせ強度を高めることができるので、ＳｉＧｅ層に貫通転位や表面粗れが発生するのを抑制でき、また貼り合わせ不良によるボイドやブリスターの発生を防止できる。
次に、図２（ｅ）に示すように、ベースウェーハ側に移設されたＳｉＧｅ層２’ａ、Ｓｉ層２’ｂ、Ｓｉ層６’を除去し、ＳｉＧｅ層２’ｃを露出させる。
この除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なえば、露出させるＳｉＧｅ層の表面を、良質な歪みＳｉ層をエピタキシャル成長できるような滑らかなものとできるので好ましい。特に研磨によれば、Ｓｉ層６’の表面に残留する剥離時に発生した面粗れを改善し、Ｓｉ層６’を除去できるので好ましい。この研磨は、例えば従来のＣＭＰを用いることができる。また、エッチングの場合は、Ｓｉ層を除去する際にはＴＭＡＨをエッチング液として用いることができ、ＳｉＧｅ層を除去する際にはＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨの混酸水溶液を用いることができる。ＴＭＡＨ液によれば、Ｓｉ層が除去されＴＭＡＨ液がＳｉＧｅ層に達したときにはＴＭＡＨ液の選択性によりエッチストップが起こるし、上記混酸によれば、ＳｉＧｅ層が除去され混酸がＳｉ層に達したときにエッチストップが起こる。このようにエッチストップを複数回繰り返すことにより露出するＳｉＧｅ層の表面はより滑らかなものとなるので好ましい。また、８００℃以下の熱酸化とその後の酸化膜除去によれば、低温の熱処理であるのでミスフィット転位が発生せず好ましい。熱酸化は酸化性雰囲気下、例えばウェット酸素１００％の雰囲気下で行なうことができる。また酸化膜除去は例えば１５％のＨＦ水溶液にウェーハを浸漬することにより行なうことができる。そして、これらの異なる方法での除去工程を適宜組み合わせれば、露出するＳｉＧｅ層の表面をより滑らかにできる。
次に、図２（ｆ）又は（ｇ）に示すように、露出したＳｉＧｅ層２’ｃに対して、酸化性雰囲気下でＧｅを濃縮する酸化濃縮熱処理又は非酸化性雰囲気下で格子歪みを緩和させる格子緩和熱処理を行なう。これらの熱処理は、図１（ｆ）又は（ｇ）と同様に行なうことができる。
次に、図２（ｈ）に示すように、酸化濃縮熱処理及び／又は格子緩和熱処理を行なったＳｉＧｅ層表面に形成された酸化膜７’又は９’を除去し、ＳｉＧｅ層２’ｃ又は濃縮ＳｉＧｅ層８’を露出させる。そして最後に、図２（ｉ）に示すように、露出したＳｉＧｅ層２’ｃ又は濃縮ＳｉＧｅ層８’の表面に気相成長法によりＳｉ単結晶層１０’をエピタキシャル成長させる。これらの工程は図１（ｆ）〜（ｉ）と同様に行なうことができる。
このように形成されたＳｉ単結晶層１０’は、その下層であるＳｉＧｅ層２’ｃ又は濃縮ＳｉＧｅ層８’との格子定数の差異により、引っ張り歪みを内在する歪みＳｉ層となる。貫通転位密度が低く表面粗れが抑制されるとともに十分に格子緩和された良質なＳｉＧｅ層の上に形成されているので、十分に歪みを有する良質な歪みＳｉ層となる。
以下、本発明の実施例及び比較例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径２００ｍｍのシリコン単結晶ウェーハの表面にＣＶＤ法によりＳｉＧｅ層（Ｇｅ組成１０％）を約１２０ｎｍだけエピタキシャル成長させ、このＳｉＧｅ層を通して水素イオン（Ｈ＋）を注入エネルギー２０ｋｅＶ、ドーズ量５×１０１６ａｔｏｍｓ／ｃｍ２の条件でイオン注入し、シリコン単結晶ウェーハの内部にイオン注入層を形成した。水素イオン注入後、ＳｉＧｅ層表面をＳＣ−１洗浄液で洗浄し、この表面と、１００ｎｍの熱酸化膜付きのシリコン単結晶ベースウェーハとを室温で密着させ、アルゴン雰囲気下で５００℃、３０分の剥離熱処理を行ってイオン注入層で剥離し、ＳｉＧｅ層とシリコン単結晶ウェーハの一部（Ｓｉ層）をベースウェーハ側に移設させた。次にウェット酸素雰囲気下８００℃の温度でＳｉ層を酸化し、ウェーハを１５％のＨＦ水溶液に浸漬して酸化膜を除去することにより、移設したＳｉ層を除去した。こうして露出したＳｉＧｅ層に対して、ドライ酸素１００％雰囲気下１２００℃の温度でＳｉＧｅ層の一部を熱酸化することにより、Ｇｅ組成２０％で厚さ約５０ｎｍの濃縮ＳｉＧｅ層を形成した。その後１５％ＨＦ水溶液にウェーハを浸漬して熱酸化膜を除去し、濃縮ＳｉＧｅ層を露出させ、その表面にＣＶＤ法によりシリコン層を１５ｎｍの厚さだけエピタキシャル成長させた。
このようにして作製した半導体ウェーハを２０枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約１個であった。また、表面をセコエッチングして結晶欠陥を観察したところ、セコ欠陥は少なく、ミスフィット転位の発生が抑制されており、クロスハッチもないことが確認された。尚、シリコン層をエピタキシャル成長させる前の濃縮ＳｉＧｅ層の格子緩和率はＸ線回折法により約７０％であり、理論値に近い十分な値が得られていることがわかった。
（実施例２）
直径２００ｍｍのシリコン単結晶ウェーハの表面にＣＶＤ法によりＳｉＧｅ層（Ｇｅ組成２０％）約１００ｎｍ、Ｓｉ層約５０ｎｍ、ＳｉＧｅ層（Ｇｅ組成２０％）を約５０ｎｍを順次エピタキシャル成長させ、これらのエピタキシャル層を通して水素イオン（Ｈ＋）を注入エネルギー２０ｋｅＶ、ドーズ量５×１０１６ａｔｏｍｓ／ｃｍ２の条件でイオン注入し、シリコン単結晶ウェーハの内部にイオン注入層を形成した。水素イオン注入後、最上層のＳｉＧｅ層表面をＳＣ−１洗浄液で洗浄し、この表面と、１００ｎｍの熱酸化膜付きのシリコン単結晶ベースウェーハとを室温で密着させ、アルゴン雰囲気下で５００℃、３０分の剥離熱処理を行ってイオン注入層で剥離し、２つのＳｉＧｅ層、その層間のＳｉ層、そしてシリコン単結晶ウェーハの一部（Ｓｉ層）をベースウェーハ側に移設させた。次にウェーハをＴＭＡＨ液に浸漬してボンドウェーハの一部であったＳｉ層を除去し、次にＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨの混酸に浸漬して１００ｎｍのＳｉＧｅ層を除去した。次にウェット酸素雰囲気下８００℃の温度で層間のＳｉ層を酸化し、ウェーハを１５％のＨＦ水溶液に浸漬して酸化膜を除去することにより、層間のＳｉ層を除去した。こうして露出した厚さ５０ｎｍのＳｉＧｅ層の表面にＣＶＤ法により約２０ｎｍの酸化膜を形成した。その後、アルゴン雰囲気下１２００℃の温度で露出したＳｉＧｅ層の格子緩和熱処理を行なった。その後１５％ＨＦ水溶液にウェーハを浸漬して酸化膜を除去し、ＳｉＧｅ層を露出させ、その表面にＣＶＤ法によりシリコン層を１５ｎｍの厚さだけエピタキシャル成長させた。
このようにして作製した半導体ウェーハを２０枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約１個であった。また、表面をセコエッチングして結晶欠陥を観察したところ、セコ欠陥は少なく、ミスフィット転位の発生が抑制されており、クロスハッチもないことが確認された。尚、シリコン層をエピタキシャル成長させる前の濃縮ＳｉＧｅ層の格子緩和率はＸ線回折法により約６５％であり、理論値に近い十分な値が得られていることがわかった。
（比較例）
実施例１と同様の方法で直径２００ｍｍのシリコン単結晶ウェーハの表面にＳｉＧｅ層（Ｇｅ組成１０％）を約１２０ｎｍだけエピタキシャル成長させ、このＳｉＧｅ層に対して、ドライ酸素１００％雰囲気下１２００℃の温度でＳｉＧｅ層の一部を熱酸化することにより、Ｇｅ組成２０％で厚さ約５０ｎｍの濃縮ＳｉＧｅ層を形成した。この段階で、濃縮ＳｉＧｅ層にはすでにクロスハッチが見られた。次に熱酸化膜及び濃縮ＳｉＧｅ層を通して水素イオン（Ｈ＋）を注入エネルギー２０ｋｅＶ、ドーズ量５×１０１６ａｔｏｍｓ／ｃｍ２の条件でイオン注入し、シリコン単結晶ウェーハの内部にイオン注入層を形成した。水素イオン注入後、熱酸化膜表面をＳＣ−１洗浄液で洗浄し、この表面と、シリコン単結晶ベースウェーハとを室温で密着させ、剥離熱処理を行ってイオン注入層で剥離し、ＳｉＧｅ層とシリコン単結晶ウェーハの一部（Ｓｉ層）をベースウェーハ側に移設させた。次に移設したＳｉ層をＴＭＡＨ液により除去し、濃縮ＳｉＧｅ層を露出させ、その表面にＣＶＤ法によりシリコン層を１５ｎｍの厚さだけエピタキシャル成長させた。
このように作製した貼り合わせウェーハの表面をセコエッチングして結晶欠陥を観察したところ、セコ欠陥は実施例１に比べてかなり多く、ミスフィット転位の発生が確認された。また、濃縮ＳｉＧｅ層の格子緩和率は約５０％であり、実施例１に比べて格子緩和率が低いことがわかった。
すなわち、本発明に従って作製した半導体ウェーハは、ボイド及びブリスターの発生数が著しく少なく、またセコ欠陥も著しく少なく、本発明の効果が確認された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の第一の実施形態に従った半導体ウェーハの製造工程の一例を示す図である。 本発明の第二の実施形態に従った半導体ウェーハの製造工程の一例を示す図である。
符号の説明
１、１’…シリコン単結晶ウェーハ、 ２、２’ａ、２’ｃ…ＳｉＧｅ層、
２’ｂ…Ｓｉ層、 ３、３’…イオン注入層、
４、４’…ベースウェーハ、 ５、５’…シリコン酸化膜、 ６、６’…Ｓｉ層、
７、７’…熱酸化膜、 ８、８’…濃縮ＳｉＧｅ層、
９、９’…酸化膜、 １０、１０’…Ｓｉ単結晶層。

Claims (11)

  1. 半導体ウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記ボンドウェーハ内部にイオン注入層を形成し、前記ＳｉＧｅ層の表面とベースウェーハの表面とを絶縁膜を介して密着させて貼り合わせ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層のＳｉ層を除去することによりＳｉＧｅ層を露出させ、その後、該露出したＳｉＧｅ層に対して、酸化性雰囲気下でＧｅを濃縮する熱処理及び／又は非酸化性雰囲気下で格子歪みを緩和させる熱処理を行なうことを特徴とする半導体ウェーハの製造方法。
  2. 半導体ウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面に、Ｓｉ層を介する複数のＳｉＧｅ層をエピタキシャル成長させ、該複数のＳｉＧｅ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記ボンドウェーハ内部にイオン注入層を形成し、前記複数のＳｉＧｅ層のうち最上層のＳｉＧｅ層の表面とベースウェーハの表面とを絶縁膜を介して密着させて貼り合わせ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層のＳｉ層及びＳｉＧｅ層を除去することにより前記最上層のＳｉＧｅ層を露出させ、その後、該露出したＳｉＧｅ層に対して、酸化性雰囲気下で熱酸化してＧｅを濃縮する熱処理及び／又は非酸化性雰囲気下で格子歪みを緩和させる熱処理を行なうことを特徴とする半導体ウェーハの製造方法。
  3. 前記Ｇｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なった後、前記露出したＳｉＧｅ層の表面にＳｉ単結晶層をエピタキシャル成長させることを特徴とする請求項１又は請求項２に記載の半導体ウェーハの製造方法。
  4. 前記イオン注入層での剥離の後、非酸化性雰囲気下８００℃以下の温度で前記貼り合わせの強度を高める熱処理を行なうことを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体ウェーハの製造方法。
  5. 前記Ｓｉ層及び／又はＳｉＧｅ層の除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なうことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体ウェーハの製造方法。
  6. 前記Ｇｅを濃縮する熱処理及び／又は格子歪みを緩和させる熱処理を行なう前に、前記露出したＳｉＧｅ層の表面に酸化膜を形成することを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体ウェーハの製造方法。
  7. 前記ＳｉＧｅ層のＧｅ組成を２０％以下とすることを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体ウェーハの製造方法。
  8. 前記ＳｉＧｅ層の表面とベースウェーハの表面との密着に介する絶縁膜を前記ベースウェーハの表面に形成させることを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体ウェーハの製造方法。
  9. 前記ＳｉＧｅ層の表面とベースウェーハの表面との密着に介する絶縁膜を少なくとも前記ＳｉＧｅ層の表面に５０ｎｍ以下の厚さで形成させることを特徴とする請求項１乃至請求項８のいずれか一項に記載の半導体ウェーハの製造方法。
  10. 前記ベースウェーハとしてシリコン単結晶ウェーハまたは絶縁性ウェーハを用いることを特徴とする請求項１乃至請求項９のいずれか一項に記載の半導体ウェーハの製造方法。
  11. 前記Ｇｅを濃縮する熱処理の温度を９００℃以上とすることを特徴とする請求項１乃至請求項１０のいずれか一項に記載の貼り合わせウェーハの製造方法。
JP2004305637A 2004-10-20 2004-10-20 半導体ウェーハの製造方法 Expired - Fee Related JP4617820B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004305637A JP4617820B2 (ja) 2004-10-20 2004-10-20 半導体ウェーハの製造方法
EP05793216A EP1811548A4 (en) 2004-10-20 2005-10-14 SEMICONDUCTOR WAFER MANUFACTURING METHOD
US11/665,362 US20070287269A1 (en) 2004-10-20 2005-10-14 Method For Producing Semiconductor Wafer
KR1020077008862A KR20070059157A (ko) 2004-10-20 2005-10-14 반도체 웨이퍼의 제조방법
PCT/JP2005/018929 WO2006043471A1 (ja) 2004-10-20 2005-10-14 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004305637A JP4617820B2 (ja) 2004-10-20 2004-10-20 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006120782A JP2006120782A (ja) 2006-05-11
JP4617820B2 true JP4617820B2 (ja) 2011-01-26

Family

ID=36202887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305637A Expired - Fee Related JP4617820B2 (ja) 2004-10-20 2004-10-20 半導体ウェーハの製造方法

Country Status (5)

Country Link
US (1) US20070287269A1 (ja)
EP (1) EP1811548A4 (ja)
JP (1) JP4617820B2 (ja)
KR (1) KR20070059157A (ja)
WO (1) WO2006043471A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1851789B1 (en) * 2005-02-24 2013-05-01 Soitec Thermal oxidation of a sige layer and applications thereof
JP2007319988A (ja) * 2006-06-01 2007-12-13 National Institute For Materials Science Ｉｖ族半導体ナノ細線の製造方法並びに構造制御方法
JP4943820B2 (ja) * 2006-11-10 2012-05-30 信越化学工業株式会社 ＧＯＩ（ＧｅｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
FR2913527B1 (fr) * 2007-03-05 2009-05-22 Commissariat Energie Atomique Procede de fabrication d'un substrat mixte et utilisation du substrat pour la realisation de circuits cmos
FR2918793B1 (fr) * 2007-07-11 2009-10-09 Commissariat Energie Atomique Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique.
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法
US7935612B1 (en) 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
JP5830255B2 (ja) * 2011-03-03 2015-12-09 信越化学工業株式会社 半導体基板の製造方法
WO2012169209A1 (ja) * 2011-06-10 2012-12-13 住友化学株式会社 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
CN103065931B (zh) * 2011-10-24 2015-09-23 中国科学院上海微***与信息技术研究所 一种制备半导体弛豫、应变材料并使其层转移的方法
CN102738060B (zh) * 2012-07-02 2014-04-23 中国科学院上海微***与信息技术研究所 一种goi晶片结构的制备方法
US8877608B2 (en) * 2012-07-02 2014-11-04 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing GOI chip structure
CN102737963B (zh) * 2012-07-20 2015-03-18 中国科学院上海微***与信息技术研究所 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN103594411A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 绝缘体上锗硅的形成方法
WO2015178857A1 (en) * 2014-05-23 2015-11-26 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
US9905672B2 (en) * 2016-05-23 2018-02-27 Samsung Electronics Co., Ltd. Method of forming internal dielectric spacers for horizontal nanosheet FET architectures
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
US10176991B1 (en) 2017-07-06 2019-01-08 Wisconsin Alumni Research Foundation High-quality, single-crystalline silicon-germanium films
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
CN111653612A (zh) * 2020-06-24 2020-09-11 上海华力集成电路制造有限公司 一种提升SiGe沟道表面均匀度的方法
CN112467024B (zh) * 2020-11-24 2023-04-07 上海新硅聚合半导体有限公司 一种异质结构薄膜衬底的制备方法
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04506587A (ja) * 1989-09-29 1992-11-12 アメリカ合衆国． 薄い絶縁体上シリコン層の製造方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2002043153A1 (fr) * 2000-11-27 2002-05-30 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication de plaquette de semi-conducteur
JP2003017705A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 電界効果トランジスタ及び半導体装置の製造方法
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
WO2003046992A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production d'une tranche de soi

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04506587A (ja) * 1989-09-29 1992-11-12 アメリカ合衆国． 薄い絶縁体上シリコン層の製造方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2002043153A1 (fr) * 2000-11-27 2002-05-30 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication de plaquette de semi-conducteur
JP2003017705A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 電界効果トランジスタ及び半導体装置の製造方法
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
WO2003046992A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production d'une tranche de soi

Also Published As

Publication number Publication date
EP1811548A1 (en) 2007-07-25
JP2006120782A (ja) 2006-05-11
WO2006043471A1 (ja) 2006-04-27
EP1811548A4 (en) 2010-03-10
US20070287269A1 (en) 2007-12-13
KR20070059157A (ko) 2007-06-11

Similar Documents

Publication Publication Date Title
JP4617820B2 (ja) 半導体ウェーハの製造方法
EP1800345B1 (en) Method of creating defect free high ge content (25%) sige-on-insulator (sgoi) substrates using wafer bonding techniques
JP5107911B2 (ja) 転位の無い歪んだ結晶を作成するための方法
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
EP0843345A2 (en) Method of manufacturing a semiconductor article
JP4826475B2 (ja) 半導体ウェーハの製造方法
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
JP2012231165A (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
CN107667416B (zh) 制造绝缘体上半导体的方法
US7959731B2 (en) Method for producing semiconductor wafer
JP4654710B2 (ja) 半導体ウェーハの製造方法
JP5465830B2 (ja) 貼り合わせ基板の製造方法
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
JP4289864B2 (ja) 半導体装置及び半導体装置製造方法
JP4613656B2 (ja) 半導体ウエーハの製造方法
JP4649918B2 (ja) 貼り合せウェーハの製造方法
JP4626133B2 (ja) 貼り合せウェーハの製造方法
JP2006216661A (ja) 半導体ウェーハの製造方法
JP2005093797A (ja) 半導体基板及びその製造方法
JP2008130726A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees