JP2005093797A - 半導体基板及びその製造方法 - Google Patents

Abstract

【課題】 半導体基板上に歪Si膜を生産効率よく低コストで形成すること。
【解決手段】 表面がシリコンからなる基板上にGeの濃度勾配をもつ傾斜濃度型SiGe膜を形成する工程と、傾斜濃度型SiGe膜上にキャップ半導体膜を形成する工程と、基板にイオン注入する工程と、基板をアニールする工程を備える。
【選択図】 図１

Description

この発明は、半導体基板とその製造方法に関し、より詳細には、ＳｉＧｅ膜を備えることにより歪を導入した半導体基板とその製造方法に関する。

従来、チャネル領域を通過する電子や正孔の移動度を向上する目的でSi基板上に歪SiGe膜を仮想格子状に形成し、Si基板との格子定数の不整合によるこのSiGe膜の歪をミスフィット転位の導入により緩和したのちに、キャップ層としてSi膜を形成する方法が知られている。このSi膜はより格子定数の大きいSiGe膜に引っ張られることにより歪が生じ、これによりバンド構造が変化しキャリアの移動度が向上するものである。

このSiGe膜の歪を緩和する方法として、Si基板の表面近傍への水素、あるいは、ヘリウムのイオン注入とそのSi基板上にSiGe膜を臨界膜厚を超える厚さに成膜し、SiGe膜の歪弾性エネルギーを増大させることにより格子緩和する方法がある。この方法では、あらかじめSi基板の表面近傍に水素、あるいは、ヘリウムをイオン注入した後、SiGe膜中のGe濃度を徐々に増加し、臨界膜厚を超える厚さの濃度傾斜SiGe膜（グレーディッドSiGe膜）を形成することで、SiGe膜の歪緩和を行ない、その上にひずみSi層を形成する方法が知られている（例えば、特許文献１参照）。
特開２００３−７６１５号公報

従来のSiGe膜の成膜において、あらかじめSi基板の表面近傍に水素、あるいは、ヘリウムをイオン注入した後、臨界膜厚を超える厚さまで成膜し、SiGe膜の歪弾性エネルギーを増大させることにより格子緩和する方法では、臨界膜厚を超えて厚いSiGe膜の緩和層を形成するため、生産効率が低くなり、製造コストが増大するという問題がある。また、Si基板の表面近傍にイオン注入する場合、低い注入エネルギーで注入すると、所望の位置に注入するための調整が困難であるため、製造コストが増大するという問題がある。

この発明はこのような事情を考慮してなされたもので、SiGe/Siヘテロ構造を特徴とする薄膜を有する基板の製造方法において、臨界膜厚以下の濃度傾斜SiGe膜（グレーディッドSiGe膜）を有する歪SiGe膜に対しても高い緩和度を達成し、生産効率が高く、製造コストを抑えた半導体基板とその製造方法を提供するものである。

この発明は、（ａ）表面がシリコンからなる基板上にGeの濃度勾配をもつ傾斜濃度型SiGe膜を形成し、（ｂ）傾斜濃度型SiGe膜上にキャップ半導体膜を形成し、（ｃ）基板にイオンを注入し、（ｄ）基板を熱処理する、工程からなることを特徴とする半導体基板の製造方法を提供するものである。

この発明によれば、臨界膜厚以下のGeの濃度勾配をもつ傾斜濃度型SiGe膜の歪を緩和し、膜中の貫通転位密度を低減することにより、歪緩和SiGe/歪Siヘテロ構造を有する薄膜を基板上に容易に成膜することができる。

この発明による半導体基板の製造方法は、（ａ）表面がシリコンからなる基板上にGeの濃度勾配をもつ傾斜濃度型SiGe膜を形成し、（ｂ）傾斜濃度型SiGe膜上にキャップ半導体膜を形成し、（ｃ）基板にイオンを注入し、（ｄ）基板を熱処理する、工程を備える。

工程（ａ）において、表面がシリコンからなる基板とは、単結晶シリコン基板又は単結晶シリコン層を表面に有する、いわゆるＳＯＩ、ＳＯＳ基板等である。基板は、洗浄工程に付して、その表面の自然酸化膜を除去して用いることが好ましい。洗浄は、当該分野で公知の全ての方法を適用することができる。例えば、硫酸ボイル、ＲＣＡ洗浄及び／又はフッ酸による酸洗浄等、種々の方法が挙げられる。

工程（ａ）におけるＧｅの濃度勾配をもつ傾斜濃度型ＳｉＧｅ膜は、公知の成膜方法、例えば、ＣＶＤ法、スパッタ法、真空蒸着法、ＭＥＢ法等の種々の方法により形成することができる。なかでも、ＣＶＤ法によるエピタキシャル成長法により形成することが好ましい。この場合の成膜条件は、当該分野で公知の条件を選択することができ、特に、成膜温度は、例えば、４００〜６５０℃程度が適当である。工程（ａ）のＳｉＧｅ層と工程（ｂ）のキャップ半導体層とは、連続的に形成することが可能である。連続的に成膜する方法は、同じ装置内で成膜のための原料ガスを切り替える方法が適当である。これにより、ＳｉＧｅ層とキャップ半導体層との界面の酸素残留濃度を抑えることができる。

傾斜濃度型ＳｉＧｅ膜は、そのＧｅの濃度勾配について、例えば、１０〜４０ａｔｏｍ％程度、好ましくは２０〜３０ａｔｏｍ％が挙げられる。ＳｉＧｅの膜厚は、臨界膜厚以下であることが好ましい。臨界膜厚とは、基板上にＳｉＧｅ膜を堆積した時、ＳｉＧｅ膜に格子歪み緩和が生じるＳｉＧｅ膜の膜厚を意味する。具体的には、シリコン基板上に、上記の範囲のＧｅの濃度を有するＳｉＧｅ膜を形成する場合には、５００ｎｍ程度以下が挙げられ、５〜５００ｎｍ程度、さらに１０〜３００ｎｍ程度が適当である。なお、Ｇｅの濃度勾配は、膜厚方向及び層表面方向（面内方向）に連続的又は段階的に傾斜して変化することが好ましい。

工程（ｂ）において形成されるキャップ半導体膜は、上述の公知の成膜方法のいずれかを用いて形成され、Ｓｉ膜であることが好ましいが、ＳｉＣ膜やＳｉＧｅ膜によっても構成することができる。キャップ半導体膜は、ＳｉＧｅ膜で構成される場合には、そのＧｅ濃度が工程（ａ）において形成される傾斜濃度型ＳｉＧｅ膜よりも低いことが好ましい。また、キャップ半導体膜の膜厚は２０ｎｍ以下が好ましい。

工程（ｃ）のイオン注入におけるイオン種は、イオンが停止する平均飛程（Ｒｐ）の直前に核阻止能が最大になって平均飛程（注入ピーク）付近に導入すること、後述する熱処理（アニール）工程で、デバイスに電気的に影響を与えないことの条件を満たすイオン種を選択することが好ましい。例えば、シリコン、炭素、ゲルマニウム等のＩＶ族元素、ネオン、ヘリウム等の不活性ガス、水素等が挙げられる。つまり、イオン注入は、水素、不活性ガス及び、４族元素からなる群から選択された元素を用いて行われることが好ましい。特に、質量の小さい、軽い元素が好ましい。このような元素のイオンをイオン注入する場合には、注入領域に対して、非晶質化することなく、埋め込み結晶欠陥を導入することができる。イオン種は、水素又はヘリウムがより好ましく、水素が特に好ましい。

イオン注入されるイオンの平均飛程（Ｒｐ）は、傾斜濃度型ＳｉＧｅ膜の膜厚より深いことが好ましい。さらには、ＳｉＧｅ膜及びキャップ半導体膜の合計の膜厚よりも深く設定することが有効である。つまり、イオン注入は、傾斜濃度型SiGe膜と基板との界面から基板側へ注入ピークを示すように行われることが好ましい。イオン注入の平均飛程をキャップ半導体膜の表面から下方に深く設定することで、ＳｉＧｅ膜表面まで延伸する結晶欠陥の低減化が図れる。例えば、キャップ半導体膜の表面から下方５０ｎｍ程度までの範囲に設定することが望ましい。

このようなことから、イオン注入の加速エネルギーは、用いるイオン種、ＳｉＧｅ膜及びキャップ半導体膜の膜厚等によって適宜調整することができる。例えば、水素イオン注入の場合、１０〜５０ｋｅＶ程度、好ましくは２０〜４０ｋｅＶ程度の注入エネルギーが挙げられる。注入するイオンのドーズは、例えば、１×１０¹⁵〜１×１０¹⁷ｃｍ^-2程度、より好ましくは１×１０¹⁵〜５×１０¹⁶ｃｍ^-2程度が挙げられる。

次に、工程（ｄ）における熱処理は、例えば、炉アニール、ランプアニール、ＲＴＡ等が挙げられる。熱処理雰囲気は、不活性ガス雰囲気（アルゴン等）、大気雰囲気、窒素ガス雰囲気、酸素ガス雰囲気、水素ガス雰囲気等下で行うことができる。具体的な条件として、７００〜９５０℃の温度範囲で、１０〜３０分間程度行うことができる。

この発明の製造方法において、工程（ａ）と（ｂ）を順次行い、キャップ半導体膜上に保護膜を形成した後、工程（ｃ）と（ｄ）を順次行い、その後、前記保護膜を除去するようにしてもよい。
この場合、キャップ半導体膜上に保護膜を形成するが、ここでの保護膜の材料及び膜厚は特に限定されるものではなく、絶縁膜又は半導体膜等のいずれであってもよい。具体的には、熱酸化膜、低温酸化膜（ＬＴＯ膜）等、高温酸化膜（ＨＴＯ膜）、Ｐ−ＣＶＤによるシリコン酸化膜、シリコン窒化膜等のいずれでもよい。保護膜の膜厚は、例えば、２０〜１５０ｎｍ程度が挙げられる。

また、工程（ｄ）の後、保護膜を除去するが、保護膜の除去は、当該分野で公知の方法、例えば、酸又はアルカリ溶液を用いたウェットエッチング、ドライエッチング等が挙げられる。

また、この発明の製造方法において、工程（ａ）を行い、傾斜濃度型SiGe膜上に保護膜を形成した後工程（ｃ）を行い、次に保護膜を除去した後、工程（ｂ）と（ｄ）を順次行うようにしてもよい。
また、この発明の製造方法において、工程（ａ）を行い、傾斜濃度型SiGe膜上に保護膜を形成した後、工程（ｃ）を行い、次に保護膜を除去した後、工程（ｄ）と（ｂ）を順次行うようにしてもよい。

この発明によれば、例えば、Si基板上に臨界膜厚以下のGeの濃度勾配をもつ傾斜濃度型SiGe膜とキャップSi膜を形成した後に、水素イオンを基板Si/SiGe界面近傍に打ち込み、高温でアニールを行うことによりSi基板内に欠陥層を形成し、欠陥層の積層欠陥が基板表面へ滑りを起こすことにより、基板Si/SiGe界面に高密度のミスフィット転位を発生させる。例えば300nm膜厚、Ge濃度20〜30%のGeの濃度勾配をもつ傾斜濃度型SiGe膜を注入エネルギー35keV、ドーズ量3×10¹⁶H⁺/cm²で水素イオン注入し850℃で1分アニールすると、Geの濃度勾配をもつ傾斜濃度型SiGe膜の歪が緩和する。キャップSi膜を形成しイオン注入を行った後に高温でアニールを行う事で導入されたミスフィット転位から派生する貫通転位は、ミスフィット転位密度が高いために一部は相殺して消滅し、残りの貫通転位もGeの濃度勾配をもつ傾斜濃度型SiGe膜の格子定数も勾配を持つことになり、Geの濃度勾配をもつ傾斜濃度型SiGe膜中で終端し、大幅に低減される。また、歪緩和したGeの濃度勾配をもつ傾斜濃度型SiGe膜上のキャップSi膜は、歪Si膜となる。

なお、キャップＳｉ膜形成後に、水素イオン注入した場合、Ｓｉ基板内に欠陥層が形成され、キャップＳｉ膜には形成されない。
それは、注入エネルギーが基板Ｓｉ界面付近になっているので、水素イオンがキャップＳｉ膜中には無いために欠陥層ができないからである。また、水素イオンはキャップＳｉ膜を通過するが、水素イオンはＳｉやＧｅに比べて小さいので、通過による障害はない。

この発明は、別の観点から、結晶欠陥層を有するSi基板と、Si基板表面に形成されるGeの濃度勾配をもつ臨界膜厚以下の傾斜濃度型SiGe膜と、SiGe膜上に形成されるキャップ半導体膜とを備え、SiGe膜はSi基板と格子定数が異なり、キャップ半導体膜は歪結晶格子をもつ半導体膜であることを特徴とする半導体基板を提供するものである。
この半導体基板において、キャップ半導体膜はＳｉ膜、ＳｉＣ膜又は、傾斜濃度型ＳｉＧｅ膜よりもＧｅ濃度が低いＳｉＧｅ膜から形成されることが好ましい。

以下、図面に示す実施例に基づいてこの発明を詳述する。これによってこの発明が限定されるものではない。
図１は、本発明の実施例による半導体基板の製造方法を示す工程図である。
図2は、本発明の実施例による基板の製造方法の変形例を示す工程図である。
図3は、本発明の実施例による基板の製造方法の他の変形例を示す工程図である。

図１において、まず、図１(a)に示すP型シリコン(100)基板１に対して、前処理として硫酸ボイルによるアッシングとRCA洗浄を行い、5%希フッ酸にて表面の自然酸化膜の除去を行う。次に、基板１に対して、低圧気相成長(LP-CVD)装置を用いゲルマン(GeH₄)とジシラン(Si₂H₆)を原料に、Ge濃度20〜30%のGeの濃度勾配をもつ傾斜濃度型SiGe膜2を仮想格子状に300nm膜厚になるまで500℃にてエピタキシャル成長させる。この条件で成膜するGeの濃度勾配をもつ傾斜濃度型SiGe膜2は、臨界膜厚以下である。

続いて図１(b)に示すように、Geの濃度勾配をもつ傾斜濃度型SiGe膜2の上に、同じく500℃にてキャップSi膜3をLP-CVD装置にて仮想格子状に15nm膜厚になるまでエピタキシャル成長させる。次に、その基板へ図１(c)に示すように、注入エネルギー35keV、ドーズ量3×10¹⁶H⁺/cm²、チルト角7°の条件にて矢印4で示す水素イオン注入を行い、RCA洗浄を行った後に、800℃で10分間アニールを行う。

また、図2に示す製造方法では、前述と同様にして図2(a),(b)に示すように基板１の上に傾斜濃度型SiGe膜２とキャップSi膜3を形成した後、図２(b)に示すようにイオン注入時の汚染物質の混入を防ぐ為にキャップSi膜3の上に保護膜として厚さ20nmの酸化膜(SiO₂膜)6を成膜する。その後、前述と同条件で水素イオン注入とアニールを行い（図２(c)）、酸化膜6を5%希フッ酸にてエッチング除去する（図２(d)）。

また、図3に示す製造方法では、前述と同様にして図3(a)に示すように基板1の上に傾斜濃度型SiGe膜2を形成し、図３(b)に示すようにGeの濃度勾配をもつ傾斜濃度型SiGe膜2の上に厚さ20nmの酸化膜6を成膜した後、前述と同条件で水素イオン注入を行う（図３(c)）。次に、5%希フッ酸にて酸化膜6をエッチング除去する。そして、図3(d)に示すように500℃にてキャップSi膜3をLP-CVD装置にて仮想格子状に10〜20nmの膜厚になるまでエピタキシャル成長させた後に800℃で10分間アニールを行うか、又は同条件でアニールを行った後に同条件でキャップSi膜3を形成する。

このような 4通りの処理のいずれかを施すことにより、図１(d)、図２(d)又は図３(d)に示すように、基板Si／Geの濃度勾配をもつ傾斜濃度型SiGe膜2の界面からSi基板1へ約30nm入った位置に結晶欠陥層5が形成され、Geの濃度勾配をもつ傾斜濃度型SiGe膜2の格子不整合歪を緩和する。この条件で成膜したGeの濃度勾配をもつ傾斜濃度型SiGe膜2の表面粗さを、原子間力顕微鏡(AFM)にて観測したところ、その表面の凹凸の平均値rmsは1nm未満と非常に平滑であった。また、このGeの濃度勾配をもつ傾斜濃度型SiGe膜2は、歪緩和されて非常にリラックスした状態になり、その上のキャップSi膜3は歪Si膜となる。

このようにして、Si基板1とGeの濃度勾配をもつ傾斜濃度型SiGe膜2の界面に発生したミスフィット転位から派生してキャップSi膜3まで達している貫通転位密度を大幅に低減することができる。
また、この実施例の図１、図２に示す基板の製造方法によれば、Geの濃度勾配をもつ傾斜濃度型SiGe膜2とキャップSi膜3を形成後に、又は、図３に示す基板の製造方法によれば、Geの濃度勾配をもつ傾斜濃度型SiGe膜2を形成後に水素イオン注入とアニールを行うことで、Geの濃度勾配をもつ傾斜濃度型SiGe膜2の歪を緩和することができ、SiGe膜2を低温でGe濃度の勾配を持たせて成膜することで表面まで達する貫通転位を大幅に低減することが可能になる。

以上のようにして、図1(d)、図2(d)又は図3(d)に示すように、結晶欠陥層を有するSi基板1と、Si基板1表面に形成されGeの濃度勾配をもつ臨界膜厚以下の傾斜濃度型SiGe膜2と、SiGe膜2上に形成されるキャップSi膜3とを備え、SiGe膜2はSi基板1と格子定数が異なり、キャップSi膜3は歪結晶格子をもつ半導体基板が製造される。

本発明の実施例による半導体基板の製造工程を示す工程図である。 本発明の実施例による半導体基板の製造工程の変形例を示す工程図である。 本発明の実施例による半導体基板の製造工程の他の変形例を示す工程図である。

符号の説明

１ Si基板
２ Geの濃度勾配をもつ傾斜濃度型SiGe膜
３ キャップSi膜
４ 水素イオン注入方向を示す矢印
５ 欠陥層
６ 酸化膜

Claims (10)

1. （ａ）表面がシリコンからなる基板上にGeの濃度勾配をもつ傾斜濃度型SiGe膜を形成し、
   （ｂ）傾斜濃度型SiGe膜上にキャップ半導体膜を形成し、
   （ｃ）基板にイオンを注入し、
   （ｄ）基板を熱処理する、
   工程からなることを特徴とする半導体基板の製造方法。
2. 工程（ａ）と（ｂ）を順次行い、キャップ半導体膜上に保護膜を形成した後、工程（ｃ）と（ｄ）を順次行い、その後前記保護膜を除去する工程からなる請求項１に記載の方法。
3. 工程（ａ）を行い、傾斜濃度型SiGe膜上に保護膜を形成した後、工程（ｃ）を行い、次に保護膜を除去した後、工程（ｂ）と（ｄ）を順次行う請求項１に記載の方法。
4. 工程（ａ）を行い、傾斜濃度型SiGe膜上に保護膜を形成した後、工程（ｃ）を行い、次に保護膜を除去した後、工程（ｄ）と（ｂ）を順次行う請求項１に記載の方法。
5. 工程（ｃ）のイオン注入は、水素、不活性ガス及び、４族元素からなる群から選択された元素を用いて行われる請求項１〜４のいずれか１つに記載の方法。
6. 工程（ｃ）のイオン注入は、傾斜濃度型SiGe膜と基板との界面から基板側へ注入ピークを示すように行われる請求項１〜５のいずれか１つに記載の方法。
7. 工程（ｂ）のキャップ半導体膜は、Ｓｉ膜、ＳｉＣ膜又は、傾斜濃度型SiGe膜よりもGe濃度が低いSiGe膜により形成される請求項１〜６のいずれか１つに記載の方法。
8. 工程（ａ）の基板がSOI基板である請求項１〜７のいずれか１つに記載の方法。
9. 結晶欠陥層を有するSi基板と、Si基板表面に形成されるGeの濃度勾配をもつ臨界膜厚以下の傾斜濃度型SiGe膜と、SiGe膜上に形成されるキャップ半導体膜とを備え、SiGe膜はSi基板と格子定数が異なり、キャップ半導体膜は歪結晶格子をもつ半導体膜であることを特徴とする半導体基板。
10. キャップ半導体膜がＳｉ膜、ＳｉＣ膜又は、傾斜濃度型SiGe膜よりもGe濃度が低いSiGe膜からなる請求項９に記載の半導体基板。

Images