KR100848506B1 - 픽셀 구조체 제조방법 - Google Patents
픽셀 구조체 제조방법 Download PDFInfo
- Publication number
- KR100848506B1 KR100848506B1 KR1020070002288A KR20070002288A KR100848506B1 KR 100848506 B1 KR100848506 B1 KR 100848506B1 KR 1020070002288 A KR1020070002288 A KR 1020070002288A KR 20070002288 A KR20070002288 A KR 20070002288A KR 100848506 B1 KR100848506 B1 KR 100848506B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- scan line
- pattern
- data line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 201
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
픽셀 구조체를 제조하는 방법이 제공된다. 게이트, 주사선 및 적어도 하나의 제1 보조 패턴이 기판상에 형성된다. 게이트 절연층이 기판상에 형성되어 게이트와 주사선을 덮고 제1 보조 패턴 및 주사선의 일부를 노출시킨다. 채널층이 게이트 상부의 게이트 절연층 상에 형성된다. 소스, 드레인, 데이터 선, 상부 전극 및 적어도 하나의 제2 보조 패턴이 형성되고, 여기서 데이터 선은 노출된 제1 보조 패턴에 전기적으로 연결되고, 제2 보조 패턴은 노출된 주사선에 전기적으로 연결된다. 보호층 및 픽셀 전극이 형성되고, 픽셀 전극은 드레인 및 상부 전극에 전기적으로 연결된다.
표시 패널, 픽셀 구조체, 데이터 선, 주사선, 보조 패턴
Description
도 1 내지 7은 본 발명의 바람직한 실시예에 따른 픽셀 구조체의 개략적인 도면들이고, 여기서, 도 1a, 2a, 3a, 4a, 5a, 6a 및 7a는 도 1, 2, 3, 4, 5, 6 및 7에서 절취선 A-A'를 따라 각각 취해진 단면도들이고; 도 1b, 2b, 3b, 4b, 5b, 6b 및 7b는 도 1, 2, 3, 4, 5, 6 및 7에서 절취선 B-B'를 따라 각각 취해진 단면도들이고; 도 1c, 2c, 3c, 4c, 5c, 6c 및 7c는 도 1, 2, 3, 4, 5, 6 및 7에서 절취선 C-C'를 따라 각각 취해진 단면도들이다.
도 8a 및 8b는 본 발명의 바람직한 실시예에 따른 주사선 단자에서의 공정 순서에 따라 나타나는 개략적인 단면도들이다.
도 9 내지 14는 본 발명의 바람직한 실시예에 따른 픽셀 구조체의 개략도들이고, 여기서, 도 9a, 10a, 11a, 12a, 13a 및 14a는 도 9, 10, 11, 12, 13 및 14에서 절취선 A-A'를 따라 각각 취해진 단면도들이고; 도 9b, 10b, 11b, 12b, 13b 및 14b는 도 9, 10, 11, 12, 13 및 14에서 절취선 B-B'를 따라 각각 취해진 단면도들이고; 도 9c, 10c, 11c, 12c, 13c 및 14c는 도 9, 10, 11, 12, 13 및 14에서 절취선 C-C'를 따라 각각 취해진 단면도들이다.
본 발명은 픽셀 구조체 제조방법에 관한 것이다. 더욱 상세하게는, 본 발명은 대형 표시 패널에 적합한 픽셀 구조체 제조방법에 관한 것이다.
현대 사회에서, 멀티미디어 기술의 발전은 반도체 소자 또는 디스플레이 소자의 진보로부터 주로 영향을 받는다. 디스플레이에 있어서, 고화질, 바람직한 공간 이용 효율, 저전력 소모 및 무 방사선의 장점을 갖는 박막 트랜지스터 액정 디스플레이들(TFT-LCDs)이 시장에서 주류 제품이 되었으며, 그 결과 박막 트랜지스터들(TFTs)이 TFT-LCD들에서 널리 사용되어 왔다.
일반적으로, TFT-LCD는 복수개의 픽셀들을 포함하고, 각 픽셀은 데이터 선과 주사선에 의해 구동된다. LCD의 크기가 더 커질 때, 데이터 선 및 주사선들의 길이가 대응하여 증가하고, 이는 상기 데이터 선과 주사선들의 저항값 증가를 초래한다. 더욱이, 표시 패널의 해상도 증가는 상기 선들의 기생 커패시턴스(parasitic capacitance)의 증가를 가져오고, 따라서 뚜렷한 RC 지연 효과를 초래한다. 달리 말해, 신호 입력단에 가까운 픽셀 구조체의 대전 시간(charging time)이 신호 입력단에서 멀리 떨어진 픽셀 구조체의 그것과 상당히 다르고, 따라서 화면의 깜박임 문제, 불균일한 명도, 또는 다른 대전율(charging rate)이 발생하고, 화질이 나빠진다.
본 발명의 목적은 대형 크기의 표시 패널의 주사선 및 데이터 선의 길이 증가에 기인한 저항값 증가로부터 초래되는 다양한 문제점들을 해결한 픽셀 구조체를 제공하는 것이다.
본 발명의 다른 목적은 주사선과 데이터 선의 저항값을 감소시키기 위한 픽셀 구조체 제조방법을 제공하는 것이다.
상술한 목적들 및 다른 목적들을 이루기 위하여, 본 발명에 의해 제공된 픽셀 구조체 제조방법은 게이트, 상기 게이트에 연결된 주사선 및 적어도 하나의 제1 보조 패턴을 형성하는 것을 포함한다. 다음, 절연층, 반도체층, 오믹콘택층 및 포토레지스트층이 차례로 형성된다. 그 후, 상기 포토레지스트층 상에서 단일의 노광 및 현상이 수행되어 제1 영역 및 제2 영역을 형성하고 상기 주사선과 상기 제1 보조 패턴 상의 상기 오믹콘택층을 노출시키되, 상기 제1 영역은 상기 게이트 및 상기 주사선의 일부 상부의 상기 오믹콘택층을 덮고, 상기 제2 영역은 상기 제1 영역에 의해 덮이지 않고 또한 노출되지도 않은 다른 부분을 덮는다. 상기 포토레지스트층에 의해 덮이지 않은 상기 오믹콘택층 및 반도체층은 제거되고 상기 절연층의 일부가 노출된다. 그 후, 상기 포토레지스트층의 제2 영역이 제거된다. 이어서, 상기 제1 영역에 의해 덮이지 않은 반도체층이 제거되고, 상기 노출된 절연층이 제거되어, 채널층 및 게이트 절연층이 형성된다. 이 후, 상기 포토레지스트층의 제1 영역이 제거된다. 다음, 소스, 드레인, 상기 소스에 전기적으로 연결된 데이터 선 및 적어도 하나의 제2 보조 패턴이 형성되되, 상기 데이터 선 및 상기 제1 보조 패턴이 병렬 연결되고, 상기 제2 보조 패턴과 상기 주사선이 병렬 연결된다. 다음, 상기 소스와 드레인 사이의 오믹콘택층이 제거되어 TFT가 형성된다. 그리고, 보호층 및 픽셀 전극이 형성되되, 상기 픽셀 전극은 상기 TFT에 전기적으로 연결된다. 본 발명의 일 실시예에 있어서, 상기 소스와 드레인 사이의 오믹콘택층을 제거하는 단계는 상기 반도체층 두께의 일부를 제거하는 단계를 더 포함한다.
본 발명은 기판상에 게이트, 상기 게이트에 연결된 주사선 및 적어도 하나의 제1 보조 패턴을 형성하는 것을 포함하는 픽셀 구조체 제조방법을 더 제공한다. 절연층, 반도체층, 오믹콘택층 및 포토레지스트층이 차례로 형성된다. 이 후, 단일의 노광 및 현상이 상기 포토레지스트층 상에 수행되어 제1 영역 및 제2 영역을 형성하되, 상기 제1 영역은 상기 주사선의 일부 및 상기 게이트의 일부 상부의 상기 오믹콘택층을 덮고, 상기 제2 영역은 상기 제1 영역에 인접한다. 다음, 상기 포토레지스트층에 의해 덮이지 않은 상기 오믹콘택층 및 반도체층이 제거되어 상기 절연층의 일부를 노출시킨다. 다음, 상기 포토레지스트층의 제2 영역이 제거된다. 이어서, 상기 제1 영역에 의해 덮이지 않은 반도체층의 두께 일부가 제거되고, 상기 노출된 절연층이 제거되어, 채널층 및 게이트 절연층이 형성된다. 그 후, 상기 포토레지스트층의 제1 영역이 제거된다. 소스, 드레인, 적어도 하나의 제2 보조 패턴, 및 상기 소스에 연결된 데이터 선이 형성되어 TFT를 완성하되, 상기 데이터 선 및 제1 보조 패턴이 병렬로 연결되고, 상기 제2 보조 패턴 및 주사선이 병렬로 연결된다. 그리고, 보호층 및 픽셀 전극이 형성되되, 상기 픽셀 전극은 상기 보호층을 관통하여 상기 TFT에 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 절연층, 반도체층 및 오믹콘택층은 연속적으로 형성된다.
본 발명의 일 실시예에 있어서, 상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 기판상에 형성될 때, 하부 전극선이 상기 기판상에 더 형성된다. 다음, 상기 형성된 포토레지스트층의 제1 영역은 상기 하부 전극선 상부의 오믹 콘택층의 일부를 덮는다. 상기 소스, 드레인, 데이터 선 및 제2 보조 패턴이 형성될 때, 상부 전극이 상기 하부 전극선 상부에 더 형성되어 저장 커패시터의 제조를 완료한다.
본 발명의 일 실시예에 있어서, 상기 보호층이 형성된 후, 상기 보호층 내에 콘택 개구부가 더 형성되고, 따라서 상기 픽셀 전극이 상기 보호층 상에 형성된 후, 상기 픽셀 전극은 상기 콘택 개구부를 통해 상기 드레인 및 상기 상부 전극에 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 게이트, 주사선 및 제1 보조 패턴이 형성될 때, 상기 주사선에 전기적으로 연결된 주사선 단자가 상기 기판상에 형성되고, 제1 도전 패턴이 상기 기판상에 형성된다. 또한, 상기 형성된 게이트 절연층은 상기 주사선 단자의 일부 및 상기 제1 도전 패턴의 일부를 더 노출시킨다. 추가적으로, 상기 소스, 드레인, 데이터 선 및 제2 보조 패턴이 형성될 때, 상기 데이터 선에 전기적으로 연결된 데이터 선 단자 및 제2 도전 패턴이 더 형성되고, 여기서 상기 데이터 선 단자는 상기 노출된 제1 도전 패턴에 전기적으로 연결되고, 상기 제2 도전 패턴은 상기 노출된 주사선 단자에 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 픽셀 전극이 형성될 때, 제1 콘택 패턴 및 제2 콘택 패턴이 각각 상기 데이터 선 단자 및 제2 도전 패턴 상부에 형성되되, 상기 제1 콘택 패턴은 상기 데이터 선 단자에 전기적으로 연결되고, 상기 제2 콘택 패턴은 상기 제2 도전 패턴에 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 제1 영역 및 제2 영역을 갖는 상기 포토레지스트층은 해프톤 마스크(halftone mask) 또는 슬릿 마스크(slit mask)를 사용한 노광 공정에 의해 형성된다.
본 발명의 일 실시예에 있어서, 상기 보호층은 무기 유전층, 유기 평탄화층 또는 이들의 조합을 포함한다.
본 발명의 일 실시예에 있어서, 상기 포토레지스트층의 제1 영역의 두께는 상기 제2 영역의 그것보다 더 두껍다.
본 발명에 있어서, 제1 보조 패턴이 상기 데이터 선 아래에 형성되고 상기 데이터 선에 전기적으로 병렬 연결되고, 제2 보조 패턴이 상기 주사선 상부에 형성되고 상기 주사선에 전기적으로 병렬 연결되기 때문에, 상기 주사선 및 데이터 선의 저항값들이 감소된다. 그러므로, 본 발명은 상기 주사선 및 데이터 선의 길이 증가로부터 초래되는 대형 표시 패널의 문제점들을 해결할 수 있다.
상술된 목적들 및 다른 목적들, 본 발명의 특징들 및 장점들을 이해할 수 있도록, 이하에서 바람직한 실시예가 도면들과 함께 상세하게 설명된다.
제1
실시예
도 1 내지 7은 본 발명의 바람직한 실시예에 따른 픽셀 구조체 제조방법을 설명하기 위한 평면도들이고, 여기서, 도 1a, 2a, 3a, 4a, 5a, 6a 및 7a는 상기 평면도들에서 절취선 A-A'를 따라 각각 취해진 단면도들이고; 도 1b, 2b, 3b, 4b, 5b, 6b 및 7b는 상기 평면도들에서 절취선 B-B'를 따라 각각 취해진 단면도들이고; 도 1c, 2c, 3c, 4c, 5c, 6c 및 7c는 상기 평면도들에서 절취선 C-C'를 따라 각각 취해진 단면도들이다. 우선, 도 1, 1a, 1b, 1c를 참조하면, 주사선(102), 상기 주사선(102)에 연결된 게이트(104) 및 적어도 하나의 제1 보조 패턴(108)이 기판(100) 상에 형성된다. 바람직한 실시예에 있어서, 상술된 단계는 기판(100) 상에 하부 전극선(106)을 형성하는 것을 더 포함한다. 또 다른 바람직한 실시예에 있어서, 상술된 단계는 상기 주사선(102)에 연결된 주사선 단자(103)를 기판(100) 상에 형성하는 것을 더 포함한다. 추가적으로, 하부 전극선(106)에 연결된 하부 전극 단자(105)가 기판(100) 상에 더 형성된다. 또한, 뒤에 데이터 선 단자가 형성될 위치에 제1 도전 패턴(107)이 형성된다. 상기 구성요소들을 형성하는 방법은 예컨대, 상기 기판(100) 상에 도전층(도시하지 않음)을 증착하고, 그 후 사진 공정 및 식각 공정을 수행하여 상기 도전층을 패터닝하고, 그것에 의해 상기 기판(100) 상에 위의 구성요소들 각각을 정의하는 것을 포함한다. 상기 제1 보조 패턴(108)은 뒤에 데이터 선이 형성될 위치에 형성되고, 상기 제1 보조 패턴(108)은 상기 주사선(102) 및 상기 하부 전극선(106)이 형성될 위치에서 종단되어 상기 주사선(102) 및 하부 전극선(106)으로부터 이격된다.
다음, 도 2, 2a, 2b 및 2c를 참조하면, 절연층(110), 반도체층(112) 및 오믹콘택층(114)이 상기 기판 상부에 차례로 형성된다. 다음, 포토레지스트층(116)이 오믹콘택층(114) 상에 형성되고, 여기서 상기 포토레지스트층(116)은 상기 주사선(102) 및 상기 제1 보조 패턴(108) 상부의 오믹콘택층(114)을 노출시킨다. 상기 포토레지스트층(116)은 제1 영역(116a) 및 제2 영역(116b)을 포함한다. 제1 영역(116a)의 두께는 제2 영역(116b)보다 두껍고, 제1 영역(116a)은 게이트(104), 하부전극선(106)의 일부, 및 주사선(102)의 일부 상부의 오믹콘택층(114)를 덮고, 제2 영역(116b)은, 제1 영역(116a)에 의해 덮이지 않고 또한 상기 포토레지스트층(116)에 의해 노출되지 않은 다른 부분을 덮는다. 바람직한 실시예에 있어서, 상기 포토레지스트층(116)은 해프톤 마스크(halftone mask) 또는 슬릿 마스크(slit mask)를 사용한 단일의 노광 공정 및 단일의 현상 공정에 의해 패터닝된다.
이어서, 상기 포토레지스트층(116)을 식각 마스크로 사용하여 제1 식각 공정이 수행되어 상기 포토레지스트층(116)에 의해 덮이지 않은 오믹콘택층(114) 및 반도체층(112)이 제거되고, 그것에 의해 절연층(110)의 일부가 노출된다. 다음, 상기 포토레지스트층의 제2 영역(116b)이 제거되고 제1 영역(116a)은 잔류하며, 따라서 도 3, 3a, 3b 및 3c에 도시된 바와 같은 구조체를 형성한다. 다음, 제1 영역(116a)을 식각마스크로 사용하여 제2 식각 공정이 수행되어 상기 노출된 절연층(110)이 제거되고, 그 후, 제1 영역(116a)에 의해 덮이지 않은 오믹콘택층(114a) 및 반도체층(112a)이 제거된다. 그 후, 상기 제1 영역(116a)이 제거되어 도 4, 4a, 4b 및 4c에 도시된 바와 같은 구조체가 형성된다. 이때, 형성된 게이트 절연층(110a)은 주사선(102)의 일부 및 제1 보조 패턴(108)을 노출시킨다. 바람직한 일 실시예에 있어서, 상기 게이트 절연층(110a)은 주사선 단자(103), 하부 전극선 단자(105) 및 제1 도전 패턴(107)을 더 노출시킨다. 한편, 반도체 재료로 형성된 채널층(112b) 및 상기 채널층(112b) 상의 오믹콘택층(114b)이 상기 게이트(104) 상부에 형성된 다. 추가적으로, 반도체층(112b) 및 오믹 콘택층(114b)은 또한 주사선(102)과 (뒤에 형성될) 데이터 선이 교차하는 위치에 잔류하고, 반도체층(112b) 및 오믹콘택층(114b)은 또한 하부 전극선(106)과 (뒤에 형성될) 데이터 선이 교차하는 위치에 잔류한다.
그 후, 도 5, 5a, 5b 및 5c를 참조하면, 소스(118) 및 드레인(120)이 오믹콘택층(114b) 상에 형성되고, 상기 소스(118)에 전기적으로 연결된 데이터 선(122), 상기 하부 전극선(106) 상부의 게이트 절연층(110a) 상의 상부 전극(126) 및 적어도 하나의 제2 보조 패턴(124)이 형성되고, 여기서 상기 데이터 선(122)은 노출된 제1 보조 패턴(108)에 전기적으로 연결되고, 상기 제2 보조 패턴(124)은 노출된 주사선(102)에 전기적으로 연결된다. 바람직한 실시예에 있어서, 위의 단계는 데이터 선(122)에 연결된 데이터 선 단자(128)를 형성하는 것을 더 포함하고, 여기서 상기 데이터 선 단자(128)는 상기 제1 도전 패턴(107)에 전기적으로 연결된다. 추가적으로, 제2 도전 패턴(130)이 주사선 단자(103) 상에 더 형성되고 노출된 주사선 단자(103)에 접촉한다. 또한, 제3 도전 패턴(132)이 하부 전극선 단자(105) 상에 더 형성되고 그것에 전기적으로 연결된다. 일 실시예에 있어서, 위의 구성요소들을 형성하는 방법은 도전층을 증착하고 사진 공정 및 식각 공정을 수행하여 상기 도전층을 패터닝하는 것을 포함하고, 그것에 의해 위의 구성요소들을 정의한다. 특히, 소스(118) 및 드레인(120)이 정의된 후, 소스(118)와 드레인(120) 사이의 오믹콘택층(114b)이 더 제거된다. 바람직한 일 실시예에 있어서, 위의 단계는 반도체층(112b)의 두께 일부를 제거하여 금속과 반도체를 접촉시키기 위한 오믹콘택 층(114c)을 포함하는 TFT를 형성하는 것을 더 포함한다. 추가적으로, 상부 전극(126) 및 하부 전극선(106)은 각각 저장 커패시터의 두개의 전극으로 기여하고, 상기 두개의 전극 사이의 게이트 절연층(110a)은 커패시터 유전층으로 기여한다.
데이터 선(122)은 아래에 형성된 제1 보조 패턴(108)에 접촉할 수 있으며 그것에 전기적으로 연결되고, 따라서 병렬 구조를 형성하고, 그 결과 데이터 선(122)의 저항값이 감소된다. 게이트 절연층(110a) 외에 반도체층(112b)이 또한 데이터 선(122) 및 주사선(102)이 교차하는 위치에 배치되고, 상기 두개의 선들을 전기적으로 분리시킨다. 유사하게, 게이트 절연층(110a) 외에, 반도체층(112b)이 데이터 선(122) 및 하부 전극선(106)이 교차하는 위치에 배치되고, 상기 두개의 선들을 전기적으로 분리시킨다. 또한, 제2 보조 패턴(124)은 아래에 형성된 주사선(102)에 접촉하고 그것에 전기적으로 연결되어, 병렬 구조를 형성하고, 그 결과 주사선(102)의 저항값이 감소된다.
추가적으로, 도 8a는 주사선 단자의 단면도이다. 주사선 단자(103)는 게이트 절연층(110a)에 의해 노출될 수 있으므로, 제2 도전 패턴(130)이 주사선 단자(103) 상에 형성된 후, 상기 두 개는 직접 접촉하고 서로 전기적으로 연결된다. 유사하게, 데이터 선 단자(128)는 그 아래의 제1 도전 패턴(107)에 전기적으로 연결되고, 하부 전극선 단자(105)는 그 상부의 제3 도전 패턴(132)에 전기적으로 연결된다. 종래의 픽셀 구조체 제조방법에 있어서, 뒤에 접촉 공정이 수행되지 않고 또 다른 도전층이 배치되지 않는다면 상기 단자들 및 도전 패턴들은 서로 전기적으로 연결될 수 없다. 그러므로, 종래, 접촉 공정이 수행되지 않는다면 상기 단자들의 전기 적 성질이 확인될 수 없다. 그러나, 본 발명의 방법에 있어서, 여기서 상기 단자들이 상기 도전패턴들에 전기적으로 연결된다. 그러므로, 본 발명에 따르면, 상기 단자들의 전기적 연결의 수율이 확인될 수 있고, 따라서 비정상적인 상황 또는 상기 단자들, 주사선 및 데이터 선 상에서 통상적으로 동작이 수행될 수 없는 상황이 실시간으로 탐지될 수 있다.
다음, 도 6, 6a, 6b 및 6c를 참조하면, 보호층(140)이 형성되어 소스(118), 드레인(120), 데이터 선(122), 제2 보조 패턴(124), 상부 전극(126) 등을 포함하는 위에 언급된 구성요소들을 덮는다. 일 실시예에 있어서, 보호층(140)은 무기 유전층, 유기 평탄화층 또는 이들의 조합이다. 이어서, 제1 콘택 개구부(142) 및 제2 콘택 개구부(144)가 보호층(140) 내에 형성되어 각각 드레인(120)과 상부 전극(126)을 노출시킨다. 일 실시예에 있어서, 데이터 선 단자, 주사선 단자 및 하부 전극선 단자를 포함하는 상기 단자들을 노출시키기 위해 콘택 개구부(146)가 더 형성된다.
다음, 도 7, 7a 7b 및 7c를 참조하면, 픽셀 전극(150)이 보호층(140) 상에 형성되고, 여기서 상기 픽셀 전극(150)은 드레인(120) 및 상부 전극(126)에 전기적으로 연결된다. 다음, 상기 픽셀 전극(150)은 상기 제1 콘택 개구부(142) 및 제2 콘택 개구부(144)를 통해 드레인(120) 및 상부 전극(126)에 전기적으로 연결된다. 일 실시예에 있어서, 픽셀 전극(150)이 형성될 때, 제1 콘택 패턴(152), 제2 콘택 패턴(154) 및 제3 콘택 패턴(156)이 각각 데이터 선 단자(128), 제2 도전 패턴(130) 및 제3 도전 패턴(132) 상부에 형성되고, 여기서 상기 제1 콘택 패턴(152) 은 데이터 선 단자(128)에 전기적으로 연결되고, 상기 제2 콘택 패턴(154)은 제2 도전 패턴(130)에 전기적으로 연결되고, 상기 제3 콘택 패턴(156)은 제3 도전 패턴(132)에 전기적으로 연결된다. 도 8b를 참조하여 주사선 단자 부분을 예로 들면, 주사선 단자의 개략적인 단면도가 도시되어 있다. 보호층(140) 내에 형성된 콘택 개구부(146)는 제2 도전 패턴(130)을 노출시키고, 제2 도전 패턴(154)은 상기 콘택 개구부(146) 내에 채워져 제2 도전 패턴(130)에 전기적으로 연결되고, 그것에 의해 상기 주사선 단자(103)에 전기적으로 연결된다.
픽셀 전극이 형성된 후, 픽셀 구조체의 제조가 완성된다. 이어서, 정렬막과 같은 다른 박막층들이 형성될 수 있다.
제2
실시예
도 9 내지 14는 본 발명의 바람직한 또 다른 실시예에 따른 픽셀 구조체 제조방법을 설명하기 위한 평면도들이고, 여기서, 도 9a, 10a, 11a, 12a, 13a 및 14a는 상기 평면도들에서 절취선 A-A'를 따라 각각 취해진 단면도들이고; 도 9b, 10b, 11b, 12b, 13b 및 14b는 상기 평면도들에서 절취선 B-B'를 따라 각각 취해진 단면도들이고; 도 9c, 10c, 11c, 12c, 13c 및 14c는 상기 평면도들에서 절취선 C-C'를 따라 각각 취해진 단면도들이다. 우선, 도 9, 9a, 9b 및 9c를 참조하면, 주사선(102), 상기 주사선(102)에 연결된 게이트(104) 및 적어도 하나의 제1 보조 패턴(108)이 기판(100) 상에 형성된다. 바람직한 일 실시예에 있어서, 위의 단계는 하부 전극선(106)을 기판(100) 상에 형성하는 것을 더 포함한다. 또 다른 바람직한 실시예에 있어서, 위의 단계는 주사선(102)에 연결된 주사선 단자(103)를 기 판(100) 상에 형성하는 것을 더 포함한다. 추가적으로, 하부 전극선(106)에 연결된 하부 전극 단자(105)가 기판(100) 상에 더 형성된다. 또한, 뒤에 데이터 선 단자가형성될 위치에 제1 도전 패턴(107)이 더 형성된다. 이 단계는 도 1에 도시된 제1 실시예와 동일 또는 유사하고, 여기서 상세한 설명은 중복을 피하기 위해 생략된다.
그 후, 도 10, 10a, 10b 및 10c를 참조하면, 절연층(110), 반도체층(112) 및 오믹 콘택층(114)이 상기 기판 상부에 차례로 증착된다. 다음, 포토레지스트층(216)이 오믹콘택층(114) 상에 형성되고, 여기서 상기 포토레지스트층(216)은 제1 영역(216a) 및 제2 영역(216b)을 포함하고, 상기 제1 영역(216a)의 두께는 상기 제2 영역(216b)보다 더 두껍고, 제1 영역(216a)은 주사선(102)의 일부, 하부 전극선(106)의 일부, 및 게이트(104)의 일부 상부의 오믹콘택층(114)을 덮고, 제2 영역(216b)은 상기 제1 영역(216a)에 인접한다. 이어서, 상기 포토레지스트층(216)을 식각마스크로 사용하여 제1 식각 공정이 수행되어 상기 포토레지스트층(216)에 의해 덮이지 않은 오믹콘택층(114)과 반도체층(122)이 제거되고, 절연층(110)의 일부가 노출된다. 그 후, 포토레지스트층(216)의 제2 영역(216b)이 제거되고 제1 영역(216a)은 잔류한다. 제2 식각 공정이 더 수행되어 상기 제1 영역(216a)에 의해 덮이지 않은 오믹콘택층(114)을 제거하고 또한 반도체층(112)의 두께 일부를 제거한다. 또한, 노출된 절연층(110)이 제거되어 오믹콘택층(114e), 채널층(112e) 및 게이트 절연층(110e)이 형성된다. 다음, 제1 영역(216a)이 제거된 후, 도 11, 11a, 11b 및 11c에 도시된 바와 같은 구조가 형성된다.
본 실시예에 있어서, 포토레지스트층(216)의 패턴은 제1 실시예의 포토레지스트층(116)과 다르다. 그러므로, 포토레지스트층(216)이 제거된 후에 형성된 구조(도 11)는 제1 실시예에서 포토레지스트층(116)이 제거된 후에 형성된 구조(도 4)와 약간 다르다. 본 실시예의 구조(도 11)에 있어서, 몇몇 부분들에서 절연층(110)이 제거되어 기판(100)의 표면을 노출시키나, 제1 실시예의 구조(도 4)에 있어서는, 기판(100)의 표면은 여전히 절연층(110)에 의해 덮인다.
다음, 도 12, 12a, 12b 및 12c를 참조하면, 소스(118) 및 드레인(120)이 오믹콘택층(114e) 상에 형성되고, 상기 소스(118)에 전기적으로 연결된 데이터 선(122), 상기 하부 전극선(106) 상부의 게이트 절연층(110e) 상의 상부 전극(126) 및 적어도 하나의 제2 보조 패턴(124)이 형성되고, 여기서 데이터 선(122)은 노출된 제1 보조 패턴(108)에 전기적으로 연결되고, 제2 보조 패턴(124)은 노출된 주사선(102)에 전기적으로 연결된다. 바람직한 실시예에 있어서, 위의 단계는 데이터 선(122)에 연결된 데이터 선 단자(128)를 형성하는 것을 더 포함하고, 여기서 상기 데이터 선 단자(128)는 노출된 제1 도전 패턴(107)에 전기적으로 연결된다. 추가적으로, 제2 도전 패턴(130)이 주사선 단자(103) 상에 더 형성되고 노출된 주사선 단자(103)에 접촉한다. 또한, 제3 도전 패턴(132)이 하부 전극선 단자(105) 상에 형성되어 그것에 전기적으로 연결된다. 추가적으로, 상부 전극(126) 및 하부 전극선(106)은 각각 저장 커패시터의 두개의 전극들로 기여하고, 상기 두 개의 전극들 사이의 게이트 절연층(110e)은 커패시터 유전층으로 기여한다. 이 단계는 도 5에 도시된 제1 실시예의 단계와 동일 또는 유사하고, 여기서 자세한 설명은 생략한다.
데이터 선(122)은 그 아래의 제1 보조 패턴(108)과 접촉하여 병렬 구조를 형성하고, 그 결과 데이터 선(122)의 저항값이 감소된다. 게이트 절연층(110e) 외에, 반도체층(112e)이 데이터 선(122)과 주사선(102)이 교차하는 위치에 배치되어 상기 두 개의 선들을 전기적으로 분리시킨다. 유사하게, 게이트 절연층(110e) 외에, 반도체층(112e)이 또한 데이터 선(122)과 하부 전극선(106)이 교차하는 위치에 배치되어 상기 두개의 선들을 전기적으로 분리시킨다. 추가적으로, 형성된 제2 보조 패턴(124)은 그 아래의 주사선(102)과 접촉하여 병렬 구조를 형성하고, 그것에 의해 주사선(102)의 저항값을 감소시킨다.
그 후, 도 13, 13a, 13b 및 13c를 참조하면, 보호층(140)이 형성되어 소스(118), 드레인(120), 데이터 선(122), 제2 보조 패턴(124), 상부 전극(126) 등을 포함하는 상술된 구성요소들을 덮는다. 일 실시예에 있어서, 보호층(140)의 재료는 제1 실시예와 동일하다. 이어서, 제1 콘택 개구부(142) 및 제2 콘택 개구부(144)가 보호층(140) 내에 형성되어 드레인(120) 및 상부 전극(126)을 각각 노출시킨다. 일 실시예에 있어서, 콘택 개구부(146)가 더 형성되어 데이터 선 단자, 주사선 단자 및 하부 전극선 단자를 포함하는 상기 단자들을 노출시킨다.
다음, 도 14, 14a, 14b 및 14c를 참조하면, 픽셀 전극(150)이 보호층(140) 상에 형성되고, 여기서 상기 픽셀 전극(150)은 드레인(120) 및 상부 전극(126)에 전기적으로 연결된다. 즉, 상기 픽셀 전극(150)은 제1 콘택 개구부(142) 및 제2 콘택 개구부(144)를 통해 각각 드레인(120) 및 상부 전극(126)에 전기적으로 연결된다. 일 실시예에 있어서, 픽셀 전극(150)이 형성될 때, 제1 콘택 패턴(152), 제2 콘택 패턴(154) 및 제3 콘택 패턴(156)이 각각 데이터 선 단자(128), 제2 도전 패턴(130) 및 제3 도전 패턴(132) 상부에 형성되고, 여기서 상기 제1 콘택 패턴(152)은 데이터 선 단자(128)에 전기적으로 연결되고, 상기 제2 콘택 패턴(154)은 제2 도전 패턴(130)에 전기적으로 연결되고, 상기 제3 콘택 패턴(156)은 제3 도전 패턴(132)에 전기적으로 연결된다. 상기 단계는 도 7의 단계와 유사하고, 여기서 자세한 설명은 생략한다.
유사하게, 픽셀 전극이 형성된 후, 픽셀 구조체의 제조가 완성된다. 그 후, 정렬막과 같은 다른 박막들이 형성될 수 있다.
상술된 바와 같이, 본 발명에 있어서, 제1 보조 패턴이 데이터 선 아래에 형성되고 상기 데이터 선에 전기적으로 연결되고, 제2 보조 패턴이 주사선 상부에 형성되고 상기 주사선에 전기적으로 연결되므로, 주사선 및 데이터 선의 저항값들이 감소된다. 그러므로, 본 발명은 주사선과 데이터 선의 길이 증가로부터 초래되는 대형 표시 패널의 문제점들, 즉 화면의 깜박임 문제, 불균일한 명도, 및 다른 대전율(charging rate)을 해결할 수 있고, 따라서 표시 장치의 화질이 개선될 수 있다.
특히, 본 발명은 해프톤 마스크 또는 슬릿 마스크를 채택하여 특수한 포토레지스트층 패턴을 형성하고 이중 다마신(dual damascene)법을 채택하여 주사선과 데이터 선의 저항들을 감소시키는 목적을 달성하며, 그 결과 대형 패널이 단일면 구동(single-side drive) 방식으로 실현될 수 있다.
추가적으로, 본 발명은 해프톤 마스크 또는 슬릿 마스크, 및 금속 다마신 공 정을 채택하여 주사선과 데이터 선이 교차하는 위치에서 공차를 강화하고, 주사선과 데이터 선의 단락 가능성을 감소시키고, 이 위치에서 단차 높이를 감소시키며, 따라서 비정상적인 다음 공정에 기인한 오염을 피한다.
또한, 본 발명에 있어서, 데이터 선 단자 및 주사선 단자를 제조하는 동안, 뒤이은 접촉 공정 및 도전층 공정을 수행하기 전에 상기 단자들이 다른 도전 패턴들에 전기적으로 연결될 수 있다. 그러므로, 본 발명에 있어서, 상기 단자들의 전기적 특성이 접촉 공정을 수행하기 전에 확인될 수 있고, 따라서 상기 단자들의 전기적 연결 불량이 발생된 상황이 실시간으로 탐지될 수 있다.
본 발명의 범위 및 사상을 벗어나지 않으면서 본 발명의 구조체에 다양한 변형 및 변경이 이루어질 수 있다는 것은 본 기술 분야에서 숙련된 자들에게 자명할 것이다. 앞의 관점에서, 본 발명은 다음의 청구범위 및 그것의 균등 범위 내에 들어가도록 제공된 이 발명의 변형 및 변경들을 포함한다.
Claims (19)
- 기판 상에 게이트, 적어도 하나의 제1 보조 패턴 및 상기 게이트에 연결된 주사선을 형성하고;상기 게이트, 상기 제1 보조 패턴 및 상기 주사선을 덮도록 상기 기판 상에 절연층, 반도체층 및 오믹콘택층을 차례로 형성하고;상기 오믹콘택층 상에 포토레지스트층을 형성하되, 상기 포토레지스트층은 상기 주사선 및 상기 제1 보조 패턴 상부의 상기 오믹콘택층을 노출시키도록 상기 제1 보조 패턴 및 상기 주사선 상부에 위치하는 복수개의 개구부들을 갖고, 상기 포토레지스트층은 상기 주사선의 일부 및 상기 게이트 상부의 상기 오믹콘택층을 덮는 제1 영역 및 상기 제1 영역에 의해 덮이지 않고 상기 개구부들에 의해 노출되지 않은 상기 오믹콘택층의 다른 부분을 덮는 제2 영역을 포함하며, 상기 제 2영역은 상기 제1영역에 인접하고;상기 개구부들에 의해 노출된 상기 오믹콘택층과 반도체층을 제거하여 상기 절연층의 일부를 노출시키고;상기 제 2영역이 제거될 때까지 상기 포토레지스트층의 일부를 제거하되, 상기 제1 영역의 적어도 일부는 잔류하고;상기 주사선의 일부 및 상기 제1 보조 패턴이 노출되도록, 상기 잔류하는 포토레지스트층에 의해 노출된 상기 절연층, 상기 오믹콘택층 및 상기 반도체층을 제거하여 게이트 절연층 및 채널층을 형성하고;상기 잔류하는 포토레지스트층을 제거하고;소스, 드레인, 적어도 하나의 제2 보조 패턴, 및 상기 소스에 연결된 데이터 선을 형성하되, 상기 데이터 선 및 상기 제1 보조 패턴이 병렬 연결되고, 상기 제2 보조 패턴 및 상기 주사선이 병렬 연결되고;상기 소스와 드레인 사이의 상기 오믹콘택층을 제거하여 박막 트랜지스터를 형성하고;보호층, 및 상기 박막 트랜지스터에 전기적으로 연결된 픽셀 전극을 형성하는 것을 포함하는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 절연층, 상기 반도체층 및 상기 오믹콘택층은 차례로 형성되는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판 상에 형성될 때, 하부 전극선이 상기 기판 상에 더 형성되고;상기 포토레지스트층의 제1 영역은 상기 하부 전극선 상부의 상기 오믹콘택층의 일부를 덮고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상부 전극이 상기 하부 전극선 상부에 더 형성되어 저장 커패시터를 형성하는 픽셀 구조체 제조방법.
- 청구항 3에 있어서,상기 보호층이 형성된 후, 상기 보호층 내에 제1 콘택 개구부 및 제2 콘택 개구부를 형성하는 단계를 더 포함하여, 상기 픽셀 전극이 상기 보호층 상에 형성된 후, 상기 픽셀 전극이 상기 제1 콘택 개구부 및 상기 제2 콘택 개구부를 통해 각각 상기 드레인 및 상기 상부 전극에 전기적으로 연결되는 픽셀 구조체 제조방 법.
- 청구항 1에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판 상에 형성될 때, 상기 주사선에 전기적으로 연결된 주사선 단자가 상기 기판 상에 더 형성되고, 또한 제1 도전 패턴이 상기 기판 상에 더 형성되고;상기 게이트 절연층은 상기 주사선 단자의 일부 및 상기 제1 도전 패턴의 일부를 더 노출시키고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상기 데이터 선에 전기적으로 연결된 데이터 선 단자 및 제2 도전 패턴이 더 형성되되, 상기 데이터 선 단자는 상기 노출된 제1 도전 패턴에 전기적으로 연결되고, 상기 제2 도전 패턴은 상기 노출된 주사선 단자에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 5에 이어서,상기 픽셀 전극이 형성될 때, 상기 데이터 선 단자 및 상기 제2 도전 패턴 상부에 제1 콘택 패턴 및 제2 콘택 패턴을 각각 형성하는 단계를 더 포함하되, 상기 제1 콘택 패턴은 상기 데이터 선 단자에 전기적으로 연결되고, 상기 제2 콘택 패턴은 상기 제2 도전 패턴에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 제1 영역 및 제2 영역을 갖는 포토레지스트층은 해프톤 마스크 또는 슬릿 마스크를 사용한 노광 공정에 의해 형성되는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 보호층은 무기 유전층, 유기 평탄화층 또는 이들의 조합을 포함하는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 포토레지스트층의 제1 영역의 두께는 제2 영역의 그것보다 더 두꺼운 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 소스와 드레인 사이의 상기 오믹콘택층을 제거하는 단계는 상기 반도체층의 두께 일부를 제거하는 것을 더 포함하는 픽셀 구조체 제조방법.
- 기판 상에 게이트, 상기 게이트에 연결된 주사선 및 적어도 하나의 제1 보조 패턴을 형성하고;상기 게이트, 상기 제1 보조 패턴 및 상기 주사선을 덮도록 상기 기판 상에 절연층, 반도체층 및 오믹콘택층 차례로 형성하고;;상기 오믹콘택층 상에 포토레지스트층을 형성하되, 상기 포토레지스트층은 제1 영역 및 제2 영역을 포함하고, 상기 제1 영역은 상기 주사선의 일부 및 상기 게이트의 일부 상부의 상기 오믹콘택층을 덮고, 상기 오믹콘택층의 일부 영역이 상기 포토레지스트층에 의해 노출되도록 상기 제2 영역은 상기 제1 영역에 인접하고;상기 포토레지스트층에 의해 덮이지 않은 상기 오믹콘택층과 반도체층을 제거하여 상기 절연층의 일부를 노출시키고;상기 제2 영역이 제거될 때까지 상기 포토레지스트층의 일부를 제거하되, 상기 제1 영역의 적어도 일부는 잔류하고,상기 주사선의 일부 및 상기 제1 보조 패턴이 노출되도록, 상기 잔류하는 포토레지스트층에 의해 덮이지 않은 상기 오믹콘택층, 상기 반도체층의 일부 및 상기 절연층을 제거하여 채널층 및 게이트 절연층을 형성하고;상기 잔류하는 포토레지스트층을 제거하고;소스, 드레인, 적어도 하나의 제2 보조 패턴, 및 상기 소스에 연결된 데이터 선을 형성하여 박막 트랜지스터를 형성하되, 상기 데이터 선 및 상기 제1 보조 패턴이 병렬 연결되고, 상기 제2 보조 패턴 및 상기 주사선이 병렬 연결되고;보호층, 및 상기 박막 트랜지스터에 전기적으로 연결된 픽셀 전극을 형성하는 것을 포함하는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 절연층, 상기 반도체층 및 상기 오믹콘택층은 차례로 형성되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판상에 형성될 때, 하부 전극선이 상기 기판상에 더 형성되고;상기 포토레지스트층의 제1 영역은 상기 하부 전극선 상부의 상기 오믹콘택층의 일부를 덮고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상부 전극이 상기 하부 전극선 상부에 더 형성되어 저장 커패시터를 형성하는 픽셀 구조체 제조방법.
- 청구항 13에 있어서,상기 보호층이 형성된 후, 상기 보호층 내에 제1 콘택 개구부 및 제2 콘택 개구부를 형성하는 단계를 더 포함하여, 상기 픽셀 전극이 상기 보호층 상에 형성된 후, 상기 픽셀 전극이 상기 제1 콘택 개구부 및 상기 제2 콘택 개구부를 통해 각각 상기 드레인 및 상기 상부 전극에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판 상에 형성될 때, 상기 주사선에 전기적으로 연결된 주사선 단자가 상기 기판 상에 더 형성되고, 또한 제1 도전 패턴이 상기 기판 상에 형성되고;상기 게이트 절연층은 상기 주사선 단자의 일부 및 상기 제1 도전 패턴의 일부를 더 노출시키고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상기 데이터 선에 전기적으로 연결된 데이터 선 단자 및 제2 도전 패턴이 더 형성되되, 상기 데이터 선 단자는 상기 노출된 제1 도전 패턴에 전기적으로 연결되고, 상기 제2 도전 패턴은 상기 노출된 주사선 단자에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 15에 이어서,상기 픽셀 전극이 형성될 때, 상기 데이터 선 단자 및 상기 제2 도전 패턴 상부에 제1 콘택 패턴 및 제2 콘택 패턴을 각각 형성하는 것을 더 포함하되, 상기 제1 콘택 패턴은 상기 데이터 선 단자에 전기적으로 연결되고, 상기 제2 콘택 패턴은 상기 제2 도전 패턴에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 제1 영역 및 제2 영역을 갖는 포토레지스트층은 해프톤 마스크 또는 슬릿 마스크를 사용한 노광 공정에 의해 형성되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 보호층은 무기 유전층, 유기 평탄화층 또는 이들의 조합을 포함하는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 포토레지스트층의 제1 영역의 두께는 제2 영역의 그것보다 더 두꺼운 픽셀 구조체 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW95113330 | 2006-04-14 | ||
| TW095113330A TWI294185B (en) | 2006-04-14 | 2006-04-14 | Manufacturing method of a pixel structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070102384A KR20070102384A (ko) | 2007-10-18 |
| KR100848506B1 true KR100848506B1 (ko) | 2008-07-28 |
Family
ID=38626360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070002288A KR100848506B1 (ko) | 2006-04-14 | 2007-01-09 | 픽셀 구조체 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7700388B2 (ko) |
| JP (1) | JP4512600B2 (ko) |
| KR (1) | KR100848506B1 (ko) |
| TW (1) | TWI294185B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100044890A1 (en) * | 2007-03-22 | 2010-02-25 | Hideo Ochi | Semiconductor substrate manufacture apparatus, semiconductor substrate manufacture method, and semiconductor substrate |
| FR2959350B1 (fr) * | 2010-04-26 | 2012-08-31 | Commissariat Energie Atomique | Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique |
| TWI609214B (zh) * | 2017-01-06 | 2017-12-21 | 友達光電股份有限公司 | 畫素結構 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| KR20020064022A (ko) * | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2004054069A (ja) | 2002-07-23 | 2004-02-19 | Advanced Display Inc | 表示装置及び表示装置の断線修復方法 |
| KR20050097175A (ko) * | 2004-03-31 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616904A (ja) | 1992-07-02 | 1994-01-25 | Matsushita Electric Works Ltd | 封止用エポキシ樹脂成形材料 |
| JP3536762B2 (ja) * | 2000-02-04 | 2004-06-14 | 松下電器産業株式会社 | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
| US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| JP2002368011A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタと液晶表示装置 |
| KR100796795B1 (ko) * | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| WO2003036377A1 (en) * | 2001-10-23 | 2003-05-01 | Samsung Electronics Co., Ltd. | A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method |
| KR100853220B1 (ko) * | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| TWI220775B (en) * | 2003-10-03 | 2004-09-01 | Ind Tech Res Inst | Multi-layered complementary wire structure and manufacturing method thereof |
| KR100628272B1 (ko) * | 2004-06-30 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | Ｃｏｔ형 액정표시소자의 제조방법 |
-
2006
- 2006-04-14 TW TW095113330A patent/TWI294185B/zh active
- 2006-11-28 US US11/563,824 patent/US7700388B2/en active Active
-
2007
- 2007-01-09 KR KR1020070002288A patent/KR100848506B1/ko active IP Right Grant
- 2007-01-24 JP JP2007014145A patent/JP4512600B2/ja active Active
-
2010
- 2010-02-05 US US12/701,054 patent/US7858413B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| KR20020064022A (ko) * | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2004054069A (ja) | 2002-07-23 | 2004-02-19 | Advanced Display Inc | 表示装置及び表示装置の断線修復方法 |
| KR20050097175A (ko) * | 2004-03-31 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070243648A1 (en) | 2007-10-18 |
| KR20070102384A (ko) | 2007-10-18 |
| US7700388B2 (en) | 2010-04-20 |
| TWI294185B (en) | 2008-03-01 |
| US7858413B2 (en) | 2010-12-28 |
| JP2007286598A (ja) | 2007-11-01 |
| TW200739918A (en) | 2007-10-16 |
| US20100136720A1 (en) | 2010-06-03 |
| JP4512600B2 (ja) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| WO2017045334A1 (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| US8278157B2 (en) | Methods for fabricating array substrates | |
| US8778710B2 (en) | Display substrate and method of fabricating the same | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20050158981A1 (en) | Method of fabricating display panel | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| US7105872B2 (en) | Thin film semiconductor element and method of manufacturing the same | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
| US8143624B2 (en) | Display device and method of manufacturing the same | |
| KR101960813B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100848100B1 (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
| KR20040090401A (ko) | Ｉｐｓ-ｌｃｄ 제조방법 | |
| KR101023323B1 (ko) | 액정표시장치 및 액정표시장치 제조방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR100878276B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20070018291A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140707 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 12 |