JP4599951B2 - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
JP4599951B2
JP4599951B2 JP2004267367A JP2004267367A JP4599951B2 JP 4599951 B2 JP4599951 B2 JP 4599951B2 JP 2004267367 A JP2004267367 A JP 2004267367A JP 2004267367 A JP2004267367 A JP 2004267367A JP 4599951 B2 JP4599951 B2 JP 4599951B2
Authority
JP
Japan
Prior art keywords
cavity
electrode
multilayer substrate
ceramic multilayer
die bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004267367A
Other languages
English (en)
Other versions
JP2006086225A (ja
Inventor
浩二 田中
博之 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004267367A priority Critical patent/JP4599951B2/ja
Publication of JP2006086225A publication Critical patent/JP2006086225A/ja
Application granted granted Critical
Publication of JP4599951B2 publication Critical patent/JP4599951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、セラミック多層基板に関し、詳しくは、多層基板本体の少なくとも一方の主面に、チップ部品が収容されるキャビティが形成された構造を有するセラミック多層基板に関する。
近年、電子機器の小型化に伴い、高密度配線や回路要素の高密度実装などに対応することが可能なセラミック多層基板が広く用いられるようになっている。
そして、このようなセラミック多層基板の一つに、図6に示すように、多層基板本体51の一方主面にキャビティ52を形成し、その中にICチップや弾性表面波フィルタなどのチップ部品53を配設するようにしたセラミック多層基板がある(特許文献1参照)。
なお、チップ部品53は、例えば、図7に模式的に示すように(図7では図6とは上下を逆にして示している)、ダイボンディングによりキャビティ52の底面57に配設されたダイボンド電極54に接合固定されるとともに、ワイヤボンディングによりワイヤ56を介して、キャビティ52内のワイヤボンディング面58に配設されたランド55に電気的に接続される。
このように、キャビティ52内にチップ部品53を収容するように構成されたセラミック多層基板においては、チップ部品53をキャビティ52内に収容することにより、搭載部品(チップ部品)の実装密度や実装信頼性を向上させることが可能になるとともに、突出部が少なくて外部との干渉によるチップ部品の脱落や破損などが生じにくく、かつ、取扱性や実装性に優れたセラミック多層基板を得ることが可能になる。
しかしながら、上述のようなキャビティ52を備えたセラミック多層基板においては、製造工程で、セラミックグリーンシートと導体ペーストから形成されたグリーン積層体を焼成する際に、セラミック部分と導体部分との収縮率が異なることに起因して、キャビティ52の底面57に反りやうねりが発生し、チップ部品53の搭載信頼性を損なうという問題点があり、また、セラミック多層基板全体の反りや歪みを引き起こす原因になるという問題点がある。
すなわち、図7に示すように、多層基板本体51に形成されたキャビティ52の底面(ダイボンディング面)57に反りやうねりが生じ、平坦性(平滑性)が損なわれていると、チップ部品53の搭載時(ダイボンディング時)に、チップ部品53が傾いて実装され、場合によっては、チップ部品53が損傷するというような問題点があり、さらに、チップ部品53が傾いた状態で搭載されると、ワイヤボンディング時に、ワイヤ56の切断、チップ部品53の倒れ、ワイヤ56のキャビティ52からの露出などの不具合を生じるというような問題点がある。
特開2004−103608号公報
本発明は、上記課題を解決するものであり、多層基板本体の少なくとも一方主面にチップ部品が収容されるキャビティを備えたセラミック多層基板において、キャビティの底面に反りやうねりがなく、チップ部品の搭載安定性などが良好で、信頼性の高いセラミック多層基板を提供することを課題とする。
上記課題を解決するために、本発明(請求項1)のセラミック多層基板は、
少なくとも一方の主面に、チップ部品を収容するキャビティが形成された多層基板本体と、
キャビティの底面に配設されたダイボンド電極と、
キャビティ内に配設され、前記ダイボンド電極に接合固定されるとともに、多層基板本体が備える配線導体と電気的に接続されたチップ部品と
を具備するセラミック多層基板であって、
前記ダイボンド電極が複数に分割された構造を有するとともに、前記キャビティの底面の中央領域には前記ダイボンド電極を構成する電極が配設されていない無電極領域が形成されていること
前記ダイボンド電極が複数に分割された構造を有していること
を特徴としている。
また、請求項2のセラミック多層基板は、前記ダイボンド電極を構成する、複数に分割された電極のそれぞれが略同一の面積を有していることを特徴としている。
また、請求項のセラミック多層基板は、キャビティの底面の形状が矩形であり、前記底面を縦3列、横3列となるように9分割した領域のうち、中央領域を除いた8領域に、前記ダイボンド電極が分割して配設されていることを特徴としている。
本発明(請求項1)のセラミック多層基板は、キャビティの底面に配設されたダイボンド電極を、複数に分割しているので、焼成工程でセラミック部分と電極部分(導体部分)との収縮率が異なることにより発生する応力を小さくして、キャビティの底面に応力が加わることを抑制することが可能になり、キャビティの底面に反りやうねりがなく、チップ部品の搭載信頼性に優れ、しかも、キャビティの底面の反りやうねりに起因する多層基板本体の反りや歪みのない、信頼性の高いセラミック多層基板を得ることが可能になる。
また、キャビティの底面の中央領域は、キャビティ面の略全面にダイボンド電極を備えた構成とした場合に、通常、最も***の発生しやすい部分となるが、キャビティの底面の中央領域にダイボンド電極を構成する電極を配設しないようにしている(すなわち、キャビティの底面の中央領域を無電極領域としている)ので、キャビティの底面の中央領域に***が生じることを抑制、防止して、キャビティ底面の全体的なうねり量を低減することが可能になり、結果として、反りや歪みのない、信頼性の高いセラミック多層基板を得ることが可能になる。
本発明において、ダイボンド電極を分割する場合の分割数に特に制約はなく、印刷精度に影響されないレベルであれば、できるだけ多くの数に分割する方が望ましい。
なお、通常は、例えば4以上の数に分割することが望ましい。なお、ダイボンド電極の分割数を増やすことがチップ部品搭載時のセンシングに利用できるのであればさらに好都合である。
また、分割の態様についても特に制約はなく、分割された個々の電極が縦横に行列状に並ぶようになるような態様で分割してもよく、また、放射状に分割することも可能である。
また、請求項2のセラミック多層基板のように、ダイボンド電極を構成する、複数に分割された各電極の面積を互いに略同一とすることにより、キャビティ底面の局所的な反りやうねりを低減することが可能になり、本発明をさらに実効あらしめることが可能になる。
また、分割された各電極の形状は、同一形状であればさらに望ましい。各電極を同一形状にすることにより、焼成工程でセラミック部分と電極部分(導体部分)との収縮率が異なることにより発生する応力(本発明のようにダイボンド電極を分割してもある程度の応力は発生する)の偏りを抑制して、キャビティ底面の反りやうねりをさらに確実に抑制することが可能になる。
また、請求項のセラミック多層基板のように、キャビティの底面の平面形状が矩形である場合において、キャビティの底面を縦3列、横3列となるように9分割した領域のうち、中央領域を除いた8領域に、ダイボンド電極が分割して配設された構造とした場合、キャビティの底面の局所的な反りやうねりの発生を確実に低減することが可能になり、本発明をさらに実効あらしめることが可能になる。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
図1は、本発明が関連する発明の一実施例(実施例1)にかかるセラミック多層基板の構成を模式的に示す断面図、図2は、セラミック多層基板のキャビティの底面に形成されたダイボンド電極の形状を示す平面図である。
このセラミック多層基板は、図1に示すように、一方の主面にキャビティ2が形成された多層基板本体1、キャビティ2の底面7に配設されたダイボンド電極4、キャビティ2内に配設され、その底面7に配設されたダイボンド電極4に接合固定されたチップ部品(この実施例1ではICチップ)3を備えている。
また、チップ部品3は、ワイヤボンディングにより、ワイヤ6を介してキャビティ2内のワイヤボンディング面8に配設されたランド5に電気的に接続されている。
そして、この実施例1のセラミック多層基板において、キャビティ2の底面7に配設されたダイボンド電極4は、図2に示すように、無電極部11により仕切られ、縦3列、横3列に9分割されている。個々の電極(個別電極)14はいずれも、横長方形の形状を有しており、各電極14から構成されたダイボンド電極4も横長方形の形状を有している。また、ダイボンド電極4を構成する、複数に分割された電極14はそれぞれ、略同一の形状および面積を有している。
このように、ダイボンド電極4を複数に分割して形成することにより、従来のように、ダイボンド電極4が一体構造で、大面積である場合には、セラミック部分と電極部分の焼結時の収縮率の差によりキャビティ2の底面7に生じるような反りやうねりの発生を防止することが可能になる。その結果、キャビティ2の底面7が平坦で、チップ部品の搭載信頼性が高く、かつ、キャビティ2の底面7に発生する反りやうねりに起因する多層基板本体の反りや歪みのない、信頼性の高いセラミック多層基板を得ることが可能になる。
なお、比較のため、平面寸法が6.5mm×5mmのキャビティ2の底面7の略全面に、図2に示すように、縦3列、横3列に9分割されたダイボンド電極4を形成した場合(実施例1の試料)と、図3に示すように、一体のダイボンド電極4を形成した場合(比較例の試料)について、キャビティ2の底面7の反りの大きさ(底面7の***量)(図4のAで示した距離)を調べた。
その結果、上記比較例の場合には、キャビティの底面の反りの大きさ(底面の***量)が55.0μmであったのに対して、ダイボンド電極4を分割して形成した実施例1の場合には、キャビティ2の底面7の反りの大きさ(底面7の***量)が47.3μmと小さくなることが確認された。
図5は本発明の実施例(実施例2)にかかるダイボンド電極の構成を示す図である。
すなわち、この実施例2では、図5に示すように、ダイボンド電極4を、無電極部11により縦横に分割され、かつ、中央領域10には電極の形成されていない無電極領域10aが配設された構造(すなわち、図2のダイボンド電極4を構成する個々の電極14のうち、中央の電極14(14a)を取り除いた構造)とした。そして、この図5に示すような構造を有するダイボンド電極4を備えた実施例2のセラミック多層基板を製造し、キャビティの底面の反りの大きさ(底面の***量)を調べた。
その結果、図5に示すように、ダイボンド電極4を、無電極部11により縦横に分割され、かつ、中央領域10には電極の形成されていない無電極領域10aが配設された構造とした場合、キャビティの底面の反りの大きさ(底面の***量)が29.9μmと、上記実施例1の場合よりもさらに小さくなることが確認された。
なお、上記実施例1では、ダイボンド電極4を、縦3列、横3列に均等に9分割した場合(図2)について説明したが、ダイボンド電極4を分割する場合の分割数はこれに限定されるものではなく、9分割よりも多くの数に分割することも可能であり、9分割未満の数に分割することも可能である。また、縦の列数と横の列数を異ならせることも可能である。
ただし、焼成工程でセラミック部分と電極部分の収縮率が異なることにより発生する応力を小さくする見地からは、ダイボンド電極を分割する場合の分割数は、ある程度の数以上(通常は4以上の数)とすることが望ましい。
また、ダイボンド電極を分割する場合の分割の態様についても特に制約はなく、上記実施例1のように、縦3列、横3列に分割する態様(個々の電極が行列状に並ぶような態様)に限らず、例えば、放射状に分割することも可能である。
また、上記実施例2の場合のように、ダイボンド電極を構成する個々の電極のうち、中央領域の電極を取り除いた構成とする場合においても、ダイボンド電極を放射状に分割し、かつ、中央領域が無電極領域となるように構成することも可能である。
また、上記実施例では、多層基板本体の一方の主面側にのみキャビティが形成されている場合を例にとって説明したが、両方の主面側にキャビティが形成された構成とすることも可能である。
また、上記実施例ではチップ部品がICチップである場合を例にとって説明したが、チップ部品の種類はこれに限られるものではなく、弾性表面波フィルタその他の種々のチップ部品をキャビティに収容する場合に広く本発明を適用することが可能である。
本発明は、さらにその他の点においても上記実施例の構成に制約されるものではなく、キャビティの形状、配設数などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、本発明によれば、キャビティの底面に配設されたダイボンド電極を、複数に分割するとともに、中央領域にはダイボンド電極を構成する電極が配設されていない無電極領域を形成するようにしているので、焼成工程でセラミック部分と電極部分の収縮率が異なることにより発生する応力を小さくして、キャビティの底面に反りやうねりが生じることを抑制することが可能になり、チップ部品の搭載安定性に優れた、信頼性の高いセラミック多層基板を得ることが可能になる。
したがって、本発明は、チップ部品を収容するキャビティを備えたセラミック多層基板に広く適用することが可能である。
本発明が関連する発明の一実施例(実施例1)にかかるセラミック多層基板の構成を模式的に示す断面図である。 実施例1のセラミック多層基板のキャビティの底面に形成されたダイボンド電極の形状を示す平面図である。 比較例のダイボンド電極(分割されていない一体構造のダイボンド電極)を示す図である。 キャビティの底面の反りの大きさ(底面の***量)を説明するための図である。 本発明の実施例(実施例2)にかかるセラミック多層基板のキャビティの底面に形成されたダイボンド電極の形状を示す平面図である。 多層基板本体の一方主面にキャビティを備えた従来のセラミック多層基板を示す図である。 従来のセラミック多層基板の構成および問題点を説明するための図である。
1 多層基板本体
2 キャビティ
3 チップ部品
4 ダイボンド電極
5 ランド
6 ワイヤ
7 底面
8 ワイヤボンディング面
10 中央領域
10a 無電極領域
11 無電極部
14 個々の電極(個別電極)
14(14a) 中央の電極

Claims (3)

  1. 少なくとも一方の主面に、チップ部品を収容するキャビティが形成された多層基板本体と、
    キャビティの底面に配設されたダイボンド電極と、
    キャビティ内に配設され、前記ダイボンド電極に接合固定されるとともに、多層基板本体が備える配線導体と電気的に接続されたチップ部品と
    を具備するセラミック多層基板であって、
    前記ダイボンド電極が複数に分割された構造を有するとともに、前記キャビティの底面の中央領域には前記ダイボンド電極を構成する電極が配設されていない無電極領域が形成されていること
    を特徴とするセラミック多層基板。
  2. 前記ダイボンド電極を構成する、複数に分割された電極のそれぞれが略同一の面積を有していることを特徴とする請求項1記載のセラミック多層基板。
  3. キャビティの底面の形状が矩形であり、前記底面を縦3列、横3列となるように9分割した領域のうち、中央領域を除いた8領域に、前記ダイボンド電極が、分割して配設されていることを特徴とする請求項1または2記載のセラミック多層基板。
JP2004267367A 2004-09-14 2004-09-14 セラミック多層基板 Active JP4599951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004267367A JP4599951B2 (ja) 2004-09-14 2004-09-14 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004267367A JP4599951B2 (ja) 2004-09-14 2004-09-14 セラミック多層基板

Publications (2)

Publication Number Publication Date
JP2006086225A JP2006086225A (ja) 2006-03-30
JP4599951B2 true JP4599951B2 (ja) 2010-12-15

Family

ID=36164491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267367A Active JP4599951B2 (ja) 2004-09-14 2004-09-14 セラミック多層基板

Country Status (1)

Country Link
JP (1) JP4599951B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294065B2 (ja) * 2009-02-12 2013-09-18 日立金属株式会社 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法
JP5294064B2 (ja) * 2009-02-12 2013-09-18 日立金属株式会社 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284858A (ja) * 1990-03-30 1991-12-16 Matsushita Electron Corp 半導体装置
JPH10173083A (ja) * 1996-12-05 1998-06-26 Ngk Spark Plug Co Ltd 電子部品搭載用配線基板とその製造方法
JP2002198660A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 回路基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467924A (en) * 1987-09-09 1989-03-14 Hitachi Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284858A (ja) * 1990-03-30 1991-12-16 Matsushita Electron Corp 半導体装置
JPH10173083A (ja) * 1996-12-05 1998-06-26 Ngk Spark Plug Co Ltd 電子部品搭載用配線基板とその製造方法
JP2002198660A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2006086225A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
JP4506990B2 (ja) セラミック多層基板
JP2002305286A (ja) 半導体モジュールおよび電子部品
US9024446B2 (en) Element mounting substrate and semiconductor module
KR20040081143A (ko) 모듈 부품
US20110042131A1 (en) Ceramic substrate and manufacturing method thereof
JP4599951B2 (ja) セラミック多層基板
JP2002324973A (ja) セラミック多層基板
JP2007103681A (ja) 半導体装置およびその製造方法
JP2003124387A (ja) 半導体装置及び該半導体装置に使用されるプリント基板
JP4565381B2 (ja) 積層基板
JP4566046B2 (ja) 多数個取り配線基板
JP4493481B2 (ja) 多数個取り配線基板
JP7193066B2 (ja) トランスデューサ装置
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
JP4606303B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP6566586B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP2001244578A (ja) 積層基板
JP2009054743A (ja) セラミックパッケージ
JP4254540B2 (ja) 多層セラミック基板および複合電子部品
JP2005318116A (ja) Sawフィルタ搭載用基板およびその製造方法
JP2014172101A (ja) セラミックパッケージの製造方法
JP2024039752A (ja) 半導体装置
JP5472653B2 (ja) チップ状電子部品の製造方法およびセラミック基板
JP2005136172A (ja) 多数個取り配線基板
JP5559588B2 (ja) 電子部品素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4599951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150