JPH10173083A - 電子部品搭載用配線基板とその製造方法 - Google Patents

電子部品搭載用配線基板とその製造方法

Info

Publication number
JPH10173083A
JPH10173083A JP8325414A JP32541496A JPH10173083A JP H10173083 A JPH10173083 A JP H10173083A JP 8325414 A JP8325414 A JP 8325414A JP 32541496 A JP32541496 A JP 32541496A JP H10173083 A JPH10173083 A JP H10173083A
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
wiring board
electronic component
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8325414A
Other languages
English (en)
Other versions
JP3725949B2 (ja
Inventor
Kazue Akita
和重 秋田
Masahito Morita
雅仁 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP32541496A priority Critical patent/JP3725949B2/ja
Publication of JPH10173083A publication Critical patent/JPH10173083A/ja
Application granted granted Critical
Publication of JP3725949B2 publication Critical patent/JP3725949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ICチップ等の電子部品を表面上に搭載す
る配線基板に関し、この表面上の電子部品搭載部分を平
坦化して電子部品を強固に固着できる配線基板とその製
造方法を提供する。 【解決手段】ICチップ2を搭載する表面4aを有し、
且つ複数のセラミックからなる絶縁層4〜8と、これら
の絶縁層4〜8の間に配設されたメタライズ配線12を
有し、上記表面4aを有する第1の絶縁層4とこれに隣
接する第2の絶縁層5との間に配置され、且つICチッ
プ2搭載部分の直下に位置するメタライズ配線12の少
なくとも近傍、配線12の相互間、又は配線12の相互
間及び配線12の近傍の何れかに、絶縁部20を埋設し
た電子部品搭載用配線基板1。この絶縁部20には、各
絶縁層4〜8と同種のセラミックを用いることもでき
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面上に集積回路
チップ(以下、ICチップともいう)、トランジスタ、コ
ンデンサ等の電子部品を搭載する配線基板とその製造方
法に関し、特にICチップ等を搭載する表面を平坦にし
た配線基板に関する。
【0002】
【従来の技術】一般に、ICチップを表面上に搭載する
セラミック製の配線基板は、アルミナ等からなるグリー
ンシート上にタングステン、モリブデン等の高融点金属
の導体ペーストをスクリーン印刷等して、所望の回路パ
ターンを有する導体ペースト層を設け、この導体ペース
ト層を有する複数のグリーンシートを積層し圧着した
後、焼成することにより製造されている。一方、近年に
おける小型化、薄肉化の要求に連れて、ICチップ搭載
用配線基板も小型化、薄肉化に対応するため、配線の高
密度化と併せて、ICチップ搭載部の下方の位置にもメ
タライズ配線による導体配線層を設ける構造とすること
がある。
【0003】例えば、図4(A)に縦断面図を示すICチ
ップ搭載用配線基板50は、複数のセラミックからなる
絶縁層52〜56を積層してなり、第1の絶縁層52と
第2の絶縁層53との間には、メタライズ配線51が埋
設されている。上記第1の絶縁層52上の周囲には、枠
状の絶縁層55,56が断面で階段状になるよう積層さ
れ、これらに囲まれた第1の絶縁層52の表面52aの
図示しないメタライズ層(所謂ダイアタッチ)上には、I
Cチップを搭載するためのキャビティー58が形成され
る。また、上記枠状の絶縁層55の上面の内周寄りに
は、ICチップとメタライズ配線51等からなる導体配
線層を接続するための接続用パッド59が所要数設けら
れている。
【0004】ところで、このような配線基板50を製造
した場合には、第1の絶縁層52の表面52a上には、
メタライズ配線51が埋された位置の上方にその厚みに
起因する突起57が生じることがある。この突起57
は、第1の絶縁層52が薄い程顕著に生じる傾向があ
る。そして、図4(B)に示すように、第1の絶縁層52
の表面52a上におけるICチップ搭載部分に、例えば
Au−Siのプリフォームされたロウ材62を載置し、その
上面にICチップ60を載置した後、約400℃に加熱
してICチップ60を固着する。ところが、第1の絶縁
層52の表面52a上に前記突起57が存在すると、上
記ICチップ60の固着時に上記突起57間でロウ材6
2中に隙間Sが生じ、ICチップ60の接着が不十分と
なることがある。また、係る隙間Sの発生を防止するた
め、ロウ材62等の使用量を増やす方法もあるが、コス
ト高になるという問題点があった。同様な問題は、ロウ
材のペーストや樹脂系接着剤によってICチップ60を
固着する場合にも生ずる。
【0005】
【発明が解決すべき課題】本発明は、以上の従来技術に
おける問題点を解決し、上記ICチップやその他の電子
部品の搭載部分における突起を無くすか又は低減して、
ロウ材等の使用量を増やすことなく、その内部に隙間を
生じさせないようにした電子部品搭載用配線基板とその
製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記課題を解
決するため、電子部品の搭載部分の直下に位置するメタ
ライズ配線の近傍やその配線相互間に別の絶縁体を埋設
することにより、上記搭載部分の表面に突起が生じるこ
とを防ぐことに着想して成されたものである。即ち、本
発明の電子部品搭載用配線基板は、電子部品を搭載する
ための表面を有し、且つ複数のセラミックからなる絶縁
層と、この絶縁層の間に配設されたメタライズ配線とを
有する配線基板であって、上記表面を有する第1の絶縁
層とこれに隣接する第2の絶縁層との間に配設され、且
つ前記電子部品搭載部分の直下に位置するメタライズ配
線の少なくとも近傍、メタライズ配線相互間、又は、メ
タライズ配線相互間及びにメタライズ配線の近傍の何れ
かに、絶縁部を埋設したことを特徴とする。係る構成に
よれば、メタライズ配線の近傍や配線相互間には絶縁部
が埋設されているので、電子部品搭載部分の表面に突起
を生じず、又は極く小さくでき、電子部品を固着するた
めのロウ材等中に隙間が生じることを防止できる。
【0007】また、前記絶縁部が、前記メタライズ配線
の第1の絶縁層側又は第2の絶縁層側の何れかを覆って
なる電子部品搭載用配線基板も含まれる。係る構成によ
れば、絶縁部とメタライズ配線との間に隙間が無くなる
ので、電子部品搭載部分の表面がより平坦になり、突起
が生じにくくなる。前記絶縁部が、前記表面上の電子部
品搭載部分の直下よりも広く埋設されてなる電子部品搭
載用配線基板も含まれる。この構成によれば、電子部品
搭載部分の表面に突起が確実に生じにくくなり、搭載部
分を含む広い表面が平坦となり、電子部品の搭載がより
容易となる。更に、前記絶縁部が前記絶縁層と同種のセ
ラミックからなる電子部品搭載用配線基板も含まれる。
係る構成によれば、第1、第2の絶縁層と同様な特性
(熱膨張率、熱伝導率)の絶縁部が得られ、基板内が同
種のセラミックにて一体的且つ強固に構成でき、製造も
容易に行うことができる。また、前記第1の絶縁層の厚
さが0.01〜0.65mmの範囲内である配線基板も含ま
れる。この厚さを0.01mm以上としたのは、セラミック
の絶縁層として実質的な最小の厚さであるためであり、
0.65mm以下としたのはこれよりも厚くなると突起が
生じにくくなる傾向が現れるためである。
【0008】また、本発明は、以上の各配線基板を製造
する方法、即ち、焼成後に前記第1の絶縁層となるグリ
ーンシートの下面又は第2の絶縁層となるグリーンシー
トの上面に、焼成後に前記メタライズ配線となる導体ペ
ースト層を形成した後に、この導体ペースト層のうち少
なくとも前記電子部品搭載部分の直下に位置する部位を
略覆うように絶縁性ペーストを塗布し、この上方に前記
第2の絶縁層又は第1の絶縁層となるグリーンシートを
積層して焼成することを特徴とする電子部品搭載用配線
基板の製造方法も含む。この方法によれば、前記突起の
ない表面、又は極く小さくした表面を有する基板を、僅
かな工程を付加するのみで効率良く生産することができ
る。更に、上記絶縁性ペーストに含有されるセラミック
素材が、第1及び第2の絶縁層となるグリーンシートと
同種のセラミック素材である配線基板の製造方法も含ま
れる。この方法によれば、安価に製造することができ
る。また、絶縁層となるグリーンシートと同様な焼成収
縮率や熱膨張率を持たせることができるので、焼成時に
クラック等の不具合が生じることがなく、更に絶縁層と
絶縁部が一体的且つ強固に接合した配線基板とすること
ができる。
【0009】
【発明の実施の形態】以下に本発明の実施に好適な形態
を図面と共に説明する。図1(A)は、本発明の配線基板
1の表面上にICチップ2を搭載した状態を示す斜視図
である。配線基板1は、全体が略平らな矩形状を呈し、
図1(B)に示すように、セラミックからなる複数の絶縁
層4,5,6と、絶縁層4の表面4aの周囲に階段状に設
けられたセラミックからなる四角枠形状の絶縁層7,8
を一体に積層した本体10を有する。各絶縁層4〜8の
間には、メタライズ配線12等が設けられ、且つこれら
のメタライズ配線の相互間を導通するビア(図示せず)が
各絶縁層4〜8を貫通して形成されている。また、階段
状の絶縁層7の内周面上には、上記導体配線層をICチ
ップ2に金属細線(図示せず)を介して導通するための接
続用パッド9が、各辺に沿って所要数設けられている。
更に、上記絶縁層7,8に囲まれてキャビティ11が形
成される。
【0010】例えば、ICチップ2を搭載するための表
面4aを有する第1の絶縁層4と、この下方に隣接する
第2の絶縁層5との間には、予め絶縁層5の図中上面に
設けられたメタライズ配線12における配線12相互間
とその近傍、及び配線12の第1の絶縁層4側を覆って
絶縁部20が埋設されている。尚、表面4aのうち、キ
ャビティ11側に露出している部分には、図示しないメ
タライズ層が形成されている。この絶縁部20は、各絶
縁層4〜8と同種のセラミックからなり、配線12の厚
さと略同様の厚みを有し、且つ、平面視においても、I
Cチップ2の搭載部分の直下よりも広く形成されてい
る。このような絶縁部20を設けることにより、メタラ
イズ配線12によって従来表面4aに発生していた突起
は解消され、表面4aは平坦なICチップ搭載部分を有
するものとなる。従って、表面4a上にNiメッキ及びAu
メッキを施した後、例えばAu−Si系の薄板状にプリフォ
ームされたロウ材22を載せ、その上方からICチップ
2を載置して約400℃に加熱し固着しても、その後の
ロウ材22の内部には隙間が殆ど見られず、ICチップ
2は表面4a上の所定の位置に所定の姿勢にて強固に固
着される。尚、絶縁部20は、表面4aの平坦性に影響
する第1の絶縁層4とこれに隣接する第2の絶縁層5間
の上記メタライズ配線12付近にのみ設けられる。
【0011】次に、配線基板1の製造方法について説明
する。前記各絶縁層4〜8を形成するため、アルミナ等
からなるグリーンシートを用意し、各絶縁層4〜8に応
じて抜き打ち加工等により所定の形状に成形する。次い
で、各グリーンシートの表面にタングステンやモリブデ
ン等の高融点金属又はそれらの合金の粉末を含む導体ペ
ーストをスクリーン印刷によって、所望の導体ペースト
層を形成する。そして、第2の絶縁層5となるグリーン
シートの上面に形成された前記導体ペースト層のうち、
ICチップ搭載部分の直下の導体ペースト層上、導体ペ
ースト層相互間およびその近傍に、グリーンシートと同
様なセラミック素材を用いたアルミナ系の絶縁性ペース
トをスクリーン印刷する。すると、絶縁性ペーストが若
干流動して導体ペースト層上では薄くなり、全体に略同
じ高さを有する絶縁性ペースト層となる。
【0012】係る各グリーンシートを所定の順序に積層
し圧着すると、上記アルミナ系絶縁性ペースト層は、第
1の絶縁層4となるグリーンシートと第2の絶縁層5と
なるグリーンシートとの間に位置する。その後、焼成す
ると各グリーンシートはセラミックの各絶縁層4〜8に
なり、上記アルミナ系絶縁性ペースト層は絶縁部20に
なると共に、第1の絶縁層4の表面4aが平坦となっ
た、一体のセラミックからなる配線基板1を得ることが
できる。
【0013】ここで、本発明の配線基板の効果を従来構
造の配線基板と比較する。前記図1(B)と図4(A)それ
ぞれと同様な断面構造を有する同じアルミナ質からなる
基板1,50を用意し、第1の絶縁層4,52の厚さを
0.25mm、第2の絶縁層5,53を含む他の絶縁層の
厚さを0.5mmとすると共に、第2の絶縁層5,53上
に形成したメタライズ配線12,51の厚さを15μm
とした。また、基板1にはメタライズ配線12を覆うよ
うアルミナからなる絶縁部20を15〜20μmの厚さ
で埋設した。このような基板1,50のICチップ搭載
部分となる表面4a,52aにおける突起の平均高さ
は、各々2μmと12μmであった。また、表面4a,
52aを有する第1の絶縁層4,52の厚さを変化させ
て、各々の表面4a,52aにおける突起の高さを測定
した。その結果を表1に示す。尚、各データは20個ず
つの基板1,50を接触型表面粗さ計で測定した平均値
を示す。
【0014】
【表1】
【0015】表1の結果から、本発明の基板1における
突起の高さは、2〜3μmの極く微小な範囲となったの
に対し、比較例の基板50における突起の高さは、2〜
15μmの範囲となり、且つ、その第1の絶縁層52の
厚さが薄くなる程高くなる傾向を示した。これは、両者
共に第1の絶縁層4,52が薄い程、前記メタライズ配
線12,51の影響を受けやすいことによる。しかし、
本発明の基板1では第1の絶縁層4が薄くても突起の高
さは微小となるのに対し、比較例の基板50では第1の
絶縁層52が薄くなると急激に突起が高くなっている。
このことからも、基板1中に前記絶縁部20を埋設する
ことによって、表面4aが平坦化されたことが明らかで
ある。尚、第1の絶縁層4,52が0.80mmと厚い場合、
両者共に突起の高さは2μmと低い値なった。これは、
第1の絶縁層4,52が前記メタライズ配線12,51
による影響を吸収したものと思われる。このことから、
本発明の絶縁部20を設けてその効果が得られるのは、
第1の絶縁層4の厚さが0.65mm以下であることも理
解される。
【0016】尚、配線基板1の前記接続用パッド9やキ
ャビティ11内の表面4aの図示しないメタライズ層上
にはNiメッキを施した後、更にAuメッキを施す。係る
メッキが施された配線基板1のキァビティ11内の表面
4a上におけるICチップ2の搭載部分には、所定厚さ
のAu−Si系の薄板状のロウ材22が載置され、その上に
ICチップ2を載置した後、約400℃に加熱してIC
チップ2を固着する。その後、前記接続パッド9とIC
チップ2とを金属細線を介して接続し、最後にICチッ
プ2を封止するため、本体10最上段の絶縁層8の上面
全体を覆うように金属又はセラミック製の蓋(図示せず)
が半田付け等により接着され、所謂半導体装置となる。
【0017】ここで、本発明と従来構造の配線基板1,
50のロウ材22,62中の隙間を比較する。同じ高さ
の突起を有する基板1,50を各々について3個ずつ用
意し、前記と同じ条件で各表面4a,52a上に一辺1
0mm角のICチップ2を、厚さ25μmで一辺7mm角の
Au−Si系のロウ材プリフォームを用いて固着した。次い
で、これらの各ロウ材22,62中に存在する隙間Sを
超音波探査映像装置を用いて、各ロウ材22,62中に
全隙間Sが存在する面積比を空孔率として測定し、平均
値を算出した。その結果を表2に示す。
【0018】
【表2】
【0019】表2の結果から、本発明の基板1を用いた
場合の空孔率は5〜10%であったのに対し、比較例の
基板50を用いた場合の空孔率は35〜50%と、前者
の方が約3分の一乃至7分の一と少ない。この結果から
本発明の基板1を用いた場合、ICチップ2を強固に固
着できることが容易に理解することができる。また、表
2は、基板1,50の各表面4a,52aにおける突起
が低い程、空孔率が低いことも示しており、これからも
本発明の意義と効果が理解されよう。尚、絶縁性ペース
トの粘度やスクリーンマスク(或いはメタルマスク)の厚
さ等を調整することにより、絶縁性ペースト層による絶
縁部20の厚みを調整することができる。
【0020】図2(A)は、図1(B)中の部分拡大図を示
し、第2の絶縁層5上面のメタライズ配線12と絶縁部
20のうちメタライズ配線12の間に位置する部分の厚
さとが略同じ厚さとされており、従ってメタライズ配線
12の頂部付近の絶縁部20の厚さは極く薄くされて埋
設されている。一方、図2(B)に示すように、メタライ
ズ配線12の頂部付近も比較的厚く覆うように絶縁部2
0全体をより厚くして埋設すると、第1の絶縁層4の表
面4aを確実に平坦化することができる。但し、逆に絶
縁部20のうちメタライズ配線12の間に位置する部分
の厚さを、メタライズ配線12の厚さよりもやや薄くし
ても、表面4a上に生じる突起を低くすることができ
る。
【0021】また、図2(C)に示すように、メタライズ
配線12の相互間や配線12の近傍(図中、左端や右端
部分)にのみ絶縁性ペーストを塗布して絶縁部20を形
成しても、同様に突起を低くし、或いは無くすことがで
きる。但し、絶縁性ペーストの印刷パターンが複雑にな
り、位置合わせが煩雑になる点で不利であるが、ペース
トの使用量を節約できる利点がある。更に、外側のメタ
ライズ配線12がICチップ搭載部分の輪郭と略一致す
る場合には、図2(D)に示すように、メタライズ配線1
2の相互間にのみ絶縁部20を設けても良い。
【0022】図3は、異なる形態の配線基板30の縦断
面図を示し、前記同様の第1の絶縁層32の下面にメタ
ライズ配線36を形成し、これを覆うように絶縁部40
を第1の絶縁層32と第2の絶縁層34との間に埋設し
たものである。即ち、第1の絶縁層32となるグリーン
シートの下面に印刷にてメタライズ配線36となる導体
ペースト層を形成し、これを覆うように同種のセラミッ
クの絶縁性ペーストを印刷した後、第2の絶縁層34と
なる他のグリーンシートと積層して圧着し焼成すると、
メタライズ配線36と絶縁部40は、図示のように第1
の絶縁層32と第2の絶縁層34との間に位置した状態
となり、各絶縁層32,34は絶縁部40と共に一体化
されたセラミックの配線基板30となる。この配線基板
30における第1の絶縁層32の表面33aは、絶縁部
40がメタライズ配線36を覆うため平坦化される。従
って、表面33a上の図示しないメタライズ層にNiメッ
キ及びAuメッキを施した後、ロウ材22を用いてICチ
ップ2を接着すると、係るロウ材22中に隙間が少ない
強固な固着状態を得ることができる。
【0023】尚、以上の実施の各形態においては、1つ
のICチップを基板の表面に搭載するタイプの所謂シン
グルチップタイプの配線基板を例として説明したが、本
発明はこれに限定されるものではない。即ち、複数個の
ICチップを固着して用いるマルチチップモジュールに
も適用することができるし、更には、トランジスタ、F
ET等の半導体素子やコンデンサ、抵抗、インダクタ、
SAWフィルタ、その他の電子部品を表面に搭載する場
合であっても良いことは明らかである。
【0024】更に、配線基板を構成するセラミックとし
て、アルミナを主成分とするものを用いた例を示した
が、これに限定されず、例えば窒化アルミニウム(Al
N)やガラスセラミック、ムライト等、配線基板を構成
できるものであれば、特に限定されない。また、メタラ
イズ配線についても、使用するセラミックの材質に適合
したものを使用すれば良いし、例示したMoやW等の
他、Mo-Mn,Ag,Cu,Ag-Pd,Ag-Ptその他の
材質を用いても良い。
【0025】絶縁性ペーストとして絶縁層となるグリー
ンシートと同様なアルミナ系ペーストを用い、従って絶
縁部としてもアルミナを主成分とするものとなる例を示
したが、使用する絶縁層の材質によって適宜選択すれば
良い。即ち、例えば絶縁層がAlNを主体とするセラミ
ックで構成される場合には、絶縁性ペーストもAlNを
主成分とするペーストを用いるのが良いが、これに限定
されず、焼成収縮、熱膨張率その他を考慮して、絶縁層
と異なる材質の絶縁性ペーストを用いることも可能であ
る。
【0026】更に、前述した形態においては、ICチッ
プをAu−Si系のロウ材で固着した場合を示したが、
これに限定されるものではなく、Au−Sn,Au−G
e,Pd−Sn系等のロウ材(半田材)や、エポキシ樹脂
等の樹脂系接着剤でICチップやその他の電子部品を固
着する場合においても適用できる。また、Au−Si系
のロウ材として、プリフォームされた薄板材を用いた例
を示したが、ペースト状のロウ材(半田材)や樹脂系接着
剤を用いても良い。
【0027】
【発明の効果】以上において説明した本発明の電子部品
搭載用配線基板によれば、第1の絶縁層の表面上におけ
る電子部品搭載部分に、突起がないか、極く低い突起の
みしかない平坦な表面を得ることができるので、ロウ材
等を用いて電子部品を固着してもこのロウ材等中の隙間
を大幅に低減でき、電子部品を強固で且つ適正な姿勢に
て搭載することができる。また、請求項4及び7の発明
によれば、絶縁部と絶縁層とが同じ種類のセラミックに
て形成でき、基板の本体自体も強固に構成することがで
きる。更に、請求項6の製造方法によれば、上記配線基
板を僅かの工程を付すのみで、確実且つ大量に生産する
ことができる。
【図面の簡単な説明】
【図1】(A)はICチップを搭載した本発明の配線基板
の斜視図、(B)は(A)中のB−B断面図である。
【図2】(A)は図1(B)中の部分拡大図、(B)乃至(D)
は異なる形態の部分拡大図である。
【図3】本発明の配線基板の異なる形態を示す縦断面図
である。
【図4】(A)は従来の配線基板を示す縦断面図、(B)は
(A)中の部分拡大図である。
【符号の説明】
1,30……………………配線基板 2……………………………ICチップ 4,32……………………第1の絶縁層 4a,33a………………表面 5,34……………………第2の絶縁層 6,7,8……………………絶縁層 12,36…………………メタライズ配線 20,40…………………絶縁部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】電子部品を搭載するための表面を有し、且
    つ複数のセラミックからなる絶縁層と、この絶縁層の間
    に配設されたメタライズ配線とを有する配線基板であっ
    て、 上記表面を有する第1の絶縁層とこれに隣接する第2の
    絶縁層との間に配設され、且つ前記電子部品搭載部分の
    直下に位置するメタライズ配線の少なくとも近傍、メタ
    ライズ配線相互間、又は、メタライズ配線相互間及びメ
    タライズ配線の近傍の何れかに、絶縁部を埋設したこと
    を特徴とする電子部品搭載用配線基板。
  2. 【請求項2】前記絶縁部が、前記メタライズ配線の第1
    の絶縁層側又は第2の絶縁層側の何れかを覆って設けら
    れてなることを特徴とする請求項1に記載の電子部品搭
    載用配線基板。
  3. 【請求項3】前記絶縁部が、前記表面上の電子部品搭載
    部分の直下よりも広く埋設されてなることを特徴とする
    請求項1又は2に記載の電子部品搭載用配線基板。
  4. 【請求項4】前記絶縁部が前記絶縁層と同種のセラミッ
    クからなることを特徴とする請求項1乃至3の何れかに
    記載の電子部品搭載用配線基板。
  5. 【請求項5】前記第1の絶縁層の厚さが0.01〜0.6
    5mmの範囲内であることを特徴とする請求項1乃至4の
    何れかに記載の電子部品搭載用配線基板。
  6. 【請求項6】請求項1乃至5に記載の配線基板の製造方
    法であって、 焼成後に前記第1の絶縁層となるグリーンシートの下面
    又は第2の絶縁層となるグリーンシートの上面に、焼成
    後に前記メタライズ配線となる導体ペースト層を形成し
    た後に、この導体ペースト層のうち少なくとも前記電子
    部品搭載部分の直下に位置する部位を略覆うように絶縁
    性ペーストを塗布し、この上方に前記第2の絶縁層又は
    第1の絶縁層となるグリーンシートを積層して焼成する
    ことを特徴とする電子部品搭載用配線基板の製造方法。
  7. 【請求項7】前記絶縁性ペーストに含有されるセラミッ
    ク素材が、前記第1及び第2の絶縁層となるグリーンシ
    ートと同種のセラミック素材であることを特徴とする請
    求項6に記載の電子部品搭載用配線基板の製造方法。
JP32541496A 1996-12-05 1996-12-05 半導体素子収納用基体とその製造方法 Expired - Fee Related JP3725949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32541496A JP3725949B2 (ja) 1996-12-05 1996-12-05 半導体素子収納用基体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32541496A JP3725949B2 (ja) 1996-12-05 1996-12-05 半導体素子収納用基体とその製造方法

Publications (2)

Publication Number Publication Date
JPH10173083A true JPH10173083A (ja) 1998-06-26
JP3725949B2 JP3725949B2 (ja) 2005-12-14

Family

ID=18176587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32541496A Expired - Fee Related JP3725949B2 (ja) 1996-12-05 1996-12-05 半導体素子収納用基体とその製造方法

Country Status (1)

Country Link
JP (1) JP3725949B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299102A (ja) * 2001-03-29 2002-10-11 Koa Corp チップ抵抗器
JP2006086225A (ja) * 2004-09-14 2006-03-30 Murata Mfg Co Ltd セラミック多層基板
US7745734B2 (en) 2005-05-12 2010-06-29 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
CN108461453A (zh) * 2017-02-22 2018-08-28 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299102A (ja) * 2001-03-29 2002-10-11 Koa Corp チップ抵抗器
JP2006086225A (ja) * 2004-09-14 2006-03-30 Murata Mfg Co Ltd セラミック多層基板
JP4599951B2 (ja) * 2004-09-14 2010-12-15 株式会社村田製作所 セラミック多層基板
US7745734B2 (en) 2005-05-12 2010-06-29 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
CN108461453A (zh) * 2017-02-22 2018-08-28 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
JP3725949B2 (ja) 2005-12-14

Similar Documents

Publication Publication Date Title
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US7557307B2 (en) Electronic component and its manufacturing method
US7820916B2 (en) Composite ceramic substrate
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
US20050224934A1 (en) Circuit device
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
US20190273036A1 (en) Wiring board, electronic device, and electronic module
US5760466A (en) Semiconductor device having improved heat resistance
JP3725949B2 (ja) 半導体素子収納用基体とその製造方法
JP3652102B2 (ja) 電子回路モジュール
CN111033771B (zh) 电子部件搭载用基板、电子装置及电子模块
CN110291628B (zh) 布线基板、电子装置及电子模块
JP3470852B2 (ja) 配線基板とその製造方法
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JP2000340716A (ja) 配線基板
JP3441194B2 (ja) 半導体装置及びその製造方法
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JPH0258257A (ja) リード付き半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JP3015504B2 (ja) 半導体装置
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP2004281470A (ja) 配線基板
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3810335B2 (ja) 配線基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees