JP5294064B2

JP5294064B2 - 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法

Info

Publication number: JP5294064B2
Application number: JP2009030288A
Authority: JP
Inventors: 健児林; 初男池田; 馨神内; 昌幸内田
Original assignee: Hitachi Metals Ltd
Current assignee: Hitachi Metals Ltd
Priority date: 2009-02-12
Filing date: 2009-02-12
Publication date: 2013-09-18
Anticipated expiration: 2029-02-12
Also published as: JP2010186880A

Description

本発明は、本発明は、複数のセラミック基板を積層した多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法に関する。

通信機器などの各種電子機器に用いられる配線基板には、多層セラミック基板が広く用いられている。一般的な多層セラミック基板を用いた電子部品では、複数のセラミック基板層が積層されており、各セラミック基板層の間には配線層が適宜形成され、増幅器やスイッチ回路などの半導体ＩＣや受動チップ部品など、必要なチップ部品はセラミック多層基板上に実装される。前記半導体ＩＣを搭載する場合、機能の高集積化・複合化等のためにキャビティ付きの多層セラミック基板が用いられる。

キャビティ付きの多層セラミック基板のキャビティは、例えば複数のセラミックグリーンシートを積層する際、キャビティに対応する穴の開いたセラミックグリーンシートを表層に配置することで形成される。積層されたセラミックグリーンシート積層体は圧着された後、焼成されて多層セラミック基板が得られるが、圧着の際にキャビティに圧力が逃げるためにセラミックグリーンシートが変形してしまう。その変形の結果、例えばキャビティの深さが設定された値よりも小さくなる。図５（ａ）にはキャビティが変形した多層セラミック基板を用いた電子部品の例を示す。キャビティ底部に位置するセラミック層１７が盛り上がり、キャビティ底部の導体１６上に搭載されたＩＣ１４の高さが、セラミック層１５よりも大幅に高くなっている。すなわち、キャビティ１８の深さが変化することによって、キャビティに実装されるＩＣ１４の高さが大きく変化してしまう。この場合、例えばＩＣと多層セラミック基板側の電極をワイヤボンディングで接続する場合に、ワイヤを長くする必要があるなど、特性変動を生じる。また、キャビティ底の凸形状により実装時にＩＣが傾き、それぞれのワイヤ長がばらつくことにより、特性変動を生じるおそれがある（図５（ｂ））。特に、多層セラミック基板を、準ミリ波帯域（１０ＧＨｚ〜３０ＧＨｚ）やミリ波帯域（３０ＧＨｚ〜３００ＧＨｚ）の高周波信号を取り扱う電子部品に適用する場合、前記特性変動の影響が特に著しく、製品歩留まりの低下に繋がってしまう。

上記キャビティに係る変形の問題に対して、例えば特許文献１には、キャビティ穴と同等かわずかに小さい穴を形成した剛体板と、該剛体板の上に載せた弾性体を介してセラミックグリーンシートを加圧する方法が開示されている。また、特許文献２には、開口部に弾性体を載置して加圧する方法が開示されている。

特開平６−２２４５５９号公報特開２００４−２００３３８号公報

しかしながら、特許文献１および２に開示された方法では、複雑な形状の剛体板や弾性体が別途必要となり、生産性やコストなどの量産性の観点から十分なものとは言えなかった。

そこで、本発明は、上記点に鑑み、量産性に優れた多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法を提供することを目的とする。

本発明の多層セラミック基板は、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板であって、前記キャビティは底部に導体層を有し、前記導体層の表面下において、前記導体層の外縁と重なるように又は前記外縁よりも内側に、セラミック層の段差を形成している凹み領域があり、前記凹み領域はその外縁よりも中央の方が浅いことを特徴とする。該凹み領域がキャビティ底部の変形の緩衝空間となるため、キャビティ深さが変動することが抑制される。さらに、前記凹み領域を形成すること、および前記凹み領域の中央を浅くすることによって、キャビティ底部の導体の密着性が向上する。これらの構成を採用することで、複雑な形状の剛体板や弾性体を必須としないため、量産性にも優れる。

また、前記多層セラミック基板において、前記導体層の一部は前記凹み領域の外縁において、セラミック層の下に入りこんでいることが好ましい。該構成はキャビティ底部の導体の密着性向上に寄与する。

本発明の電子部品は、前記多層セラミック基板を用いた電子部品であって、前記キャビティにチップ素子が搭載されていることを特徴とする。

また、前記電子部品において、前記凹み領域は前記導体層の外縁よりも内側に形成されており、前記チップ素子は、前記凹み領域を跨ぐように前記キャビティに搭載されていることが好ましい。前記凹み領域の周りは変形が少ない領域であるので、かかる領域を用いて、すなわち前記凹み領域を跨ぐようにチップ素子を搭載することで、電子部品におけるチップ素子の高さのばらつきを抑えることができる。

本発明の多層セラミック基板の製造方法は、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板の製造方法であって、第１の開口部を有する第１のセラミックグリーンシートを、第２のセラミックグリーンシートの上方に積み重ねる工程と、積層方向から見て前記第１の開口部を含むように、前記第１のセラミックグリーンシートの、前記第１の開口部よりも大きい領域に導体を印刷する工程と、前記第１の開口部と開口が同じか、それよりも開口が大きい第２の開口部を有する第３のセラミックグリーンシートを、積層方向から見て、前記第２の開口部が前記第１の開口部を含むように積み重ねる工程と、積層されたセラミックグリーンシートを圧着する工程と、圧着されたセラミックグリーンシートを焼成する工程とを有することを特徴とする。かかる構成によれば、複雑な形状の剛体板や弾性体を必須とせずに、キャビティの高さを制御できるため、量産性にも優れた多層セラミック基板の製造方法を実現することができる。

本発明によれば、量産性に優れた多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法を提供することができる。

本発明に係る多層セラミック基板の製造方法の一実施形態を示す図である。本発明に係る多層セラミック基板の実施形態を示す図である。本発明に係る電子部品の一実施形態を示す図である。本発明に係る電子部品の他の実施形態を示す図である。従来の電子部品の例を示す図である。

本発明の多層セラミック基板の製造方法は、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板の製造方法に係る。かかる多層セラミック基板は、本発明に係る構成として特に限定する部分を除き、通常の多層セラミック基板の製造方法を適用して製造することができる。例えば、１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導体ペーストを印刷して所定の電極パターンを形成し、複数のグリーンシートを適宜一体的に積層し、焼結することにより製造することが出来る。前記誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が用いられ、誘電率は３〜１５程度の材料を用いる。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック）技術を用いて、誘電体材料をＡｌ_２Ｏ_３を主体とするものとし、伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。

以下、本発明を実施例とともに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。図１に本発明の多層セラミック基板の製造方法の実施形態を、セラミックグリーンシートの積層から圧着までの工程に着目して示す。図１の（ａ）〜（ｄ）はセラミックグリーンシートの積層方向に垂直な方向から見た、開口部における断面図である。まず、第１の開口部１を有する第１のセラミックグリーンシート２を、第２のセラミックグリーンシート３の上方に積み重ねる（工程（ａ））。次に、積層方向から見て第１の開口部１を含むように、第１のセラミックグリーンシート２の、第１の開口部１よりも大きい領域に導体を印刷する（工程（ｂ））。さらに、第１の開口部１と開口が同じか、それよりも開口が大きい第２の開口部５を有する第３のセラミックグリーンシート６を、積層方向から見て、第２の開口部５が第１の開口部１を含むように積み重ねる（工程（ｃ））。その後、積層されたセラミックグリーンシートを圧着する（工程（ｄ））。さらに圧着されたセラミックグリーンシートを焼成する工程を経て多層セラミック基板が得られる。

上記各工程についてさらに詳述する。工程（ａ）において、第１の開口部１は多層セラミック基板のキャビティの位置に対応して形成された開口部である。図１に示すように第１のセラミックグリーンシートは、一層でもよいし、同じ形状の開口部を有する複数のセラミックグリーンシートを開口部が一致するように積層して用いてもよい。または、異なる大きさの開口部を有する複数のセラミックグリーンシートを用いて開口部を階段状に配置してもよい。かかる開口部はメカ式やレーザ式のパンチャを用いて形成すればよい。第１の開口部１は後述する凹み部を形成するためのものである。なお、図１にはキャビティ周辺の一部を示してあるが、セラミックグリーンシートの他の部分にさらにキャビティに対応した開口部を設け、複数のキャビティを形成してもよい。また、図１では、第２のセラミックグリーンシート３として、第１の開口部１との間で有底キャビティを形成するための、第１の開口部１に対応する部分に開口部を有さないセラミックグリーンシートを用いている。但し、第１の開口部１に対応する部分にサーマルビアなどのビアを形成したセラミックグリーンシートを用いることもできる。サーマルビア等のビアの直径は通常１００μｍ〜１５０μｍ程度であるのに対して、チップ素子搭載用キャビティを形成するための開口部は、通常一辺が１ｍｍ以上の矩形である。すなわち、第１および第２の開口部にはサーマルビア等のビアは含まない趣旨である。また、第２のセラミックグリーンシート３は便宜上一層しか図示されていないが、該セラミックグリーンシートは複数層用いることもできる。

工程（ｂ）に関して、図１には積層方向から開口部を見た図を（ｂ’）として示した。図１に示す実施形態では、点線で表された第１の開口部１全体を含むように第１のセラミックグリーンシート全体に渡って導体４が印刷されている。例えば第２のセラミックグリーンシート３上に第１のセラミックグリーンシート２を積層した状態で、導体を印刷して、第１の開口部１への導体充填も行う。前記印刷とは別に、開口部１への導体充填を行ってもよい。なお、導体４は第１の開口部を含むように第１の開口部１よりも大きい領域に対して印刷すればよいので、開口部１に重なる部分以外についてはその形状、大きさを変更することができる。

工程（ｃ）に関して、図１には積層方向から開口部を見た図を（ｃ’）として示した。図１に示す構成では、積層方向から見て、矩形の第２の開口部５の内側に矩形の第１の開口部１（図中点線で表示）が配置されている。図１に示すように第３のセラミックグリーンシートは、一層でもよいし、同じ形状の開口部を有する複数のセラミックグリーンシートを開口部が一致するように積層して用いてもよい。かかる開口部は第１の開口部と同様にメカ式やレーザ式のパンチャを用いて形成すればよい。第２の開口部５が多層セラミック基板のキャビティに対応している。図1に示す構成では、導体４は第２の開口部５よりも広く、第１のセラミックグリーンシート２の全面に渡って形成されているので、積層方向から見て、第２の開口部５の底面全体に渡って、導体が配置されている。但し、上記工程（ｂ）に関して説明したとおり、導体４は、積層方向から見て第１の開口部１を含むように、第１のセラミックグリーンシート２の、第１の開口部１よりも大きい領域に印刷すればよいので、かかる条件を満たす範囲で第２の開口部の底面の一部に導体４が印刷されていない領域があってもよい。また、図１に示す構成では、第２の開口部５の方が第１の開口部１よりも開口が大きいが、第２の開口部５と第１の開口部１の形状および大きさが同じであってもよい。すなわち、第２の開口部が第１の開口部を含むように積み重ねるとは、同じ形状および大きさを有する第２の開口部と第１の開口部とが、その外縁で一致するような場合も含む。また、第１の開口部１と開口が同じか、それよりも開口が大きい第２の開口部５が、積層方向から見て、第１の開口部１を含むように配置されてさえいればよいので、第１の開口部の外縁の一部と第２の開口部の外縁の一部が重なっていてもよい。第２の開口部５が第１の開口部１よりも大きい構成を採用する場合、キャビティ底部の変形量をより小さくする観点からは、第２の開口部５の外縁と第１の開口部１の外縁との差は４００μｍ以下とすることが好ましい。積層ずれなどの工程ばらつきを考慮すると、かかる差は２０〜２００μｍであることがより好ましい。

また、工程（ｃ）の中で、導体４を形成した第１のセラミックグリーンシート２の上に、第２の開口部５を有する第３のセラミックグリーンシート６を重ねる前に、積層方向から見て、第２の開口部５の外縁を跨ぐように第１のセラミックグリーンシート２の上に誘電体ペーストを配置してもよい。すなわち、積層方向から見て、第２の開口部５の外縁を含むように環状に誘電体ペーストを配置してもよい。かかる誘電体ペーストは、第１のセラミックグリーンシート２と導体４を形成した第３のセラミックグリーンシート６との界面に存在することで、これらの密着性を向上させる。誘電体ペースト配置の構成はこれに限定するものではなく、第２の開口部５の外縁の一部を跨ぐように配置してもよい。また、第２の開口部５の外縁を跨がずに、第１のセラミックグリーンシート２と、第３のセラミックグリーンシート６との界面だけに誘電体ペーストを環状に配置してもよい。かかる場合、第２の開口部５の外縁と環状の誘電体ペーストの内側が一致するようにする。また、この場合、導体４を形成した第１のセラミックグリーンシート２ではなく、第３のセラミックグリーンシート６に誘電体ペーストを配置してもよい。なお、誘電体ペーストには、セラミックグリーンシートと同じ組成のセラミック材料を用いることが好ましい。

積層されたセラミックグリーンシートは、金型、弾性体、フィルム等を用いて構成された圧着部材７、８を介して加圧されて圧着される（工程（ｄ））。さらに圧着されたセラミックグリーンシート（積層体）は、焼成工程を経て多層セラミック基板が得られる。得られた多層セラミック基板のキャビティに半導体ＩＣなどのチップ素子が搭載されて配線基板、積層モジュールなどの電子部品が構成される。工程（ｄ）における加圧による底部の盛り上がりの変形は第１の開口部１および導体４によって吸収され、キャビティ底部の導体から上のキャビティ深さが小さくなることを防ぐことができる。また、第１のセラミックグリーンシートの第１の開口部１の周りの部分は、キャビティを形成する第２の開口部５の外周付近に位置されているために変形が抑えられている。したがって、かかる外周部分を用いて、チップ素子の搭載位置精度の向上を図ることができる。また、上述の開口部を有する第１および第３のセラミックグリーンシートは通常の多層セラミック基板の製造方法と同様の工程および精度で作製することができる。したがって、本実施形態の多層セラミック基板の製造方法は、キャビティの変形を抑制するために、複雑な形状の剛体板や弾性体が必須でないため、キャビティ変形の抑制と量産性との両立に有効である。なお、上記工程（ｂ）を省略した製造方法は、キャビティ変形抑制のための製造方法として、キャビティ底部の導体層の形態を問わずに適用することもできる。この場合、キャビティ底部に形成される段差は、キャビティ変形抑制のために用いられるので、通常の多段キャビティのようにキャビティ内の各段に別個に導体を形成する必要はない。

次に、このようにして得られる多層セラミック基板について説明する。図２（ａ）には本願発明に係る、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板を示す。図２（ａ）はセラミック基板２２、２３、２６を積層した多層セラミック基板のキャビティ部分における断面図である。キャビティ２５は底部に導体層２４を有している。前記導体層２４の表面下において、該導体層２４の外縁よりも内側に、セラミック層の段差を形成している凹み領域９がある。また、かかる凹み領域は上述のように第１のセラミックグリーンシート２の第１の開口部１によって形成されたものである。かかる凹み領域９は外側から中央に向かうにしたがって、盛り上がっているが、凹み領域９の外縁１１よりも中央１０の方が浅くなるようにしてある。導体層２４の表面下に、深さが変化している凹み領域９を設けることによって、導体層の密着性向上が期待できる。かかる凹み領域９を形成することで、キャビティ底部における導体量を増やすことができる。キャビティにＭＭＩＣなど発熱量の大きいチップ素子が搭載される場合、発生する熱をすみやかに放熱することが必要となる。そのため、例えば、チップ素子が搭載されるキャビティ底部の導体層には放熱のためのサーマルビアが接続される。凹み領域９を形成してチップ素子が搭載されるキャビティ底部の導体量を増やすことで放熱能のいっそうの向上を図ることができる。また、凹み領域９の外縁１１よりも中央１０の方が浅くなるようにすることで、凹み部の中央の盛り上がりがチップ素子の高さ変動に影響を与えることを抑制している。なお、図２（ａ）に示す実施形態では、導体層２４はキャビティ２５の底部全体に形成されているが、凹み領域９にかからない部分であれば導体層が形成されていない領域を設けてもよい。また、図２（ａ）に示す実施形態では、導体層はキャビティ底部から連続して多層セラミック基板内部の略全体に渡って形成されているが、必要とされる機能に応じて多層セラミック基板内部の一部に導体層を設けていない構成を採用してもよい。なお、図２（ａ）に示す実施形態では、セラミック層の段差を形成している凹み領域９が、導体層の外縁よりも内側に配置されているが、図２（ｂ）に示すように前記導体層の外縁と重なるように配置、すなわち凹み領域９の外縁とキャビティ底部の外縁が重なるように配置されていてもよい。また、導体層２４の表面下において、導体層の外縁よりも内側に、セラミック層の段差を形成している凹み領域９が配置されてさえいればよいので、キャビティ２５底部の外縁の一部と凹み部９の外縁の一部が重なっていてもよい。

また、図２（ａ）に示す構成では、セラミック層２２のキャビティ側の端部はオーバーハングの状態になっており、導体層２４の一部は前記凹み領域の外縁１１において、セラミック層２２の下に入りこんでいる。但し、セラミック層２２のキャビティ側の端部の形態が、かかる形態に限定されるものではない。例えば図２（ｃ）に示すように、セラミック層２２の断面形状は図２（ａ）の形態の逆であってもよい。但し、セラミック層２２のキャビティ側の端部がオーバーハングの状態になっている図２（ａ）に示す構成によれば、導体層２４の密着性のいっそうの向上が期待できる。セラミック層２２のキャビティ側の端部のかかる構成は、多層セラミック基板を製造する際に、テーパを有する開口部を形成したセラミックグリーンシートを用いたり（その表裏を使い分ける）、開口部に剛体板や弾性体を挿入せずに、加圧の際の圧力を制御することで実現、制御される。

図３には、図２に示した多層セラミック基板を用いた電子部品の実施形態を示した。かかる電子部品は、キャビティにチップ素子１２としてＭＭＩＣが搭載されている通信モジュール用基板である。図３における実施形態の場合、導体層２２はグランド電極として用いている。図３に示す実施形態では、チップ素子１２は積層方向から見て凹み領域９内に配置されている。搭載した状態で、チップ素子１２の上面が、セラミック層２６の上面と略同一となるようにすればよい。チップ素子１２の上面に形成されたマイクロストリップ線路と裏面側に形成されたグランドとの間隔と、セラミック層２６の上面に形成されたマイクロストリップ線路２７とその下層に形成されたグランドとの間隔とが、略同一となるようにすることが好ましく、かかる観点からチップ素子１２の上面の高さと、セラミック層２６の上面の高さとの間に所定のずれを設定してもよい。チップ素子の端子電極とセラミック層２６に形成した信号線路との接続に必要なワイヤ２８の長さの増加を抑えるため、チップ素子１２の上面と、セラミック層２６の上面の高さが同じになるようにすることが好ましい。凹み領域９は外縁よりも中央の方が浅くなるようにしてあるので、かかる位置にチップ素子１２を配置してもチップ素子の高さがセラミック層２６の高さから大きくずれることが回避できる。なお、電子部品としては、例えば、通信モジュール用基板、アンテナ基板、各種センサ基板などである。但し、本願発明に係る多層セラミック基板はこれに限らず、高周波信号を取り扱う回路を誘電体基板に構成した回路基板等に広く適用できる。また、本願発明に係る多層セラミック基板およびそれを用いた電子部品は、キャビティの寸法精度に優れ、高周波数領域において顕著になるワイヤ接続における特性変動も抑制できることから、特に、準ミリ波帯またはミリ波帯の回路基板等の電子部品に好適である。

図３に示す電子部品では、多層セラミック基板の表面のキャビティにＭＭＩＣが搭載されており、基板の表面の他の部分には、マイクロストリップ線路、電力分配回路、フィルタ回路、部品搭載用端子等（図示せず）が形成されている。また、上述のようにチップ素子１２の表面のマイクロストリップ線路と多層セラミック基板表面のマイクロストリップ線路２７はワイヤ２８により接続されている。半導体素子として、増幅回路、低雑音増幅回路、ミキサ、発振回路等が一つのチップ上に集積され、一体形成されている。これら半導体素子はそれぞれの回路が個別のチップに集積されていても良い。多層セラミック基板上のマイクロストリップ線路は１００μｍ下層の電極をグランドとして構成されている。また、チップ素子１２の基板の厚さは１００μｍであり、該基板の裏面に形成された電極はグランドを構成している。これら２つのグランドはチップ素子を多層セラミック基板のキャビティに半田等で実装することにより、電気的に接続される。この接着層の厚さは１０〜２０μｍ程度あるが、かかる厚さに伴うチップ素子と多層セラミック基板との表面段差は許容範囲である。ここで、使用される線路構造はマイクロストリップ線路に限らず、表面回路型の高周波信号線路であればどの構造を用いても問題ない。なお、チップ素子上の線路と多層セラミック基板上の線路は同構造の線路を利用するのが、伝播モードを変換する必要がなく、低損失となるため好適である。マイクロストリップ線路を構成するグランド電極の下層には各回路への電源供給用ライン、ＩＦ信号用ライン等が形成される。図では単層で形成されているが、当然、必要によって複数層で形成されても良い、また、複数層で形成する場合、ライン構成層間にアイソレーションを向上させるためのシールド電極（グランド電極）を形成しても良い。裏面の搭載端子まではビア構造で接続される。マイクロ波では通常のビア構造で良いが、数１０ＧＨｚで使用する場合、同軸構造を利用することが低損失の観点から望ましい。

図４には、図２に示した多層セラミック基板を用いた電子部品の他の実施形態を示した。かかる電子部品では、チップ素子１３は、凹み領域９を跨ぐようにキャビティに搭載されている。その他の構成は図３に示す実施形態と同様である。チップ素子１３の端部が、凹み領域を囲む、変形が抑えられたセラミック層部分にかかるように配置することで、チップ素子の搭載精度が高くなる。

１：第１の開口部２：第１のセラミックグリーンシート
３：第２のセラミックグリーンシート４：導体５：第２の開口部
６：第３のセラミックグリーンシート７、８：圧着部材
９：凹み領域１０：導体層の中央１１：導体層の外縁１２、１３：チップ素子
２２、２３、２６：セラミック層２４：導体層２７：マイクロストリップ線路
２８：ワイヤ

Claims

複数のセラミック層を積層した、キャビティ付きの多層セラミック基板であって、
前記キャビティは底部に導体層を有し、
前記導体層の表面下において、前記導体層の外縁と重なるように又は前記外縁よりも内側に、セラミック層の段差を形成している凹み領域があり、
前記凹み領域はその外縁よりも中央の方が浅いことを特徴とする多層セラミック基板。
前記導体層の一部は前記凹み領域の外縁において、セラミック層の下に入りこんでいることを特徴とする請求項１に記載の多層セラミック基板。
請求項１または２に記載の多層セラミック基板を用いた電子部品であって、前記キャビティにチップ素子が搭載されていることを特徴とする電子部品。
前記凹み領域は前記導体層の外縁よりも内側に形成されており、前記チップ素子は、前記凹み領域を跨ぐように前記キャビティに搭載されていることを特徴とする請求項３に記載の電子部品。
複数のセラミック層を積層した、キャビティ付きの多層セラミック基板の製造方法であって、
第１の開口部を有する第１のセラミックグリーンシートを、第２のセラミックグリーンシートの上方に積み重ねる工程と、
積層方向から見て前記第１の開口部を含むように、前記第１のセラミックグリーンシートの、前記第１の開口部よりも大きい領域に導体を印刷する工程と、
前記第１の開口部と開口が同じか、それよりも開口が大きい第２の開口部を有する第３のセラミックグリーンシートを、積層方向から見て、前記第２の開口部が前記第１の開口部を含むように積み重ねる工程と、
積層されたセラミックグリーンシートを圧着する工程と、
圧着されたセラミックグリーンシートを焼成する工程とを有することを特徴とする多層セラミック基板の製造方法。