JP2002324973A - セラミック多層基板 - Google Patents

セラミック多層基板

Info

Publication number
JP2002324973A
JP2002324973A JP2001129341A JP2001129341A JP2002324973A JP 2002324973 A JP2002324973 A JP 2002324973A JP 2001129341 A JP2001129341 A JP 2001129341A JP 2001129341 A JP2001129341 A JP 2001129341A JP 2002324973 A JP2002324973 A JP 2002324973A
Authority
JP
Japan
Prior art keywords
ceramic
surrounding wall
multilayer substrate
dummy
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001129341A
Other languages
English (en)
Inventor
Akihiro Hidaka
明弘 日高
Norikazu Fukunaga
憲和 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2001129341A priority Critical patent/JP2002324973A/ja
Publication of JP2002324973A publication Critical patent/JP2002324973A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 セラミックパッケージと、ダミー部との反り
の方向を同一にし、反りの程度を軽減するセラミック多
層基板を提供する。 【解決手段】 周囲を第1の囲壁13によって囲まれた
キャビティ部12を備える複数のセラミックパッケージ
11をダミー部14を介してシート状に並べて形成され
たセラミック多層基板10において、ダミー部14に
は、周囲を第2の囲壁17によって囲まれ、キャビティ
部12の深さと実質的に同等の深さからなる凹部16が
形成され、更にダミー部14の第2の囲壁17と第1の
囲壁13との間には分割溝15、15aが形成されてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックグリー
ンシートを積層して形成するセラミック多層基板に関
し、より詳細には、ダミー部を介して複数のセラミック
パッケージをシート状に並べて形成されたセラミック多
層基板に関する。
【0002】
【従来の技術】近年、半導体チップや水晶振動子等の電
子部品は、セラミックパッケージに実装されて実用に供
されている。アルミナ(Al23 )、ガラスセラミッ
ク、窒化アルミニウム(AlN)等のセラミックは、熱
伝導性、耐熱性、耐久性、気密性等にすぐれるので、電
子部品用として適しており、セラミック製のパッケージ
は、現在盛んに使用されている。このセラミックパッケ
ージの中には、電子部品の実装効率を上げるために複数
個のセラミックパッケージをシート状のセラミック多層
基板に形成して、電子部品を実装後、予め形成されてい
る分割溝に沿って分割することで個々のセラミックパッ
ケージを製造しているものがある。また、通常、小型化
に対応してパッケージサイズを小さくし、電子部品搭載
ボードへの搭載密度を高くさせ、更には電気特性を向上
させるために、セラミックパッケージは、一般的に複数
枚のセラミックグリーンシートを積層し、焼成して形成
される。
【0003】図3に示すように、複数のセラミックパッ
ケージ51が縦横にシート状に並べられたセラミック多
層基板50は、スルーホール用や電子部品の搭載部用の
凹形状のキャビティ部52を形成するための孔が穿設さ
れたり、導体配線パターン53やスルーホール導体54
が形成されたセラミックグリーンシートを複数枚、逐次
底部から順番に積層した積層体から形成されている。更
に、この積層体には個々のセラミックパッケージ51を
分割するためのV字状の分割溝55が、切り刃を設けた
プレス金型等を用いて形成され、導体配線パターン53
やスルーホール導体54となる高融点金属を設けて還元
雰囲気中で同時焼成することによりセラミック多層基板
50が製造されている。セラミック多層基板50には、
金属表面にNiめっき及びAuめっきが施され、各キャ
ビティ部52に電子部品を実装し、それぞれのキャビテ
ィ部52を金属やセラミックからなる蓋体で封止した後
に、電子部品が実装された個々のセラミックパッケージ
51を分割溝55に沿って分割し、電子部品デバイスを
製造する。上述のようなセラミック多層基板50におい
ては、個々のセラミックパッケージ51間にめっき用配
線パターン等を形成するための非製品部であるダミー部
56が、セラミックパッケージ51のキャビティ部52
の周囲を囲む囲壁57の高さと同じ高さで設けられてい
る。
【0004】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のセラミック多層基板には、次のような課
題がある。 (1)セラミックグリーンシートは温度と圧力を掛けて
積層するが、その加圧の程度によってセラミックグリー
ンシートの密度に変化が発生し、焼成時の収縮率に変化
が発生することが知られている。図4(A)に示すよう
に、厚みの薄い複数枚のセラミックグリーンシート、例
えば第1から第4のセラミックグリーンシート58〜6
1を積層する場合、通常キャリアシート付きの第1、第
2のセラミックグリーンシート58、59をキャリアシ
ートのない側どうしを重ね合わせてキャリアシートごと
積層し、次にその積層体の第2のセラミックグリーンシ
ート59のキャリアシートを剥離した上に第3のセラミ
ックグリーンシート60を積層し、更にその積層体の第
3のセラミックグリーンシート60のキャリアシートを
剥離した上にキャビティ部52の位置に孔部が設けられ
た第4のセラミックグリーンシート61を積層する。従
って、第4のセラミックグリーンシート61を積層する
時には、キャビティ部52の底部には圧力が掛からない
ので、キャビティ部52の底部の第1〜第3のセラミッ
クグリーンシート58〜60と、キャビティ部52の周
壁57及びダミー部56を構成する第4のセラミックグ
リーンシート61との密度が近似し、焼成時の収縮率は
実質的に同じとなる。キャビティ部52の底部位置の第
1〜第3のセラミックグリーンシート58〜60と、キ
ャビティ部52の周壁57及びダミー部56位置の第1
〜第3のセラミックグリーンシート58〜60の密度が
異なり、キャビティ部52の周壁57及びダミー部56
の第1〜第3のセラミックグリーンシート58〜60に
大きな圧力が掛かることで焼成時の収縮率が小さくな
る。これにより、図4(B)に示すように、焼成後、キ
ャビティ部52の底部と、キャビティ部52の周壁57
及びダミー部56の上部(キャビティ部52の深さに対
応する部分)の収縮が大きく、キャビティ部52の周壁
57及びダミー部56の下部(キャビティ部52の底と
同じ厚さ部分)の収縮が小さくなって、セラミックパッ
ケージ51のキャビティ部52の反りが、セラミックパ
ッケージ51の周壁57及びダミー部56の反り方向と
逆方向の大きな反りやうねりを有するセラミック多層基
板50となる。
【0005】(2)セラミック多層基板の反りやうね
り、特にキャビティ部の反りによって電子部品を実装す
るのための平坦性が得られなく、電子部品が実装できな
い場合が発生する。本発明は、かかる事情に鑑みてなさ
れたものであって、セラミックパッケージと、ダミー部
との反りの方向を同一にし、反りの程度を軽減するセラ
ミック多層基板を提供することを目的とする。
【0006】
【課題を解決するための手段】前記目的に沿う本発明に
係るセラミック多層基板は、周囲を第1の囲壁によって
囲まれたキャビティ部を備える複数のセラミックパッケ
ージをダミー部を介してシート状に並べて形成されたセ
ラミック多層基板において、ダミー部には、周囲を第2
の囲壁によって囲まれ、キャビティ部の深さと実質的に
同等の深さからなる凹部が形成され、更にダミー部の第
2の囲壁と第1の囲壁との間には分割溝が形成されてい
る。これにより、キャビティ部とダミー部の凹部とが同
一積層条件となりセラミックパッケージとダミー部との
セラミックの焼成によって発生する反りの方向を同一と
することができるので、反りやうねりを軽減したセラミ
ック多層基板を得ることができる。また、キャビティ部
の反りの程度も軽減できるので、電子部品の実装を容易
に行うことができる。
【0007】ここで、分割溝は、表側に形成された分割
溝の位置に対応して裏側にも形成されているのがよい。
これにより、セラミックの焼成によって発生する収縮率
の差による引張りや圧縮の程度を緩和することができ、
反り、うねりを軽減したセラミック多層基板を得ること
ができる。また、キャビティ部の反りの程度も軽減でき
るので、電子部品の実装を容易に行うことができる。
【0008】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図1(A)、(B)はそ
れぞれ本発明の一実施の形態に係るセラミック多層基板
の平面図、部分断面図、図2(A)、(B)はそれぞれ
同セラミック多層基板の焼成前後の形状を説明するため
の部分拡大断面図である。
【0009】図1(A)、(B)に示すように、本発明
の一実施の形態に係るセラミック多層基板10は、周囲
を第1の周壁13によって囲まれ、電子部品を実装する
ために設けられるキャビティ部12を備える複数個のセ
ラミックパッケージ11をそれぞれの周囲にダミー部1
4を有してシート状に並べて形成されている。そして、
セラミック多層基板10は、セラミックパッケージ11
の第1の囲壁13とダミー部14との間に、キャビティ
部12の中に電子部品を実装した後に、個々のセラミッ
クパッケージ11に分割するための分割溝15を設けて
いる。分割溝15は、複数枚のセラミックグリーンシー
トからなる積層体の縦方向及び横方向にそれぞれ直交し
て設けられ、複数個のセラミックパッケージ11と、セ
ラミックパッケージ11を囲むダミー部が、分割溝15
を介して碁盤の目状に配置されている。
【0010】ダミー部14には、周囲を第2の囲壁17
によって囲まれた凹部16が形成され、凹部16の深さ
は、セラミックパッケージ11のキャビティ部12の深
さと、実質的に同等の深さである。そして、分割溝15
は、第1の囲壁13と第2の囲壁17の間に設けられて
いる。
【0011】また、セラミック多層基板10の表面側の
第1の囲壁13と第2の囲壁17の間に設けられている
分割溝15に対応する位置のセラミック多層基板10の
裏面側に分割溝15aが設けられている。これにより、
セラミックの焼成時に発生する収縮率の差による引張り
や圧縮の程度を分割溝15、15aで緩和することがで
きるので、セラミック多層基板10の反り、うねりを軽
減できる。また、個々のセラミックパッケージ11に分
割する時に分割面にバリの発生を防止できる。なお、分
割溝15aは省略してもよい。
【0012】次いで、本発明の一実施の形態に係るセラ
ミック多層基板10の製造方法を説明する。図2(A)
に示すように、アルミナ粉末にマグネシア、シリカ、カ
ルシア等の焼結助剤を適当量加えた粉末に、ジオキシル
フタレート等の可塑剤と、アクリル樹脂等のバインダー
及び、トルエン、キシレン、アルコール類等の溶剤を加
え、十分に混練し、脱泡して粘度2000〜40000
cpsのスラリーを作製し、ドクターブレード法等によ
って、例えば、厚み0.10mm〜0.50mmの所望
の厚みのロール状のシートを形成し、適当なサイズにカ
ットしてアルミナ(Al 23 )からなるキャリアシー
ト付きの4枚の第1〜第4のセラミックグリーンシート
21〜24を作製する。
【0013】次に、各セラミックグリーンシート21〜
24に打ち抜き型やNCパンチングマシーン等を用い
て、上下のセラミックグリーンシートに電気的導通を形
成するための複数のスルーホールを形成する。特に、第
4のセラミックグリーンシート24には、キャビティ部
12やダミー部14を形成するための実質的に矩形状か
らなる複数の矩形孔を穿設する。第4のセラミックグリ
ーンシート24の焼成後の厚みが、キャビティ部12及
びダミー部14の凹部16の深さとなる。
【0014】次に、各セラミックグリーンシート21〜
24のスルーホールにタングステンやモリブデン等の高
融点金属からなる導体ペーストをスクリーン印刷法等で
スルーホール壁面や、スルーホールに充填してビア導体
を形成し、更に、同様の導体ペーストを用いて、配線パ
ターンやめっき引き回し配線パターンをスクリーン印刷
法等で形成する。
【0015】次に、第1から第4のセラミックグリーン
シート21〜24を順次下から積層する。すなわち、キ
ャリヤシート付きの第1と第2のセラミックグリーンシ
ート21、22をキャリアシートのない側どうしを重ね
合わせて積層し、第2のセラミックグリーンシート22
のキャリアシートを剥離除去し、次いで、第1と第2の
セラミックグリーンシート21、22の積層体上に、キ
ャリアシート付きの第3のセラミックグリーンシート2
3のキャリアシートのない側を重ね合わせて積層し、第
3のセラミックグリーンシート23のキャリアシートを
剥離除去した後、更に、第1、第2、第3のセラミック
グリーンシート21、22、23の積層体上に、同様の
方法で第4のセラミックグリーンシート24を積層す
る。最後に第1のセラミックグリーンシート21のキャ
リアシートを剥離除去する。各セラミックグリーンシー
ト21〜24間の積層条件は、例えば、80〜150
℃、4.9×108 〜24.5×108 Paで熱圧着し
て一体化して積層体を形成する。この状態で、上層のセ
ラミックグリーンシートの配線パターンやめっき引き回
し配線パターン導体と下層のセラミックグリーンシート
の配線パターンやめっき引き回し配線パターン導体とは
ビア導体を介して導通状態となる。
【0016】次に、セラミックグリーンシートの積層体
に断面視してV字状の分割溝15、15aを形成する。
分割溝15は、セラミックパッケージ11の第1の囲壁
13とダミー部14の第2の囲壁17となる第4のセラ
ミックグリーンシート24の表面側の位置に、切り刃を
設けたプレス金型等を用いて形成する。分割溝15の位
置に相当するセラミックグリーンシートの積層体の裏面
側にも断面視してV字状の分割溝15aを切り刃を設け
たプレス金型等を用いて形成する。
【0017】次に、セラミックグリーンシートの積層体
と高融点金属とを、還元性雰囲気で1550℃程度の温
度によって同時焼成する。焼成した後は、金属面にNi
めっき及びAuめっき等の表面処理を施し、セラミック
多層基板10を形成する。図2(B)に示すように、焼
成して得られたセラミック多層基板10は、ダミー部1
4に設けた凹部16によって、セラミックパッケージ1
1とダミー部14の反りの形状が同一の形状となり、反
りの程度を少なくすることができる。更に、分割溝15
aを形成しているので、反りの程度を更に緩和させるこ
とができる。
【0018】なお、セラミックグリーンシートの積層数
は、本実施の形態ではセラミックグリーンシート21〜
24の4層構造となっているが、層数は限定されるもの
ではない。また、セラミックグリーンシートの材質は、
アルミナに限定されるものではなく、窒化アルミニウ
ム、ガラスセラミックス等のセラミックが使用できる。
【0019】
【実施例】本発明者は、本発明に係るセラミック多層基
板と、従来例のセラミック多層基板について、反りの発
生状態の比較を行った。なお、セラミック多層基板の各
要素は次の通りである。 (1)材質及び寸法 材質:アルミナ(Al23 ) セラミックパッケージの寸法:長さ5.0mm、幅3.
2mm、キャビティ深さ0.3mm セラミックパッケージの長さ方向で隣接するダミー部の
寸法:長さ5.0mm、幅3.2mm セラミックパッケージの幅方向で隣接するダミー部の寸
法:長さ4.0mm、幅3.2mm (2)サンプル 実施例1:セラミックパッケージの第1の囲壁の幅0.
4mm、ダミー部の第2の囲壁の幅0.2mm、ダミー
部の凹部の深さ0.3mm 実施例2:セラミックパッケージの第1の囲壁の幅0.
4mm、ダミー部の第2の囲壁の幅0.4mm、ダミー
部の凹部の深さ0.3mm 実施例3:セラミックパッケージの第1の囲壁の幅0.
4mm、ダミー部の第2の囲壁の幅0.8mm、ダミー
部の凹部の深さ0.3mm 従来例:セラミックパッケージの第1の囲壁の幅0.4
mm、ダミー部には囲壁及び凹部なし
【0020】上述の実施例1〜3と、従来例のセラミッ
ク多層基板の焼成後に発生する反りについて、セラミッ
クパッケージの長さ方向と幅方向の裏面側を表面粗さ計
を用いて測定した結果を表1に示す。その結果、実施例
1〜3は、第2の囲壁の幅が大きくなるにつれて反りの
値が大きくなるが、いずれも従来例のダミー部に凹部の
無いものに比較して反りの値は小さい。なお、ダミー部
の第2の囲壁の幅が0.2mmより狭くなると、切り刃
を設けたプレス金型等を用いて分割溝を形成する時に、
切り刃の圧力で土手が崩れる場合が発生する。また、ダ
ミー部の第2の囲壁の幅が0.8mmを超えると反り軽
減の効果が少なくなる。
【0021】
【表1】
【0022】
【発明の効果】請求項1及び2記載のセラミック多層基
板においては、ダミー部には、周囲を第2の囲壁によっ
て囲まれ、キャビティ部の深さと実質的に同等の深さか
らなる凹部が形成され、更にダミー部の第2の囲壁とセ
ラミックパッケージの第1の囲壁との間には分割溝が形
成されているので、キャビティ部とダミー部の凹部とが
同一積層条件となりセラミックパッケージとダミー部と
のセラミックの焼成によって発生する反りの方向を同一
とすることができ、反りやうねりを軽減したセラミック
多層基板を得ることができる。また、キャビティ部の反
りの程度も軽減でき、電子部品の実装を容易に行うこと
ができる。
【0023】特に、請求項2記載のセラミック多層基板
においては、分割溝は、表側に形成された分割溝の位置
に対応して裏側にも形成されているので、セラミックの
焼成によって発生する収縮率の差による引張りや圧縮の
程度を緩和することができ、反り、うねりを軽減したセ
ラミック多層基板を得ることができる。また、キャビテ
ィ部の反りの程度も軽減できるので、電子部品の実装を
容易に行うことができる。
【図面の簡単な説明】
【図1】(A)、(B)はそれぞれ本発明の一実施の形
態に係るセラミック多層基板の平面図、部分断面図であ
る。
【図2】(A)、(B)はそれぞれ同セラミック多層基
板の焼成前後の形状を説明するための部分拡大断面図で
ある。
【図3】従来のセラミック多層基板の斜視図である。
【図4】(A)、(B)はそれぞれ従来のセラミック多
層基板の焼成前後の形状を説明するための部分拡大断面
図である。
【符号の説明】
10:セラミック多層基板、11:セラミックパッケー
ジ、12:キャビティ部、13:第1の囲壁、14:ダ
ミー部、15、15a:分割溝、16:凹部、17:第
2の囲壁、21〜24:第1〜第4のセラミックグリー
ンシート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 L Fターム(参考) 5E338 AA03 AA18 BB37 BB45 BB47 EE26 EE31 5E346 AA02 AA12 AA15 AA22 AA32 AA51 CC16 EE21 EE24 EE27 EE30 FF45 GG08 GG09 HH11 HH31

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 周囲を第1の囲壁によって囲まれたキャ
    ビティ部を備える複数のセラミックパッケージをダミー
    部を介してシート状に並べて形成されたセラミック多層
    基板において、前記ダミー部には、周囲を第2の囲壁に
    よって囲まれ、前記キャビティ部の深さと実質的に同等
    の深さからなる凹部が形成され、更に前記ダミー部の第
    2の囲壁と前記第1の囲壁との間には分割溝が形成され
    たことを特徴とするセラミック多層基板。
  2. 【請求項2】 請求項1記載のセラミック多層基板にお
    いて、前記分割溝は、表側に形成された前記分割溝の位
    置に対応して裏側にも形成されていることを特徴とする
    セラミック多層基板。
JP2001129341A 2001-04-26 2001-04-26 セラミック多層基板 Pending JP2002324973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001129341A JP2002324973A (ja) 2001-04-26 2001-04-26 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001129341A JP2002324973A (ja) 2001-04-26 2001-04-26 セラミック多層基板

Publications (1)

Publication Number Publication Date
JP2002324973A true JP2002324973A (ja) 2002-11-08

Family

ID=18977881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001129341A Pending JP2002324973A (ja) 2001-04-26 2001-04-26 セラミック多層基板

Country Status (1)

Country Link
JP (1) JP2002324973A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310432A (ja) * 2005-04-27 2006-11-09 Kyocera Corp 多数個取り配線基板
JP2007043061A (ja) * 2005-06-28 2007-02-15 Kyocera Corp 多数個取り配線基板
JP2009032824A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2013074168A (ja) * 2011-09-28 2013-04-22 Kyocera Corp 多数個取り配線基板および配線基板
KR101492081B1 (ko) * 2013-12-02 2015-02-11 에이비엠 주식회사 휘어지는 칩 기판
JP2015053463A (ja) * 2013-09-05 2015-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板
JP2016072393A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 セラミックスパッケージの製造方法及び発光装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310432A (ja) * 2005-04-27 2006-11-09 Kyocera Corp 多数個取り配線基板
JP4557786B2 (ja) * 2005-04-27 2010-10-06 京セラ株式会社 多数個取り配線基板
JP2007043061A (ja) * 2005-06-28 2007-02-15 Kyocera Corp 多数個取り配線基板
JP4721926B2 (ja) * 2005-06-28 2011-07-13 京セラ株式会社 多数個取り配線基板
JP2009032824A (ja) * 2007-07-25 2009-02-12 Tdk Corp 電子部品内蔵基板及びその製造方法
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2013074168A (ja) * 2011-09-28 2013-04-22 Kyocera Corp 多数個取り配線基板および配線基板
JP2015053463A (ja) * 2013-09-05 2015-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板
KR101492081B1 (ko) * 2013-12-02 2015-02-11 에이비엠 주식회사 휘어지는 칩 기판
WO2015083991A1 (ko) * 2013-12-02 2015-06-11 에이비엠 주식회사 휘어지는 칩 기판
JP2016072393A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 セラミックスパッケージの製造方法及び発光装置の製造方法

Similar Documents

Publication Publication Date Title
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
JP5442974B2 (ja) セラミック部品の製造方法
JP2002324973A (ja) セラミック多層基板
JP4277012B2 (ja) 多数個取り配線基板
JP2007048844A (ja) セラミック電子部品の製造方法およびセラミック電子部品
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP6121860B2 (ja) 配線基板および電子装置
JP2001319991A (ja) 連結セラミック配線基板
JP2001144437A (ja) 多層セラミック基板およびその製造方法
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP4557786B2 (ja) 多数個取り配線基板
JP4345971B2 (ja) セラミックパッケージの製造方法
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
CN117712084A (zh) 陶瓷封装管壳及其制作方法、半导体器件
JP4486440B2 (ja) 電子部品収納用セラミックパッケージ及びその製造方法
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
JP2001267467A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JP4115377B2 (ja) 配線基板の製造方法
JP4303539B2 (ja) 多数個取り配線基板
KR100513348B1 (ko) 에어전극패턴을 갖는 칩 부품 및 그 제조방법
JP2005285866A (ja) 多数個取り配線基板
JPH0685460A (ja) 多層セラミック基板の製造方法