JP4574938B2 - 半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路 - Google Patents
半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路 Download PDFInfo
- Publication number
- JP4574938B2 JP4574938B2 JP2002190099A JP2002190099A JP4574938B2 JP 4574938 B2 JP4574938 B2 JP 4574938B2 JP 2002190099 A JP2002190099 A JP 2002190099A JP 2002190099 A JP2002190099 A JP 2002190099A JP 4574938 B2 JP4574938 B2 JP 4574938B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- differential amplifier
- transistor
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、半導体装置の内部基準電圧生成回路及び内部供給電圧生成回路に関する。
【０００２】
【従来の技術】
半導体装置、特に半導体メモリ装置においては、低電力動作及び安定した動作のために、半導体メモリ装置の外部から印加される外部供給電圧から内部供給電圧を生成し、この内部供給電圧がチップ内部の回路全体の供給電圧源として用いられる。
【０００３】
一方、半導体装置においては、温度の変化によってトランジスタを流れる電流が変わり、これにより、トランジスタを備える回路の性能が変わる。例えば、温度が上がればトランジスタの強反転時に移動度が減り、これにより、電流が小さくなる。その結果、回路の動作速度が遅くなる。
【０００４】
従来、このような温度変化による半導体装置の性能変化を相殺すべく、内部供給電圧値を温度変化に応じて変える技術が研究されてきている。すなわち、高温では内部供給電圧値を上げて電流を増やし、低温では内部供給電圧値を下げて電流を少なくすることにより、温度変化に無関係にトランジスタの電流を一定に保つことができる。従って、このような方法を用いれば、半導体装置の性能が温度変化に無関係になる。
【０００５】
温度変化に応じて内部供給電圧値を変える方法としてバンドギャップ基準生成器が用いられてきている。図１は、通常のバンドギャップ基準生成器を示す図である。基準電圧ＶＲＥＦは内部供給電圧を生じる回路の基準電圧として与えられる。
【０００６】
ところで、図１に示されたように、バンドギャップ基準生成器は温度係数を任意に調整できることから、温度変化に応じて基準電圧ＶＲＥＦの値を変えることができるという長所がある。しかし、このようなバンドギャップ基準生成器は、外部供給電圧ＥＶＤＤの変化によって基準電圧ＶＲＥＦ値が大きく変わるという短所がある。
【０００７】
従って、最近では、温度変化による基準電圧値の変化は得られないが、外部供給電圧の変化に無関係により安定した動作を得るために、バンドギャップ基準生成器に代えてＣＭＯＳ基準電圧生成回路が用いられる傾向にある。図２は、通常のＣＭＯＳ基準電圧生成回路を示す図である。しかし、図２に示されたようなＣＭＯＳ基準電圧生成回路は、外部供給電圧ＥＶＤＤの変化に鈍感であり、しかも安定して動作するものの、温度依存性を任意に調節できないという短所がある。
【０００８】
図３は、従来の内部供給電圧生成回路を示す回路図である。
【０００９】
図３を参照すれば、従来の内部供給電圧生成回路は、基準電圧ＶＲＥＦを受信して内部基準電圧ＶＲＥＦＰを生じる内部基準電圧生成回路３１、内部基準電圧ＶＲＥＦＰと内部供給電圧ＩＶＤＤとを比較する比較器３３、及び比較器３３の出力信号に応答して、外部供給電圧ＥＶＤＤを受信して内部供給電圧ＩＶＤＤを出力するドライバ３５を備える。
【００１０】
基準電圧ＶＲＥＦは、図１に示されたバンドギャップ基準生成器もしくは図２に示されたＣＭＯＳ基準電圧生成回路から入力される電圧である。内部基準電圧生成回路３１は、差動増幅器３１ａ、第１抵抗Ｒ１、及び第２抵抗Ｒ２を含む。
内部基準電圧生成回路３１は抵抗値Ｒ１、Ｒ２の割合に従って基準電圧ＶＲＥＦにより内部基準電圧ＶＲＥＦＰを生じ、内部基準電圧ＶＲＥＦＰは製造工程及び温度に鈍感なＶＲＥＦ×（１＋Ｒ１／Ｒ２）となる。
【００１１】
しかしながら、前述した従来の内部供給電圧生成回路においては、ＶＲＥＦ×（１＋Ｒ１／Ｒ２）が温度に鈍感であるがゆえに、温度変化によって内部基準電圧ＶＲＥＦＰ値が調節できないという短所がある。その結果、内部供給電圧ＩＶＤＤも温度変化によって調節できなくなる。
【００１２】
【発明が解決しようとする課題】
そこで、本発明がなそうとする技術的課題は、温度変化に従って内部基準電圧値を調節できる半導体装置の内部基準電圧生成回路を提供するところにある。
【００１３】
また、本発明がなそうとする他の技術的課題は、温度変化に従って内部供給電圧値を調節できる半導体装置の内部供給電圧生成回路を提供するところにある。
【００１４】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明の好適な第１の側面に係る内部基準電圧生成回路は、第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅し、出力端を介して内部基準電圧を出力する差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の第２入力端との間に接続される第１抵抗部と、第２基準電圧と前記差動増幅器の第２入力端との間に接続される第２抵抗部とを備え、前記第１抵抗部の抵抗値が温度変化に従って変化する電圧により可変となることを特徴とする。
【００１５】
好ましくは、前記第１抵抗部は一つ以上のＰＭＯＳトランジスタよりなり、前記ＰＭＯＳトランジスタのゲート電圧が温度によって可変となる。
【００１６】
前記技術的課題を達成するために、本発明の好適な第２の側面に係る内部基準電圧生成回路は、第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅し、出力端を介して内部基準電圧を出力する差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の第２入力端との間に接続される第１抵抗部と、第２基準電圧と前記差動増幅器の第２入力端との間に接続される第２抵抗部とを備え、前記第２抵抗部の抵抗値が温度変化に従って変化する電圧により可変となることを特徴とする。
【００１７】
好ましくは、前記第２抵抗部は一つ以上のＮＭＯＳトランジスタよりなり、前記ＮＭＯＳトランジスタのゲート電圧が温度によって可変となる。
【００１８】
前記本発明の好適な第１の側面に係る内部基準電圧生成回路及び前記本発明の好適な第２の側面に係る内部基準電圧生成回路は、前記温度変化に従って変化する電圧を生じる温度依存可変電圧生成器をさらに備える。
【００１９】
好ましくは、前記温度依存可変電圧生成器は、第１入力端を介して入力される第３基準準電圧と第２入力端を介して入力される電圧とを差動増幅し、出力端を介して出力電圧を出力する差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の第２入力端との間に接続される第１抵抗部と、前記第２基準電圧と前記差動増幅器の第２入力端との間に接続される第２抵抗部と、前記差動増幅器の出力電圧及び前記第３基準電圧に応答して前記温度変化に従って変化する電圧を生じる可変電圧生成器とを備えることを特徴とする。
【００２０】
前記他の技術的課題を達成するために、本発明の好適な第３の側面に係る内部供給電圧生成回路は、温度変化に従って変化する内部基準電圧を生じる内部基準電圧生成回路と、前記内部基準電圧とフィードバックされる内部供給電圧とを比較する比較器と、前記比較器の出力信号に応答して、外部供給電圧を受信して前記内部供給電圧を出力するドライバとを備えることを特徴とする。
【００２１】
【発明の実施の形態】
本発明及びその動作上の利点並びに本発明の実施によって達成される目的は、本発明の好ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照することによって十分に理解されよう。
【００２２】
以下、添付した図面を参照し、本発明の好ましい実施形態を説明することによって、本発明を詳細に説明する。図中、同様な参照符号は同様な要素を表わす。
【００２３】
図４は、本発明の好適な第１の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００２４】
図４を参照すれば、本発明の好適な第１の実施形態に係る内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ２、抵抗の役割をするＰＭＯＳトランジスタＰ４、及び温度依存可変電圧生成器４３を備える。
【００２５】
差動増幅器４１は、第１入力端Ｉ１を介して入力される第１基準電圧ＶＲＥＦ１と第２入力端Ｉ２を介して入力される入力電圧ＶＩＮとを差動増幅し、出力端Ｏ１を介して内部基準電圧ＶＲＥＦＰを出力する。差動増幅器４１は通常のネガティブフィードバック型のものであって、ＰＭＯＳトランジスタＰ１〜Ｐ３及びＮＭＯＳトランジスタＮ１〜Ｎ３を含む。
【００２６】
抵抗Ｒ２は第２基準電圧、すなわち接地電圧ＶＳＳと差動増幅器４１の第２入力端Ｉ２との間に接続される。ＰＭＯＳトランジスタＰ４は差動増幅器４１の出力端Ｏ１と差動増幅器４１の第２入力端Ｉ２との間に接続され、ＰＭＯＳトランジスタＰ４のゲートには温度依存可変電圧生成器４３の出力電圧ＶＴＥＭＰが印加される。
【００２７】
温度依存可変電圧生成器４３は、第３基準電圧ＶＲＥＦ２を受信して温度変化に従って変化する出力電圧ＶＴＥＭＰを生じ、可変出力電圧ＶＴＥＭＰによりＰＭＯＳトランジスタＰ４の抵抗値を可変とする。第３基準電圧ＶＲＥＦ２は第１基準電圧ＶＲＥＦ１と同じ電圧値、または異なる電圧値でありうる。温度依存可変電圧生成器４３は、差動増幅器４３ａ、抵抗の役割をするＰＭＯＳトランジスタＰ１０、抵抗の役割をするＰＭＯＳトランジスタＰ１１、及び可変電圧生成器４３ｂを備える。
【００２８】
差動増幅器４３ａは、第１入力端Ｉ３を介して入力される第３基準電圧ＶＲＥＦ２と第２入力端Ｉ４を介して入力される電圧とを差動増幅し、出力端Ｏ２を介して出力電圧を出力する。差動増幅器４３ａは、差動増幅器４１と同様のネガティブフィードバック型のものであって、ＰＭＯＳトランジスタＰ５〜Ｐ７及びＮＭＯＳトランジスタＮ４〜Ｎ６を含む。
【００２９】
抵抗の役割をするＰＭＯＳトランジスタＰ１０は、差動増幅器４３ａの出力端Ｏ２と差動増幅器４３ａの第２入力端Ｉ４との間に接続され、ＰＭＯＳトランジスタＰ１０のゲート及びドレインが第２入力端Ｉ４に共通接続される。抵抗の役割をするＰＭＯＳトランジスタＰ１１は、第２基準電圧、すなわち接地電圧ＶＳＳと差動増幅器４３ａの第２入力端Ｉ４との間に接続され、ＰＭＯＳトランジスタＰ１１のゲート及びドレインが接地電圧ＶＳＳに接続される。
【００３０】
ＰＭＯＳトランジスタＰ１０及びＰＭＯＳトランジスタＰ１１の大きさが同一に設計されれば、差動増幅器４３ａの出力端Ｏ２を介して出力される電圧は正確に２×ＶＲＥＦ２となり、製造工程の変化及び温度変化に鈍感になる。一方、ＰＭＯＳトランジスタＰ１０及びＰＭＯＳトランジスタＰ１１の代わりにＮＭＯＳトランジスタまたは抵抗が用いられても良い。
【００３１】
可変電圧生成器４３ｂは、差動増幅器４３ａの出力端Ｏ２から出力される電圧及び第３基準電圧ＶＲＥＦ２に応答して温度変化に従って変化する可変出力電圧ＶＴＥＭＰを生じる。可変電圧生成器４３ｂは、ＰＭＯＳトランジスタＰ８、ＰＭＯＳトランジスタＰ９、及びＮＭＯＳトランジスタＮ７を含む。
【００３２】
ＰＭＯＳトランジスタＰ８はソースが差動増幅器の出力端Ｏ２に接続され、ゲート及びドレインが共通接続され、ＰＭＯＳトランジスタＰ９はソースがＰＭＯＳトランジスタＰ８のドレインに接続され、ゲート及びドレインが可変出力電圧ＶＴＥＭＰの出力されるノードに共通接続される。ＮＭＯＳトランジスタＮ７はドレインが前記ノードに接続され、ゲートに第３基準電圧ＶＲＥＦ２が印加され、ソースに接地電圧ＶＳＳが印加される。
【００３３】
特に、ＰＭＯＳトランジスタＰ８及びＰＭＯＳトランジスタＰ９は弱反転領域において動作するように設計される。このために、Ｐ８及びＰ９のＷ／Ｌ比を大きくし、Ｎ７のＷ／Ｌ比を小さくする。Ｗはトランジスタのゲート幅を表わし、Ｌはトランジスタのゲート長を表わす。ここで、ＰＭＯＳトランジスタＰ８及びＰＭＯＳトランジスタＰ９の代わりにＮＭＯＳトランジスタまたは抵抗が用いられることもある。
【００３４】
図５は、通常のトランジスタの温度による電流変化を示す図である。
【００３５】
以下、図５を参照し、図４に示された本発明の好適な第１の実施形態に係る内部基準電圧生成回路の動作についてより詳細に説明する。
【００３６】
図５に示されたように、温度変化によるトランジスタの電流Ｉｄｓの変化はしきい電圧Ｖｔｈを基準として互いに異なる。Ｖｇｓ（トランジスタのゲートとソースとの間の電圧）がしきい電圧Ｖｔｈよりも低い場合には、すなわち弱反転領域においては、温度が高いほどトランジスタのターンオン電圧が減少し、その結果、多量の電流Ｉｄｓが流れる。これに対し、Ｖｇｓがしきい電圧Ｖｔｈよりも高い場合には、すなわち強反転領域においては、温度が高いほど移動度が減少し、その結果、少量の電流Ｉｄｓが流れる。弱反転領域はサブスレショルド領域とも呼ばれる。
【００３７】
従って、図４に示された本発明の好適な第１の実施形態に係る内部基準電圧生成回路においては、トランジスタの弱反転特性を利用して温度変化に従って変化する内部基準電圧ＶＲＥＦＰが実現される。すなわち、前述したように、可変電圧生成器４３ｂのＰＭＯＳトランジスタＰ８及びＰＭＯＳトランジスタＰ９が弱反転領域において動作するように設計される。
【００３８】
これにより、Ｐ８及びＰ９が弱反転領域において動作してＰ８のＶｇｓ及びＰ９のＶｇｓが温度によって変わるが、具体的には、高温ではＰ８のＶｇｓ及びＰ９のＶｇｓが下がり、低温ではＰ８のＶｇｓ及びＰ９のＶｇｓが上がる。従って、可変電圧生成器４３ｂの出力電圧ＶＴＥＭＰが高温では上がり、低温では下がる。これにより、温度変化に従って変化する出力電圧ＶＴＥＭＰをゲートを介して受信するＰＭＯＳトランジスタＰ４の等価抵抗値が温度によって可変となる。
【００３９】
従って、温度が上がれば、可変電圧生成器４３ｂの出力電圧ＶＴＥＭＰが上がってＰＭＯＳトランジスタＰ４の等価抵抗値が上がり、その結果、内部基準電圧ＶＲＥＦＰが上がる。これに対し、温度が下がれば、可変電圧生成器４３ｂの出力電圧ＶＴＥＭＰが下がってＰＭＯＳトランジスタＰ４の等価抵抗値が下がり、その結果、内部基準電圧ＶＲＥＦＰが下がることになる。
【００４０】
図６は、本発明の好適な第２の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００４１】
図６を参照すれば、本発明の第２の実施形態による内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ２、抵抗の役割をするＰＭＯＳトランジスタＰ４、及び温度依存可変電圧生成器４３を備える。すなわち、図６の内部基準電圧生成回路は、図４に示された第１の実施形態の内部基準電圧生成回路と比較して抵抗Ｒ１をさらに備えている。
【００４２】
差動増幅器４１、抵抗Ｒ２、ＰＭＯＳトランジスタＰ４、及び温度依存可変電圧生成器４３は、図４に示された第１の実施形態の回路と同様である。抵抗Ｒ１は差動増幅器４１の出力端Ｏ１と差動増幅器４１の第２入力端Ｉ２との間でＰＭＯＳトランジスタＰ４と並列接続される。
【００４３】
図７は、本発明の第３の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００４４】
図７を参照すれば、本発明の第３の実施形態に係る内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ１、抵抗の役割をするＮＭＯＳトランジスタＮ８、及び温度依存可変電圧生成器４３を備える。
【００４５】
差動増幅器４１及び温度依存可変電圧生成器４３は、図４に示された第１の実施形態の回路と同様である。抵抗Ｒ１は、差動増幅器４１の出力端Ｏ１と差動増幅器４１の第２入力端Ｉ２との間に接続される。ＮＭＯＳトランジスタＮ８は差動増幅器４１の第２入力端Ｉ２と接地電圧ＶＳＳとの間に接続され、ＮＭＯＳトランジスタＮ８のゲートには温度依存可変電圧生成器４３の出力電圧ＶＴＥＭＰが印加される。
【００４６】
温度依存可変電圧生成器４３は、温度変化に従って変化する出力電圧ＶＴＥＭＰを生じ、可変出力電圧ＶＴＥＭＰによりＮＭＯＳトランジスタＮ８の抵抗値を可変とする。
【００４７】
図８は、本発明の第４の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００４８】
図８を参照すれば、本発明の第４の実施形態に係る内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ１、抵抗の役割をするＮＭＯＳトランジスタＮ８、及び温度依存可変電圧生成器４３を備える。すなわち、図８の内部基準電圧生成回路は、図７に示された第３の実施形態の内部基準電圧生成回路と比較して抵抗Ｒ２をさらに備えている。差動増幅器４１、抵抗Ｒ１、ＮＭＯＳトランジスタＮ８、及び温度依存可変電圧生成器４３は、図７に示された第３実施の形態の回路と同様である。抵抗Ｒ２は差動増幅器４１の第２入力端Ｉ２と接地電圧ＶＳＳとの間でＮＭＯＳトランジスタＮ８と並列接続される。
【００４９】
第２乃至第４の実施形態に係る内部基準電圧生成回路の動作は、図４に示された第１の実施形態の内部基準電圧生成回路の動作と基本的には同様であるため、ここでは詳細な説明を省く。
【００５０】
図９は、前述した本発明好適な実施形態に係る内部基準電圧生成回路を用いた内部供給電圧生成回路を示す回路図である。
【００５１】
図９を参照すれば、本発明の好適な実施形態に係る内部供給電圧生成回路は、内部基準電圧生成回路１００、比較器６３、及びドライバ６５を備える。
【００５２】
内部基準電圧生成回路１００は、前述した本発明の好適な実施形態に係る内部基準電圧生成回路と同様であり、温度が上がれば内部基準電圧ＶＲＥＦＰを高め、温度が下がれば内部基準電圧ＶＲＥＦＰを低める。比較器６３は、内部基準電圧ＶＲＥＦＰとドライバ６５から出力される内部供給電圧ＩＶＤＤとを比較する。ドライバ６５はＰＭＯＳトランジスタを備え、比較器６３の出力信号に応答して、外部供給電圧ＥＶＤＤを受信して内部供給電圧ＩＶＤＤを出力する。
【００５３】
従って、温度が上がれば内部基準電圧ＶＲＥＦＰが高まって内部供給電圧ＩＶＤＤが高まり、温度が下がれば内部基準電圧ＶＲＥＦが低まって内部供給電圧ＩＶＤＤが低まることになる。
【００５４】
以上のように、図面及び明細書を参照して本発明の好適な実施形態が開示された。ここで、特定の用語が用いられたが、これは単に本発明を説明するために使用されたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために用いられたものではない。従って、当業者であれば、本発明の好適な実施形態における各種の変形及び均等な他の実施形態が可能であるという点が理解できよう。よって、本発明の技術的な保護範囲は特許請求の範囲における技術的な思想に基づいて定められるべきである。
【００５５】
【発明の効果】
以上述べたように、本発明に係る内部基準電圧生成回路及び内部供給電圧生成回路によれば、例えば、温度変化による半導体装置の性能変化を相殺させるために、温度変化によって内部供給電圧値を共に変えることができる。すなわち、高温では内部供給電圧値を上げてトランジスタの電流を増やし、低温では内部供給電圧値を下げてトランジスタの電流を減らすことにより、温度変化に無関係にトランジスタの電流を一定に保つことができる。従って、本発明の好適な実施形態に係る内部基準電圧生成回路及び内部供給電圧生成回路によって半導体装置の性能が温度変化に無関係に安定化するという効果がある。
【図面の簡単な説明】
【図１】従来のバンドギャップ基準生成器を示す回路図である。
【図２】従来のＣＭＯＳ基準電圧生成回路を示す回路図である。
【図３】従来の内部供給電圧生成回路を示す回路図である。
【図４】本発明の好適な第１の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図５】通常のトランジスタの温度による電流変化を示す図である。
【図６】本発明の好適な第２の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図７】本発明の好適な第３の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図８】本発明の好適な第４の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図９】本発明の好適な実施形態に係る内部基準電圧生成回路を用いた内部供給電圧生成回路を示す回路図である。
【符号の説明】
４１ 差動増幅器
４３ 温度依存可変電圧生成器
【発明の属する技術分野】
本発明は半導体装置に係り、特に、半導体装置の内部基準電圧生成回路及び内部供給電圧生成回路に関する。
【０００２】
【従来の技術】
半導体装置、特に半導体メモリ装置においては、低電力動作及び安定した動作のために、半導体メモリ装置の外部から印加される外部供給電圧から内部供給電圧を生成し、この内部供給電圧がチップ内部の回路全体の供給電圧源として用いられる。
【０００３】
一方、半導体装置においては、温度の変化によってトランジスタを流れる電流が変わり、これにより、トランジスタを備える回路の性能が変わる。例えば、温度が上がればトランジスタの強反転時に移動度が減り、これにより、電流が小さくなる。その結果、回路の動作速度が遅くなる。
【０００４】
従来、このような温度変化による半導体装置の性能変化を相殺すべく、内部供給電圧値を温度変化に応じて変える技術が研究されてきている。すなわち、高温では内部供給電圧値を上げて電流を増やし、低温では内部供給電圧値を下げて電流を少なくすることにより、温度変化に無関係にトランジスタの電流を一定に保つことができる。従って、このような方法を用いれば、半導体装置の性能が温度変化に無関係になる。
【０００５】
温度変化に応じて内部供給電圧値を変える方法としてバンドギャップ基準生成器が用いられてきている。図１は、通常のバンドギャップ基準生成器を示す図である。基準電圧ＶＲＥＦは内部供給電圧を生じる回路の基準電圧として与えられる。
【０００６】
ところで、図１に示されたように、バンドギャップ基準生成器は温度係数を任意に調整できることから、温度変化に応じて基準電圧ＶＲＥＦの値を変えることができるという長所がある。しかし、このようなバンドギャップ基準生成器は、外部供給電圧ＥＶＤＤの変化によって基準電圧ＶＲＥＦ値が大きく変わるという短所がある。
【０００７】
従って、最近では、温度変化による基準電圧値の変化は得られないが、外部供給電圧の変化に無関係により安定した動作を得るために、バンドギャップ基準生成器に代えてＣＭＯＳ基準電圧生成回路が用いられる傾向にある。図２は、通常のＣＭＯＳ基準電圧生成回路を示す図である。しかし、図２に示されたようなＣＭＯＳ基準電圧生成回路は、外部供給電圧ＥＶＤＤの変化に鈍感であり、しかも安定して動作するものの、温度依存性を任意に調節できないという短所がある。
【０００８】
図３は、従来の内部供給電圧生成回路を示す回路図である。
【０００９】
図３を参照すれば、従来の内部供給電圧生成回路は、基準電圧ＶＲＥＦを受信して内部基準電圧ＶＲＥＦＰを生じる内部基準電圧生成回路３１、内部基準電圧ＶＲＥＦＰと内部供給電圧ＩＶＤＤとを比較する比較器３３、及び比較器３３の出力信号に応答して、外部供給電圧ＥＶＤＤを受信して内部供給電圧ＩＶＤＤを出力するドライバ３５を備える。
【００１０】
基準電圧ＶＲＥＦは、図１に示されたバンドギャップ基準生成器もしくは図２に示されたＣＭＯＳ基準電圧生成回路から入力される電圧である。内部基準電圧生成回路３１は、差動増幅器３１ａ、第１抵抗Ｒ１、及び第２抵抗Ｒ２を含む。
内部基準電圧生成回路３１は抵抗値Ｒ１、Ｒ２の割合に従って基準電圧ＶＲＥＦにより内部基準電圧ＶＲＥＦＰを生じ、内部基準電圧ＶＲＥＦＰは製造工程及び温度に鈍感なＶＲＥＦ×（１＋Ｒ１／Ｒ２）となる。
【００１１】
しかしながら、前述した従来の内部供給電圧生成回路においては、ＶＲＥＦ×（１＋Ｒ１／Ｒ２）が温度に鈍感であるがゆえに、温度変化によって内部基準電圧ＶＲＥＦＰ値が調節できないという短所がある。その結果、内部供給電圧ＩＶＤＤも温度変化によって調節できなくなる。
【００１２】
【発明が解決しようとする課題】
そこで、本発明がなそうとする技術的課題は、温度変化に従って内部基準電圧値を調節できる半導体装置の内部基準電圧生成回路を提供するところにある。
【００１３】
また、本発明がなそうとする他の技術的課題は、温度変化に従って内部供給電圧値を調節できる半導体装置の内部供給電圧生成回路を提供するところにある。
【００１４】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明の好適な第１の側面に係る内部基準電圧生成回路は、第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅し、出力端を介して内部基準電圧を出力する差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の第２入力端との間に接続される第１抵抗部と、第２基準電圧と前記差動増幅器の第２入力端との間に接続される第２抵抗部とを備え、前記第１抵抗部の抵抗値が温度変化に従って変化する電圧により可変となることを特徴とする。
【００１５】
好ましくは、前記第１抵抗部は一つ以上のＰＭＯＳトランジスタよりなり、前記ＰＭＯＳトランジスタのゲート電圧が温度によって可変となる。
【００１６】
前記技術的課題を達成するために、本発明の好適な第２の側面に係る内部基準電圧生成回路は、第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅し、出力端を介して内部基準電圧を出力する差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の第２入力端との間に接続される第１抵抗部と、第２基準電圧と前記差動増幅器の第２入力端との間に接続される第２抵抗部とを備え、前記第２抵抗部の抵抗値が温度変化に従って変化する電圧により可変となることを特徴とする。
【００１７】
好ましくは、前記第２抵抗部は一つ以上のＮＭＯＳトランジスタよりなり、前記ＮＭＯＳトランジスタのゲート電圧が温度によって可変となる。
【００１８】
前記本発明の好適な第１の側面に係る内部基準電圧生成回路及び前記本発明の好適な第２の側面に係る内部基準電圧生成回路は、前記温度変化に従って変化する電圧を生じる温度依存可変電圧生成器をさらに備える。
【００１９】
好ましくは、前記温度依存可変電圧生成器は、第１入力端を介して入力される第３基準準電圧と第２入力端を介して入力される電圧とを差動増幅し、出力端を介して出力電圧を出力する差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の第２入力端との間に接続される第１抵抗部と、前記第２基準電圧と前記差動増幅器の第２入力端との間に接続される第２抵抗部と、前記差動増幅器の出力電圧及び前記第３基準電圧に応答して前記温度変化に従って変化する電圧を生じる可変電圧生成器とを備えることを特徴とする。
【００２０】
前記他の技術的課題を達成するために、本発明の好適な第３の側面に係る内部供給電圧生成回路は、温度変化に従って変化する内部基準電圧を生じる内部基準電圧生成回路と、前記内部基準電圧とフィードバックされる内部供給電圧とを比較する比較器と、前記比較器の出力信号に応答して、外部供給電圧を受信して前記内部供給電圧を出力するドライバとを備えることを特徴とする。
【００２１】
【発明の実施の形態】
本発明及びその動作上の利点並びに本発明の実施によって達成される目的は、本発明の好ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照することによって十分に理解されよう。
【００２２】
以下、添付した図面を参照し、本発明の好ましい実施形態を説明することによって、本発明を詳細に説明する。図中、同様な参照符号は同様な要素を表わす。
【００２３】
図４は、本発明の好適な第１の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００２４】
図４を参照すれば、本発明の好適な第１の実施形態に係る内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ２、抵抗の役割をするＰＭＯＳトランジスタＰ４、及び温度依存可変電圧生成器４３を備える。
【００２５】
差動増幅器４１は、第１入力端Ｉ１を介して入力される第１基準電圧ＶＲＥＦ１と第２入力端Ｉ２を介して入力される入力電圧ＶＩＮとを差動増幅し、出力端Ｏ１を介して内部基準電圧ＶＲＥＦＰを出力する。差動増幅器４１は通常のネガティブフィードバック型のものであって、ＰＭＯＳトランジスタＰ１〜Ｐ３及びＮＭＯＳトランジスタＮ１〜Ｎ３を含む。
【００２６】
抵抗Ｒ２は第２基準電圧、すなわち接地電圧ＶＳＳと差動増幅器４１の第２入力端Ｉ２との間に接続される。ＰＭＯＳトランジスタＰ４は差動増幅器４１の出力端Ｏ１と差動増幅器４１の第２入力端Ｉ２との間に接続され、ＰＭＯＳトランジスタＰ４のゲートには温度依存可変電圧生成器４３の出力電圧ＶＴＥＭＰが印加される。
【００２７】
温度依存可変電圧生成器４３は、第３基準電圧ＶＲＥＦ２を受信して温度変化に従って変化する出力電圧ＶＴＥＭＰを生じ、可変出力電圧ＶＴＥＭＰによりＰＭＯＳトランジスタＰ４の抵抗値を可変とする。第３基準電圧ＶＲＥＦ２は第１基準電圧ＶＲＥＦ１と同じ電圧値、または異なる電圧値でありうる。温度依存可変電圧生成器４３は、差動増幅器４３ａ、抵抗の役割をするＰＭＯＳトランジスタＰ１０、抵抗の役割をするＰＭＯＳトランジスタＰ１１、及び可変電圧生成器４３ｂを備える。
【００２８】
差動増幅器４３ａは、第１入力端Ｉ３を介して入力される第３基準電圧ＶＲＥＦ２と第２入力端Ｉ４を介して入力される電圧とを差動増幅し、出力端Ｏ２を介して出力電圧を出力する。差動増幅器４３ａは、差動増幅器４１と同様のネガティブフィードバック型のものであって、ＰＭＯＳトランジスタＰ５〜Ｐ７及びＮＭＯＳトランジスタＮ４〜Ｎ６を含む。
【００２９】
抵抗の役割をするＰＭＯＳトランジスタＰ１０は、差動増幅器４３ａの出力端Ｏ２と差動増幅器４３ａの第２入力端Ｉ４との間に接続され、ＰＭＯＳトランジスタＰ１０のゲート及びドレインが第２入力端Ｉ４に共通接続される。抵抗の役割をするＰＭＯＳトランジスタＰ１１は、第２基準電圧、すなわち接地電圧ＶＳＳと差動増幅器４３ａの第２入力端Ｉ４との間に接続され、ＰＭＯＳトランジスタＰ１１のゲート及びドレインが接地電圧ＶＳＳに接続される。
【００３０】
ＰＭＯＳトランジスタＰ１０及びＰＭＯＳトランジスタＰ１１の大きさが同一に設計されれば、差動増幅器４３ａの出力端Ｏ２を介して出力される電圧は正確に２×ＶＲＥＦ２となり、製造工程の変化及び温度変化に鈍感になる。一方、ＰＭＯＳトランジスタＰ１０及びＰＭＯＳトランジスタＰ１１の代わりにＮＭＯＳトランジスタまたは抵抗が用いられても良い。
【００３１】
可変電圧生成器４３ｂは、差動増幅器４３ａの出力端Ｏ２から出力される電圧及び第３基準電圧ＶＲＥＦ２に応答して温度変化に従って変化する可変出力電圧ＶＴＥＭＰを生じる。可変電圧生成器４３ｂは、ＰＭＯＳトランジスタＰ８、ＰＭＯＳトランジスタＰ９、及びＮＭＯＳトランジスタＮ７を含む。
【００３２】
ＰＭＯＳトランジスタＰ８はソースが差動増幅器の出力端Ｏ２に接続され、ゲート及びドレインが共通接続され、ＰＭＯＳトランジスタＰ９はソースがＰＭＯＳトランジスタＰ８のドレインに接続され、ゲート及びドレインが可変出力電圧ＶＴＥＭＰの出力されるノードに共通接続される。ＮＭＯＳトランジスタＮ７はドレインが前記ノードに接続され、ゲートに第３基準電圧ＶＲＥＦ２が印加され、ソースに接地電圧ＶＳＳが印加される。
【００３３】
特に、ＰＭＯＳトランジスタＰ８及びＰＭＯＳトランジスタＰ９は弱反転領域において動作するように設計される。このために、Ｐ８及びＰ９のＷ／Ｌ比を大きくし、Ｎ７のＷ／Ｌ比を小さくする。Ｗはトランジスタのゲート幅を表わし、Ｌはトランジスタのゲート長を表わす。ここで、ＰＭＯＳトランジスタＰ８及びＰＭＯＳトランジスタＰ９の代わりにＮＭＯＳトランジスタまたは抵抗が用いられることもある。
【００３４】
図５は、通常のトランジスタの温度による電流変化を示す図である。
【００３５】
以下、図５を参照し、図４に示された本発明の好適な第１の実施形態に係る内部基準電圧生成回路の動作についてより詳細に説明する。
【００３６】
図５に示されたように、温度変化によるトランジスタの電流Ｉｄｓの変化はしきい電圧Ｖｔｈを基準として互いに異なる。Ｖｇｓ（トランジスタのゲートとソースとの間の電圧）がしきい電圧Ｖｔｈよりも低い場合には、すなわち弱反転領域においては、温度が高いほどトランジスタのターンオン電圧が減少し、その結果、多量の電流Ｉｄｓが流れる。これに対し、Ｖｇｓがしきい電圧Ｖｔｈよりも高い場合には、すなわち強反転領域においては、温度が高いほど移動度が減少し、その結果、少量の電流Ｉｄｓが流れる。弱反転領域はサブスレショルド領域とも呼ばれる。
【００３７】
従って、図４に示された本発明の好適な第１の実施形態に係る内部基準電圧生成回路においては、トランジスタの弱反転特性を利用して温度変化に従って変化する内部基準電圧ＶＲＥＦＰが実現される。すなわち、前述したように、可変電圧生成器４３ｂのＰＭＯＳトランジスタＰ８及びＰＭＯＳトランジスタＰ９が弱反転領域において動作するように設計される。
【００３８】
これにより、Ｐ８及びＰ９が弱反転領域において動作してＰ８のＶｇｓ及びＰ９のＶｇｓが温度によって変わるが、具体的には、高温ではＰ８のＶｇｓ及びＰ９のＶｇｓが下がり、低温ではＰ８のＶｇｓ及びＰ９のＶｇｓが上がる。従って、可変電圧生成器４３ｂの出力電圧ＶＴＥＭＰが高温では上がり、低温では下がる。これにより、温度変化に従って変化する出力電圧ＶＴＥＭＰをゲートを介して受信するＰＭＯＳトランジスタＰ４の等価抵抗値が温度によって可変となる。
【００３９】
従って、温度が上がれば、可変電圧生成器４３ｂの出力電圧ＶＴＥＭＰが上がってＰＭＯＳトランジスタＰ４の等価抵抗値が上がり、その結果、内部基準電圧ＶＲＥＦＰが上がる。これに対し、温度が下がれば、可変電圧生成器４３ｂの出力電圧ＶＴＥＭＰが下がってＰＭＯＳトランジスタＰ４の等価抵抗値が下がり、その結果、内部基準電圧ＶＲＥＦＰが下がることになる。
【００４０】
図６は、本発明の好適な第２の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００４１】
図６を参照すれば、本発明の第２の実施形態による内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ２、抵抗の役割をするＰＭＯＳトランジスタＰ４、及び温度依存可変電圧生成器４３を備える。すなわち、図６の内部基準電圧生成回路は、図４に示された第１の実施形態の内部基準電圧生成回路と比較して抵抗Ｒ１をさらに備えている。
【００４２】
差動増幅器４１、抵抗Ｒ２、ＰＭＯＳトランジスタＰ４、及び温度依存可変電圧生成器４３は、図４に示された第１の実施形態の回路と同様である。抵抗Ｒ１は差動増幅器４１の出力端Ｏ１と差動増幅器４１の第２入力端Ｉ２との間でＰＭＯＳトランジスタＰ４と並列接続される。
【００４３】
図７は、本発明の第３の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００４４】
図７を参照すれば、本発明の第３の実施形態に係る内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ１、抵抗の役割をするＮＭＯＳトランジスタＮ８、及び温度依存可変電圧生成器４３を備える。
【００４５】
差動増幅器４１及び温度依存可変電圧生成器４３は、図４に示された第１の実施形態の回路と同様である。抵抗Ｒ１は、差動増幅器４１の出力端Ｏ１と差動増幅器４１の第２入力端Ｉ２との間に接続される。ＮＭＯＳトランジスタＮ８は差動増幅器４１の第２入力端Ｉ２と接地電圧ＶＳＳとの間に接続され、ＮＭＯＳトランジスタＮ８のゲートには温度依存可変電圧生成器４３の出力電圧ＶＴＥＭＰが印加される。
【００４６】
温度依存可変電圧生成器４３は、温度変化に従って変化する出力電圧ＶＴＥＭＰを生じ、可変出力電圧ＶＴＥＭＰによりＮＭＯＳトランジスタＮ８の抵抗値を可変とする。
【００４７】
図８は、本発明の第４の実施形態に係る内部基準電圧生成回路を示す回路図である。
【００４８】
図８を参照すれば、本発明の第４の実施形態に係る内部基準電圧生成回路は、差動増幅器４１、抵抗Ｒ１、抵抗の役割をするＮＭＯＳトランジスタＮ８、及び温度依存可変電圧生成器４３を備える。すなわち、図８の内部基準電圧生成回路は、図７に示された第３の実施形態の内部基準電圧生成回路と比較して抵抗Ｒ２をさらに備えている。差動増幅器４１、抵抗Ｒ１、ＮＭＯＳトランジスタＮ８、及び温度依存可変電圧生成器４３は、図７に示された第３実施の形態の回路と同様である。抵抗Ｒ２は差動増幅器４１の第２入力端Ｉ２と接地電圧ＶＳＳとの間でＮＭＯＳトランジスタＮ８と並列接続される。
【００４９】
第２乃至第４の実施形態に係る内部基準電圧生成回路の動作は、図４に示された第１の実施形態の内部基準電圧生成回路の動作と基本的には同様であるため、ここでは詳細な説明を省く。
【００５０】
図９は、前述した本発明好適な実施形態に係る内部基準電圧生成回路を用いた内部供給電圧生成回路を示す回路図である。
【００５１】
図９を参照すれば、本発明の好適な実施形態に係る内部供給電圧生成回路は、内部基準電圧生成回路１００、比較器６３、及びドライバ６５を備える。
【００５２】
内部基準電圧生成回路１００は、前述した本発明の好適な実施形態に係る内部基準電圧生成回路と同様であり、温度が上がれば内部基準電圧ＶＲＥＦＰを高め、温度が下がれば内部基準電圧ＶＲＥＦＰを低める。比較器６３は、内部基準電圧ＶＲＥＦＰとドライバ６５から出力される内部供給電圧ＩＶＤＤとを比較する。ドライバ６５はＰＭＯＳトランジスタを備え、比較器６３の出力信号に応答して、外部供給電圧ＥＶＤＤを受信して内部供給電圧ＩＶＤＤを出力する。
【００５３】
従って、温度が上がれば内部基準電圧ＶＲＥＦＰが高まって内部供給電圧ＩＶＤＤが高まり、温度が下がれば内部基準電圧ＶＲＥＦが低まって内部供給電圧ＩＶＤＤが低まることになる。
【００５４】
以上のように、図面及び明細書を参照して本発明の好適な実施形態が開示された。ここで、特定の用語が用いられたが、これは単に本発明を説明するために使用されたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために用いられたものではない。従って、当業者であれば、本発明の好適な実施形態における各種の変形及び均等な他の実施形態が可能であるという点が理解できよう。よって、本発明の技術的な保護範囲は特許請求の範囲における技術的な思想に基づいて定められるべきである。
【００５５】
【発明の効果】
以上述べたように、本発明に係る内部基準電圧生成回路及び内部供給電圧生成回路によれば、例えば、温度変化による半導体装置の性能変化を相殺させるために、温度変化によって内部供給電圧値を共に変えることができる。すなわち、高温では内部供給電圧値を上げてトランジスタの電流を増やし、低温では内部供給電圧値を下げてトランジスタの電流を減らすことにより、温度変化に無関係にトランジスタの電流を一定に保つことができる。従って、本発明の好適な実施形態に係る内部基準電圧生成回路及び内部供給電圧生成回路によって半導体装置の性能が温度変化に無関係に安定化するという効果がある。
【図面の簡単な説明】
【図１】従来のバンドギャップ基準生成器を示す回路図である。
【図２】従来のＣＭＯＳ基準電圧生成回路を示す回路図である。
【図３】従来の内部供給電圧生成回路を示す回路図である。
【図４】本発明の好適な第１の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図５】通常のトランジスタの温度による電流変化を示す図である。
【図６】本発明の好適な第２の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図７】本発明の好適な第３の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図８】本発明の好適な第４の実施形態に係る内部基準電圧生成回路を示す回路図である。
【図９】本発明の好適な実施形態に係る内部基準電圧生成回路を用いた内部供給電圧生成回路を示す回路図である。
【符号の説明】
４１ 差動増幅器
４３ 温度依存可変電圧生成器
Claims (22)
- 第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅する第１差動増幅回路と、前記第１差動増幅回路の出力端にゲートが接続されて内部基準電圧を出力する第１トランジスタと、を有する第１の差動増幅器と、
前記第１の差動増幅器の前記第１トランジスタの出力端と前記第１の差動増幅器の第２入力端との間に接続される第１抵抗部と、
第２基準電圧と前記第１の差動増幅器の第２入力端との間に接続される第２抵抗部と、
温度変化に従って変化する電圧を生じる温度依存可変電圧生成器とを備え、
前記第１抵抗部の抵抗値が、前記温度変化に従って変化する電圧に応じて変化し、
前記温度依存可変電圧生成器は、
第３入力端を介して入力される第３基準電圧と第４入力端を介して入力される電圧とを差動増幅する第２差動増幅回路と、前記第２差動増幅回路の出力端にゲートが接続されて出力電圧を出力する第２トランジスタと、を有する第２の差動増幅器と、
前記第２の差動増幅器の前記第２トランジスタの出力端と前記第２の差動増幅器の第４入力端との間に接続される第３抵抗部と、
前記第２基準電圧と前記第２の差動増幅器の第４入力端との間に接続される第４抵抗部と、
前記第２の差動増幅器の出力電圧及び前記第３基準電圧に応答して前記温度変化に従って変化する電圧を生じる可変電圧生成器とを備え、
前記可変電圧生成器は、
一端に前記第２の差動増幅器の出力電圧が印加され、他端及びゲートが共通接続される第３トランジスタと、
一端が前記第３トランジスタの他端に接続され、他端及びゲートが前記温度変化に従って変化する電圧の出力されるノードに共通接続される第４トランジスタと、
ドレインが前記ノードに接続され、ゲートに第３基準電圧が印加され、ソースに前記第２基準電圧が印加されるＮＭＯＳトランジスタとを備えることを特徴とする半導体装置の内部基準電圧生成回路。 - 前記第１抵抗部は、一つ以上のＰＭＯＳトランジスタを含むことを特徴とする請求項１に記載の半導体装置の内部基準電圧生成回路。
- 前記ＰＭＯＳトランジスタのゲート電圧が温度によって可変となることを特徴とする請求項２に記載の半導体装置の内部基準電圧生成回路。
- 前記第３基準電圧は、前記第１基準電圧と同じ値であることを特徴とする請求項１に記載の半導体装置の内部基準電圧生成回路。
- 前記第２基準電圧は、接地電圧と同じ値であることを特徴とする請求項１に記載の半導体装置の内部基準電圧生成回路。
- 前記第３抵抗部及び前記第４抵抗部は、トランジスタを含むことを特徴とする請求項１に記載の半導体装置の内部基準電圧生成回路。
- 前記第３トランジスタ及び前記第４トランジスタは弱反転領域において動作することを特徴とする請求項１に記載の半導体装置の内部基準電圧生成回路。
- 前記第３トランジスタ及び前記第４トランジスタは、強反転領域において動作することを特徴とする請求項１に記載の半導体装置の内部基準電圧生成回路。
- 第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅する第１差動増幅回路と、前記第１差動増幅回路の出力端にゲートが接続されて内部基準電圧を出力する第１トランジスタと、を有する第１の差動増幅器と、
前記第１の差動増幅器の前記第１トランジスタの出力端と前記第１の差動増幅器の第２入力端との間に接続される第１抵抗部と、
第２基準電圧と前記第１の差動増幅器の第２入力端との間に接続される第２抵抗部と、
温度変化に従って変化する電圧を生じる温度依存可変電圧生成器とを備え、
前記第２抵抗部の抵抗値が、前記温度変化に従って変化する電圧により可変となり、
前記温度依存可変電圧生成器は、
第３入力端を介して入力される第３基準電圧と第４入力端を介して入力される電圧とを差動増幅する第２差動増幅回路と、前記第２差動増幅回路の出力端にゲートが接続されて出力電圧を出力する第２トランジスタと、を有する第２の差動増幅器と、
前記第２の差動増幅器の前記第２トランジスタの出力端と前記第２の差動増幅器の第４入力端との間に接続される第３抵抗部と、
前記第２基準電圧と前記第２の差動増幅器の第４入力端との間に接続される第４抵抗部と、
前記第２の差動増幅器の出力電圧及び前記第３基準電圧に応答して前記温度変化に従って変化する電圧を生じる可変電圧生成器とを備え、
前記可変電圧生成器は、
一端に前記第２の差動増幅器の出力電圧が印加され、他端及びゲートが共通接続される第３トランジスタと、
一端が前記第３トランジスタの他端に接続され、他端及びゲートが前記温度変化に従って変化する電圧の出力されるノードに共通接続される第４トランジスタと、
ドレインが前記ノードに接続され、ゲートに第３基準電圧が印加され、ソースに前記第２基準電圧が印加されるＮＭＯＳトランジスタとを備えることを特徴とする半導体装置の内部基準電圧生成回路。 - 前記第２抵抗部は、一つ以上のＮＭＯＳトランジスタを含むことを特徴とする請求項９に記載の半導体装置の内部基準電圧生成回路。
- 前記ＮＭＯＳトランジスタのゲート電圧が温度によって可変となることを特徴とする請求項１０に記載の半導体装置の内部基準電圧生成回路。
- 温度変化に従って変化する内部基準電圧を生じる内部基準電圧生成回路と、
前記内部基準電圧とフィードバックされる内部供給電圧とを比較する比較器と、
前記比較器の出力信号に応答して、外部供給電圧を受信して前記内部供給電圧を出力するドライバとを備え、
前記内部基準電圧生成回路は、
第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅する第１差動増幅回路と、前記第１差動増幅回路との出力端にゲートが接続されて前記内部基準電圧を出力する第１トランジスタと、を有する第１の差動増幅器と、
前記第１の差動増幅器の前記第１トランジスタの出力端と前記第１の差動増幅器の第２入力端との間に接続される第１抵抗部と、
第２基準電圧と前記第１の差動増幅器の第２入力端との間に接続される第２抵抗部と、
温度変化に従って変化する電圧を生じる温度依存可変電圧生成器とを備え、
前記第１抵抗部の抵抗値が、前記温度変化に従って変化する電圧により可変となり、
前記温度依存可変電圧生成器は、
第３入力端を介して入力される第３基準電圧と第４入力端を介して入力される電圧とを差動増幅する第２差動増幅回路と、前記第２差動増幅回路の出力端にゲートが接続されて出力電圧を出力する第２トランジスタと、を有する第２の差動増幅器と、
前記第２の差動増幅器の前記第２トランジスタの出力端と前記第２の差動増幅器の第４入力端との間に接続される第３抵抗部と、
前記第２基準電圧と前記第２の差動増幅器の第４入力端との間に接続される第４抵抗部と、
前記第２の差動増幅器の出力電圧及び前記第３基準電圧に応答して前記温度変化に従って変化する電圧を生じる可変電圧生成器とを備え、
前記可変電圧生成器は、
一端に前記第２の差動増幅器の出力電圧が印加され、他端及びゲートが共通接続される第３トランジスタと、
一端が前記第３トランジスタの他端に接続され、他端及びゲートが前記可変電圧の出力されるノードに共通接続される第４トランジスタと、
ドレインが前記ノードに接続され、ゲートに前記第３基準電圧が印加され、ソースに前記第２基準電圧が印加されるＮＭＯＳトランジスタとを備えることを特徴とする半導体装置の内部供給電圧生成回路。 - 前記第１抵抗部は、一つ以上のＰＭＯＳトランジスタを含むことを特徴とする請求項１２に記載の半導体装置の内部供給電圧生成回路。
- 前記ＰＭＯＳトランジスタのゲート電圧が温度によって可変となることを特徴とする請求項１３に記載の半導体装置の内部供給電圧生成回路。
- 前記第３基準電圧は、前記第１基準電圧と同じ値であることを特徴とする請求項１２に記載の半導体装置の内部供給電圧生成回路。
- 前記第２基準電圧は、接地電圧と同じ値であることを特徴とする請求項１２に記載の半導体装置の内部供給電圧生成回路。
- 前記第３抵抗部及び第４抵抗部は、トランジスタを含むことを特徴とする請求項１２に記載の半導体装置の内部供給電圧生成回路。
- 前記第３トランジスタ及び前記第４トランジスタは、弱反転領域において動作することを特徴とする請求項１２に記載の半導体装置の内部供給電圧生成回路。
- 前記第３トランジスタ及び前記第４トランジスタは、強反転領域において動作することを特徴とする請求項１２に記載の半導体装置の内部供給電圧生成回路。
- 温度変化に従って変化する内部基準電圧を生じる内部基準電圧生成回路と、
前記内部基準電圧とフィードバックされる内部供給電圧とを比較する比較器と、
前記比較器の出力信号に応答して、外部供給電圧を受信して前記内部供給電圧を出力するドライバとを備え、
前記内部基準電圧生成回路は、
第１入力端を介して入力される第１基準電圧と第２入力端を介して入力される入力電圧とを差動増幅する第１差動増幅回路と、前記第１差動増幅回路との出力端にゲートが接続されて前記内部基準電圧を出力する第１トランジスタと、を有する第１の差動増幅器と、
前記第１の差動増幅器の前記第１トランジスタの出力端と前記第１の差動増幅器の第２入力端との間に接続される第１抵抗部と、
第２基準電圧と前記第１の差動増幅器の第２入力端との間に接続される第２抵抗部と、 温度変化に従って変化する電圧を生じる温度依存可変電圧生成器とを備え、
前記第２抵抗部の抵抗値が、前記温度変化に従って変化する電圧により可変となり、
前記温度依存可変電圧生成器は、
第３入力端を介して入力される第３基準電圧と第４入力端を介して入力される電圧とを差動増幅する第２差動増幅回路と、前記第２差動増幅回路の出力端にゲートが接続されて出力電圧を出力する第２トランジスタと、を有する第２の差動増幅器と、
前記第２の差動増幅器の前記第２トランジスタの出力端と前記第２の差動増幅器の第４入力端との間に接続される第３抵抗部と、
前記第２基準電圧と前記第２の差動増幅器の第４入力端との間に接続される第４抵抗部と、
前記第２の差動増幅器の出力電圧及び前記第３基準電圧に応答して前記温度変化に従って変化する電圧を生じる可変電圧生成器とを備え、
前記可変電圧生成器は、
一端に前記第２の差動増幅器の出力電圧が印加され、他端及びゲートが共通接続される第３トランジスタと、
一端が前記第３トランジスタの他端に接続され、他端及びゲートが前記可変電圧の出力されるノードに共通接続される第４トランジスタと、
ドレインが前記ノードに接続され、ゲートに前記第３基準電圧が印加され、ソースに前記第２基準電圧が印加されるＮＭＯＳトランジスタとを備えることを特徴とする半導体装置の内部供給電圧生成回路。 - 前記第２抵抗部は、一つ以上のＮＭＯＳトランジスタを含むことを特徴とする請求項２０に記載の半導体装置の内部供給電圧生成回路。
- 前記ＮＭＯＳトランジスタのゲート電圧が温度によって可変となることを特徴とする請求項２１に記載の半導体装置の内部供給電圧生成回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0039760A KR100393226B1 (ko) | 2001-07-04 | 2001-07-04 | 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로 |
| KR2001-039760 | 2001-07-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114728A JP2003114728A (ja) | 2003-04-18 |
| JP4574938B2 true JP4574938B2 (ja) | 2010-11-04 |
Family
ID=19711741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002190099A Expired - Fee Related JP4574938B2 (ja) | 2001-07-04 | 2002-06-28 | 半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6791308B2 (ja) |
| JP (1) | JP4574938B2 (ja) |
| KR (1) | KR100393226B1 (ja) |
| CN (1) | CN1316619C (ja) |
| DE (1) | DE10230346A1 (ja) |
| TW (1) | TW577190B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004133800A (ja) * | 2002-10-11 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置 |
| KR100560945B1 (ko) * | 2003-11-26 | 2006-03-14 | 매그나칩 반도체 유한회사 | 온-칩 기준전압 발생장치를 구비하는 반도체 칩 |
| KR100738957B1 (ko) * | 2005-09-13 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 내부전압 발생장치 |
| US7626448B2 (en) | 2005-09-28 | 2009-12-01 | Hynix Semiconductor, Inc. | Internal voltage generator |
| US7259543B2 (en) * | 2005-10-05 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co. | Sub-1V bandgap reference circuit |
| KR100757917B1 (ko) * | 2005-11-29 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 기준전압 생성장치 |
| JP4851192B2 (ja) * | 2006-01-27 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 差動信号受信回路 |
| KR100825029B1 (ko) * | 2006-05-31 | 2008-04-24 | 주식회사 하이닉스반도체 | 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자 |
| KR100792441B1 (ko) * | 2006-06-30 | 2008-01-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100799836B1 (ko) * | 2006-09-11 | 2008-01-31 | 삼성전기주식회사 | 온도 변화에 둔감한 출력 보상 회로 |
| KR101358930B1 (ko) * | 2007-07-23 | 2014-02-05 | 삼성전자주식회사 | 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로 |
| DE102007035369A1 (de) * | 2007-07-27 | 2009-02-05 | Sitronic Ges. für elektrotechnische Ausrüstung GmbH & Co. KG | Schaltungsanordnung zur temperaturabhängigen Laststromregelung |
| KR100859839B1 (ko) * | 2007-08-29 | 2008-09-23 | 주식회사 하이닉스반도체 | 코아전압 발생회로 |
| KR101212736B1 (ko) * | 2007-09-07 | 2012-12-14 | 에스케이하이닉스 주식회사 | 코어전압 발생회로 |
| KR100868253B1 (ko) * | 2007-09-12 | 2008-11-12 | 주식회사 하이닉스반도체 | 반도체장치의 기준전압발생회로 |
| US7646234B2 (en) * | 2007-09-20 | 2010-01-12 | Qimonda Ag | Integrated circuit and method of generating a bias signal for a data signal receiver |
| JP5040014B2 (ja) * | 2007-09-26 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| KR100902053B1 (ko) * | 2007-10-09 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 기준 전압 발생회로 |
| KR100915151B1 (ko) * | 2007-11-23 | 2009-09-03 | 한양대학교 산학협력단 | 노이즈에 강한 기준 전압 발생 회로 |
| TWI351591B (en) | 2007-12-05 | 2011-11-01 | Ind Tech Res Inst | Voltage generating apparatus |
| KR100924353B1 (ko) * | 2008-03-28 | 2009-11-02 | 주식회사 하이닉스반도체 | 내부전압 발생 장치 |
| IT1397432B1 (it) * | 2009-12-11 | 2013-01-10 | St Microelectronics Rousset | Circuito generatore di una grandezza elettrica di riferimento. |
| CN103812452B (zh) * | 2012-11-14 | 2016-09-21 | 环旭电子股份有限公司 | 电子***、射频功率放大器及其温度补偿方法 |
| KR20140079046A (ko) * | 2012-12-18 | 2014-06-26 | 에스케이하이닉스 주식회사 | 차동 증폭 회로 |
| CN104457796A (zh) * | 2013-09-17 | 2015-03-25 | 英属维京群岛商中央数位公司 | 感测模块 |
| KR20160072703A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 기준전압 생성회로 |
| TWI549406B (zh) * | 2015-11-20 | 2016-09-11 | 明緯（廣州）電子有限公司 | 具溫度補償功能的回授電路 |
| EP3393524B1 (en) | 2015-12-22 | 2022-04-06 | The Regents of The University of Colorado, A Body Corporate | Protecting rnas from degradation using engineered viral rnas |
| CN108962306A (zh) * | 2017-05-17 | 2018-12-07 | 上海磁宇信息科技有限公司 | 自动优化写电压的磁性存储器及其操作方法 |
| JP6767330B2 (ja) * | 2017-09-20 | 2020-10-14 | 株式会社東芝 | レギュレータアンプ回路 |
| US11137788B2 (en) * | 2018-09-04 | 2021-10-05 | Stmicroelectronics International N.V. | Sub-bandgap compensated reference voltage generation circuit |
| CN109738108B (zh) * | 2019-01-07 | 2021-05-04 | 安徽天健环保车辆部件有限公司 | 一种车用电阻式气压传感器及其工作方法 |
| US11061452B2 (en) * | 2019-09-13 | 2021-07-13 | Silicon Laboratories Inc. | Integrated circuit with enhanced operation over operating ranges utilizing a process signal to fine tune a voltage boosting operation |
| US11353901B2 (en) * | 2019-11-15 | 2022-06-07 | Texas Instruments Incorporated | Voltage threshold gap circuits with temperature trim |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06259150A (ja) * | 1992-10-15 | 1994-09-16 | Mitsubishi Electric Corp | 電圧供給回路および内部降圧回路 |
| JPH09265329A (ja) * | 1996-03-27 | 1997-10-07 | New Japan Radio Co Ltd | バイアス発生回路およびレギュレータ回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| KR940007298B1 (ko) * | 1992-05-30 | 1994-08-12 | 삼성전자 주식회사 | Cmos트랜지스터를 사용한 기준전압 발생회로 |
| US5327028A (en) * | 1992-06-22 | 1994-07-05 | Linfinity Microelectronics, Inc. | Voltage reference circuit with breakpoint compensation |
| US5455510A (en) * | 1994-03-11 | 1995-10-03 | Honeywell Inc. | Signal comparison circuit with temperature compensation |
| US6232832B1 (en) * | 1994-07-19 | 2001-05-15 | Honeywell International Inc | Circuit for limiting an output voltage to a percent of a variable supply voltage |
| KR0148732B1 (ko) * | 1995-06-22 | 1998-11-02 | 문정환 | 반도체 소자의 기준전압 발생회로 |
| US5686821A (en) * | 1996-05-09 | 1997-11-11 | Analog Devices, Inc. | Stable low dropout voltage regulator controller |
| US5777509A (en) * | 1996-06-25 | 1998-07-07 | Symbios Logic Inc. | Apparatus and method for generating a current with a positive temperature coefficient |
| KR100253645B1 (ko) * | 1996-09-13 | 2000-04-15 | 윤종용 | 기준 전압 발생 회로 |
| KR100308186B1 (ko) * | 1998-09-02 | 2001-11-30 | 윤종용 | 반도체집적회로장치의기준전압발생회로 |
| US6163202A (en) * | 1998-10-05 | 2000-12-19 | Lucent Technologies Inc. | Temperature compensation circuit for semiconductor switch and method of operation thereof |
| JP3385995B2 (ja) * | 1999-03-01 | 2003-03-10 | 日本電気株式会社 | 過電流検出回路及びこれを内蔵した半導体集積回路 |
| KR100308255B1 (ko) * | 1999-12-21 | 2001-10-17 | 윤종용 | 저전원전압 반도체 장치의 기준전압 발생회로 및 방법 |
| US6211661B1 (en) * | 2000-04-14 | 2001-04-03 | International Business Machines Corporation | Tunable constant current source with temperature and power supply compensation |
| US6507233B1 (en) * | 2001-08-02 | 2003-01-14 | Texas Instruments Incorporated | Method and circuit for compensating VT induced drift in monolithic logarithmic amplifier |
-
2001
- 2001-07-04 KR KR10-2001-0039760A patent/KR100393226B1/ko not_active IP Right Cessation
-
2002
- 2002-06-18 TW TW091113259A patent/TW577190B/zh not_active IP Right Cessation
- 2002-06-26 US US10/179,202 patent/US6791308B2/en not_active Expired - Lifetime
- 2002-06-28 JP JP2002190099A patent/JP4574938B2/ja not_active Expired - Fee Related
- 2002-07-03 CN CNB021401446A patent/CN1316619C/zh not_active Expired - Fee Related
- 2002-07-03 DE DE10230346A patent/DE10230346A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06259150A (ja) * | 1992-10-15 | 1994-09-16 | Mitsubishi Electric Corp | 電圧供給回路および内部降圧回路 |
| JPH09265329A (ja) * | 1996-03-27 | 1997-10-07 | New Japan Radio Co Ltd | バイアス発生回路およびレギュレータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6791308B2 (en) | 2004-09-14 |
| JP2003114728A (ja) | 2003-04-18 |
| KR20030003904A (ko) | 2003-01-14 |
| CN1316619C (zh) | 2007-05-16 |
| KR100393226B1 (ko) | 2003-07-31 |
| US20030011351A1 (en) | 2003-01-16 |
| TW577190B (en) | 2004-02-21 |
| DE10230346A1 (de) | 2003-02-20 |
| CN1395310A (zh) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4574938B2 (ja) | 半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路 | |
| JP3095809B2 (ja) | 基準発生器 | |
| US8446215B2 (en) | Constant voltage circuit | |
| KR101465598B1 (ko) | 기준 전압 발생 장치 및 방법 | |
| US8384370B2 (en) | Voltage regulator with an overcurrent protection circuit | |
| JP2531104B2 (ja) | 基準電位発生回路 | |
| JP5285371B2 (ja) | バンドギャップ基準電圧回路 | |
| US7375504B2 (en) | Reference current generator | |
| US6034519A (en) | Internal supply voltage generating circuit | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| JPH06224648A (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| US6528978B2 (en) | Reference voltage generator | |
| JP2008217203A (ja) | レギュレータ回路 | |
| JP2000066749A (ja) | 基準電圧発生回路 | |
| US7385437B2 (en) | Digitally tunable high-current current reference with high PSRR | |
| US7638996B2 (en) | Reference current generator circuit | |
| JPH0675648A (ja) | 基準電流発生回路 | |
| JP4355710B2 (ja) | Ｍｏｓ型基準電圧発生回路 | |
| US5864230A (en) | Variation-compensated bias current generator | |
| JP2000175441A (ja) | チャージポンプ回路 | |
| KR20080003048A (ko) | 기준 전압 발생 회로 | |
| KR100380978B1 (ko) | 기준전압 발생기 | |
| KR0172436B1 (ko) | 반도체 장치의 기준전압 발생회로 | |
| KR100256118B1 (ko) | 온도 보상 특성을 갖는 내부전압 강하회로 | |
| KR20040084176A (ko) | 전류 기준회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |