JP4557003B2 - 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート - Google Patents
多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート Download PDFInfo
- Publication number
- JP4557003B2 JP4557003B2 JP2007507604A JP2007507604A JP4557003B2 JP 4557003 B2 JP4557003 B2 JP 4557003B2 JP 2007507604 A JP2007507604 A JP 2007507604A JP 2007507604 A JP2007507604 A JP 2007507604A JP 4557003 B2 JP4557003 B2 JP 4557003B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass material
- multilayer ceramic
- ceramic substrate
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Description
また、上述の粘度低下物質が、遷移元素の酸化物を含む場合、焼成工程では、遷移元素の酸化物のイオンがガラス材料中に拡散することによって、ガラス材料の溶融物の粘度を下げることが行なわれる。このように、ガラス材料の溶融物の粘度が下がるのは、遷移元素の酸化物のイオンがガラス材料の酸素架橋を切断するためであると考えられる。
2 基材層
3 拘束層
4 介在層
5〜7,23 導体膜
8 ビアホール導体
11 生の積層体
12 収縮抑制層
16〜20 複合グリーンシート
26 キャビティ
1.試料の作製
この実験例では、次のような試料1〜4の各々に係る多層セラミック基板を作製した。
試料1は、この発明の範囲内にある実施例に該当するもので、図14に示すような構造を有している。図14において、(a)は、多層セラミック基板31を断面で示す正面図であり、(b)は、多層セラミック基板31の底面図である。多層セラミック基板31は、基材層32、拘束層33および介在層34を備え、1層の拘束層33に対して、各側に、各々1層の介在層34を介して、各々3層の基材層23を積層した構造を有している。また、多層セラミック基板31は、その底面上に、ストライプ状に延びる複数の導体膜35を形成している。
試料2は、この発明の範囲内にある実施例に該当するもので、図14に示すような構造を有している。試料2では、試料1と比較して、多層セラミック基板31における介在層34の組成を変更したことを除いて、試料1の場合と同様の方法によって、多層セラミック基板31を作製した。
試料3は、この発明の範囲外にある比較例に該当するもので、図15に示すような構造を有している。図15において、図14に示した要素に相当する要素には同様の参照符号を付している。図15に示した多層セラミック基板41は、図14に示した多層セラミック基板31と比較して、介在層34を備えていない点で相違している。
試料4は、この発明の範囲外の比較例となるものであり、前述した試料1と比較して、基材層32となるべきグリーンシートの組成が異なっている。
以上のような試料1〜4の各々について、焼成によるX−Y方向収縮率、ならびに多層セラミック基板の吸水率および反りをそれぞれ評価した。なお、これらの評価は、焼成温度を、860℃、880℃、900℃および920℃のそれぞれに設定して焼成して得られた各試料について行なった。表1にX−Y方向収縮率の評価結果が、表2に吸水率の評価結果が、表3に反りの評価結果がそれぞれ示されている。
この実験例は、多層セラミック基板に備える基材層、拘束層および介在層の各々の熱膨張係数についての好ましい関係を求めるために実施した。
(1)基材層用グリーンシート
平均粒径4μmであって、単独では結晶化しないSiO2−BaO−Al2O3−K2O−B2O3(37:15:27:5:16)系ガラス粉末60重量部と、平均粒径0.35μmのアルミナ粉末40重量部と、分散媒しての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、基材層となるべき厚み100μmのグリーンシートを得た。
図16は、試料としての多層セラミック基板51を得るために作製される、分割前のマザー基板50の外観を示す平面図である。図17は、図16に示したマザー基板50を分割して得られた試料としての多層セラミック基板51を示すもので、(a)は、(b)または(c)の線A−Aに沿う断面図であり、(b)は、(a)のB−Bに沿う断面図であり、(c)は、(a)の線C−Cに沿う断面図である。
上記試料11〜26の各々に係る多層セラミック基板51について、耐電圧および内部クラックの有無を評価した。その結果が表7に示されている。なお、各試料に係る多層セラミック基板51において、導体膜57と導体膜58との対向面積は1mm2であり、導体膜57と導体膜58との間隔は15μmであった。
Claims (24)
- ガラス材料および第1のセラミック材料を含む第1の粉体の集合体をもって構成される基材層と、
前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体の集合体をもって構成される拘束層と、
前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体の集合体をもって構成される介在層と、
前記基材層、前記拘束層および前記介在層の少なくとも1つの主面に沿って形成される導体膜と
を備え、
前記ガラス材料は、結晶化しないものであり、
前記粘度低下物質は、遷移元素の酸化物を含み、
前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置していて、
前記第1の粉体の少なくとも一部は、焼結状態であり、
前記第2の粉体は、未焼結状態にあるが、前記ガラス材料を含む前記第1の粉体の一部および前記第3の粉体の一部が前記拘束層に拡散あるいは流動することによって、互いに固着されている、
多層セラミック基板。 - ガラス材料および第1のセラミック材料を含む第1の粉体の集合体をもって構成される基材層と、
前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体の集合体をもって構成される拘束層と、
前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体の集合体をもって構成される介在層と、
前記基材層、前記拘束層および前記介在層の少なくとも1つの主面に沿って形成される導体膜と
を備え、
前記ガラス材料は、結晶化しないものであり、
前記粘度低下物質は、前記基材層に含まれる前記ガラス材料よりも低粘度の低粘度ガラス材料および/または前記基材層に含まれる前記ガラス材料よりも低融点の低融点ガラス材料を含み、
前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置していて、
前記第1の粉体の少なくとも一部は、焼結状態であり、
前記第2の粉体は、未焼結状態にあるが、前記ガラス材料を含む前記第1の粉体の一部および前記第3の粉体の一部が前記拘束層に拡散あるいは流動することによって、互いに固着されている、
多層セラミック基板。 - 前記基材層に含まれる前記ガラス材料の一部は、前記拘束層の全域に拡散あるいは流動しており、前記第2の粉体のすべてが、前記ガラス材料の一部によって互いに固着されている、請求項1または2に記載の多層セラミック基板。
- 前記ガラス材料は、前記第1の粉体の少なくとも一部を焼結させるための焼成工程より前の段階でガラス化されていたものを含む、請求項1または2に記載の多層セラミック基板。
- 前記ガラス材料は、前記第1の粉体の少なくとも一部を焼結させるための焼成工程により溶融してガラス化されたものを含む、請求項1または2に記載の多層セラミック基板。
- 複数の前記基材層を備え、積層方向に隣り合う前記基材層間において、前記介在層、前記拘束層および前記介在層がこの順序で積層されている積層構造部分を備える、請求項1または2に記載の多層セラミック基板。
- 前記介在層、前記拘束層および前記介在層を介在させて積層方向に隣り合う前記基材層の各々における単位体積あたりの前記ガラス材料の含有量は、互いに等しい、請求項6に記載の多層セラミック基板。
- 複数の前記拘束層を備え、積層方向に隣り合う前記拘束層間において、前記介在層、前記基材層および前記介在層がこの順序で積層されている積層構造部分を備える、請求項1または2に記載の多層セラミック基板。
- 前記拘束層は前記基材層より薄い、請求項1または2に記載の多層セラミック基板。
- その少なくとも一方の主面に沿って開口を位置させているキャビティをさらに備える、請求項1または2に記載の多層セラミック基板。
- 前記基材層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で2.0ppm/℃以下であり、かつ、前記拘束層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で2.0ppm/℃以下である、請求項1または2に記載の多層セラミック基板。
- ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体を含む、生の状態にある介在層と、前記基材層、前記拘束層および前記介在層の少なくとも1つの主面に沿って形成される導体膜とを備え、前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置している、そのような生の積層体を作製する、積層体作製工程と、
前記第1の粉体の少なくとも一部を焼結させるとともに、前記ガラス材料を含む前記第1の粉体の一部および前記第3の粉体の一部を前記拘束層に拡散あるいは流動させることによって、前記第2の粉体を、焼結させずに、互いに固着させるように、前記生の積層体を所定の温度で焼成する、焼成工程と
を備え、
前記ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分は、結晶化しないものであり、
前記粘度低下物質は、遷移元素の酸化物を含み、前記焼成工程は、前記遷移元素の酸化物のイオンが前記ガラス材料中に拡散することによって、前記ガラス材料の溶融物の粘度を下げる工程を備える、
多層セラミック基板の製造方法。 - ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体を含む、生の状態にある介在層と、前記基材層、前記拘束層および前記介在層の少なくとも1つの主面に沿って形成される導体膜とを備え、前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置している、そのような生の積層体を作製する、積層体作製工程と、
前記第1の粉体の少なくとも一部を焼結させるとともに、前記ガラス材料を含む前記第1の粉体の一部および前記第3の粉体の一部を前記拘束層に拡散あるいは流動させることによって、前記第2の粉体を、焼結させずに、互いに固着させるように、前記生の積層体を所定の温度で焼成する、焼成工程と
を備え、
前記ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分は、結晶化しないものであり、
前記粘度低下物質は、前記基材層に含まれる前記ガラス材料よりも低粘度の低粘度ガラス材料および/または前記基材層に含まれる前記ガラス材料よりも低融点の低融点ガラス材料を含み、前記焼成工程は、前記低粘度ガラス材料および/または低融点ガラス材料が前記ガラス材料に混ざることによって、前記ガラス材料の溶融物の粘度を下げる工程を備える、
多層セラミック基板の製造方法。 - 前記焼成工程において、前記基材層に含まれる前記ガラス材料の一部は、前記拘束層の全域に拡散あるいは流動し、前記第2の粉体のすべてを互いに固着させる、請求項12または13に記載の多層セラミック基板の製造方法。
- 前記焼成工程は、前記ガラス材料となり得るガラス成分を溶融してガラス化する工程を含む、請求項12または13に記載の多層セラミック基板の製造方法。
- 前記生の積層体は複数の前記基材層を備え、積層方向に隣り合う前記基材層間において、前記介在層、前記拘束層および前記介在層がこの順序で積層されており、前記焼成工程の後、前記介在層、前記拘束層および前記介在層を介在させて積層方向に隣り合う前記基材層の各々における単位体積あたりの前記ガラス材料の含有量は、互いに等しくなるように、前記基材層の各厚みが設定される、請求項12または13に記載の多層セラミック基板の製造方法。
- 前記生の積層体は、前記導体膜に電気的に接続されかつ特定の前記基材層を厚み方向に貫通するように設けられるビアホール導体を備えるとともに、その両主面上に形成されかつ前記拘束層と同じ組成を有する収縮抑制層を備え、前記焼成工程の後、未焼結の前記収縮抑制層を除去する工程をさらに備える、請求項12または13に記載の多層セラミック基板の製造方法。
- 前記ビアホール導体は、前記生の積層体の積層方向における最も端に位置する前記基材層に設けられるものを含む、請求項17に記載の多層セラミック基板の製造方法。
- 前記生の積層体において、前記基材層が前記収縮抑制層に接している、請求項17に記載の多層セラミック基板の製造方法。
- 前記焼成工程の後、前記基材層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で2.0ppm/℃以下となり、かつ、前記拘束層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で2.0ppm/℃以下となるようにされる、請求項12または13に記載の多層セラミック基板の製造方法。
- ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体を含む、生の状態にある介在層とを備え、前記ガラス材料は、結晶化しないものであり、前記粘度低下物質は、遷移元素の酸化物を含み、前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置している、多層セラミック基板作製用複合グリーンシート。
- ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体を含む、生の状態にある介在層とを備え、前記ガラス材料は、結晶化しないものであり、前記粘度低下物質は、前記基材層に含まれる前記ガラス材料よりも低粘度の低粘度ガラス材料および/または前記基材層に含まれる前記ガラス材料よりも低融点の低融点ガラス材料を含み、前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置している、多層セラミック基板作製用複合グリーンシート。
- ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体を含む、生の状態にある介在層とを備え、前記ガラス材料は、結晶化しないものであり、前記粘度低下物質は、遷移元素の酸化物を含み、第1の前記基材層、第1の前記介在層、前記拘束層、第2の前記介在層および第2の前記基材層がこの順序で積層されている、多層セラミック基板作製用複合グリーンシート。
- ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第3の粉体を含む、生の状態にある介在層とを備え、前記ガラス材料は、結晶化しないものであり、前記粘度低下物質は、前記基材層に含まれる前記ガラス材料よりも低粘度の低粘度ガラス材料および/または前記基材層に含まれる前記ガラス材料よりも低融点の低融点ガラス材料を含み、第1の前記基材層、第1の前記介在層、前記拘束層、第2の前記介在層および第2の前記基材層がこの順序で積層されている、多層セラミック基板作製用複合グリーンシート。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005194147 | 2005-07-01 | ||
JP2005194147 | 2005-07-01 | ||
JP2006124763 | 2006-04-28 | ||
JP2006124763 | 2006-04-28 | ||
PCT/JP2006/312302 WO2007004415A1 (ja) | 2005-07-01 | 2006-06-20 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007004415A1 JPWO2007004415A1 (ja) | 2009-01-22 |
JP4557003B2 true JP4557003B2 (ja) | 2010-10-06 |
Family
ID=37604288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007507604A Expired - Fee Related JP4557003B2 (ja) | 2005-07-01 | 2006-06-20 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
Country Status (3)
Country | Link |
---|---|
US (1) | US7781066B2 (ja) |
JP (1) | JP4557003B2 (ja) |
WO (1) | WO2007004415A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009151006A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社村田製作所 | セラミック成形体の製造方法 |
JP5862004B2 (ja) * | 2010-10-25 | 2016-02-16 | 三菱マテリアル株式会社 | 銀焼結体の製造方法 |
KR20130016682A (ko) * | 2011-08-08 | 2013-02-18 | 에스케이하이닉스 주식회사 | 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법 |
JOP20200094A1 (ar) | 2014-01-24 | 2017-06-16 | Dana Farber Cancer Inst Inc | جزيئات جسم مضاد لـ pd-1 واستخداماتها |
JOP20200096A1 (ar) | 2014-01-31 | 2017-06-16 | Children’S Medical Center Corp | جزيئات جسم مضاد لـ tim-3 واستخداماتها |
KR102442436B1 (ko) | 2014-03-14 | 2022-09-15 | 노파르티스 아게 | Lag-3에 대한 항체 분자 및 그의 용도 |
JP5941588B2 (ja) * | 2014-09-01 | 2016-06-29 | Dowaエレクトロニクス株式会社 | 接合材およびそれを用いた接合方法 |
US11344620B2 (en) | 2014-09-13 | 2022-05-31 | Novartis Ag | Combination therapies |
WO2016054555A2 (en) | 2014-10-03 | 2016-04-07 | Novartis Ag | Combination therapies |
AU2015333687B2 (en) | 2014-10-14 | 2021-03-18 | Dana-Farber Cancer Institute, Inc. | Antibody molecules to PD-L1 and uses thereof |
DE102014118749A1 (de) * | 2014-12-16 | 2016-06-16 | Epcos Ag | Verzugsarme keramische Trägerplatte und Verfahren zur Herstellung |
EP3233918A1 (en) | 2014-12-19 | 2017-10-25 | Novartis AG | Combination therapies |
PT3317301T (pt) | 2015-07-29 | 2021-07-09 | Novartis Ag | Terapias de associação compreendendo moléculas de anticorpo contra lag-3 |
WO2017019897A1 (en) | 2015-07-29 | 2017-02-02 | Novartis Ag | Combination therapies comprising antibody molecules to tim-3 |
CN108697791B (zh) | 2015-11-03 | 2022-08-23 | 詹森生物科技公司 | 特异性结合pd-1的抗体及其用途 |
CN108495651A (zh) | 2015-12-17 | 2018-09-04 | 诺华股份有限公司 | 抗pd-1的抗体分子及其用途 |
CN109156083B (zh) * | 2016-05-17 | 2021-04-02 | 株式会社村田制作所 | 多层陶瓷基板及电子装置 |
AU2018368731A1 (en) | 2017-11-16 | 2020-05-14 | Novartis Ag | Combination therapies |
EP3802609A2 (en) | 2018-05-24 | 2021-04-14 | Janssen Biotech, Inc. | Psma binding agents and uses thereof |
AR116109A1 (es) | 2018-07-10 | 2021-03-31 | Novartis Ag | Derivados de 3-(5-amino-1-oxoisoindolin-2-il)piperidina-2,6-diona y usos de los mismos |
BR112021011874A2 (pt) | 2018-12-20 | 2021-09-08 | Novartis Ag | Regime de dosagem e combinação farmacêutica compreendendo derivados de 3-(1-oxoisoindolin-2-il)piperidina-2,6-diona |
KR20210129672A (ko) | 2019-02-15 | 2021-10-28 | 노파르티스 아게 | 치환된 3-(1-옥소이소인돌린-2-일)피페리딘-2,6-디온 유도체 및 이의 용도 |
MX2021009763A (es) | 2019-02-15 | 2021-09-08 | Novartis Ag | Derivados de 3-(1-oxo-5-(piperidin-4-il)isoindolin-2-il)piperidina -2,6-diona y usos de los mismos. |
AR118720A1 (es) | 2019-04-19 | 2021-10-27 | Janssen Biotech Inc | Métodos para tratar el cáncer de próstata con un anticuerpo anti-psma / cd3 |
CA3165399A1 (en) | 2019-12-20 | 2021-06-24 | Novartis Ag | Uses of anti-tgf-beta antibodies and checkpoint inhibitors for the treatment of proliferative diseases |
BR112022026202A2 (pt) | 2020-06-23 | 2023-01-17 | Novartis Ag | Regime de dosagem compreendendo derivados de 3-(1-oxoisoindolin-2-il)piperidina-2,6-diona |
US20240059789A1 (en) | 2021-01-28 | 2024-02-22 | Janssen Biotech, Inc. | Psma binding proteins and uses thereof |
EP4288434A1 (en) | 2021-02-02 | 2023-12-13 | Les Laboratoires Servier | Selective bcl-xl protac compounds and methods of use |
WO2022195551A1 (en) | 2021-03-18 | 2022-09-22 | Novartis Ag | Biomarkers for cancer and methods of use thereof |
TW202304979A (zh) | 2021-04-07 | 2023-02-01 | 瑞士商諾華公司 | 抗TGFβ抗體及其他治療劑用於治療增殖性疾病之用途 |
AR125874A1 (es) | 2021-05-18 | 2023-08-23 | Novartis Ag | Terapias de combinación |
WO2023225336A1 (en) | 2022-05-20 | 2023-11-23 | Novartis Ag | Met bcl-xl inhibitor antibody-drug conjugates and methods of use thereof |
WO2023225320A1 (en) | 2022-05-20 | 2023-11-23 | Novartis Ag | Epha2 bcl-xl inhibitor antibody-drug conjugates and methods of use thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181442A (ja) * | 1994-12-21 | 1996-07-12 | Murata Mfg Co Ltd | セラミック多層基板 |
JP2000315864A (ja) * | 1999-03-03 | 2000-11-14 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP2002094244A (ja) * | 2000-09-19 | 2002-03-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法および未焼成セラミック積層体 |
JP2003273515A (ja) * | 2002-03-07 | 2003-09-26 | Phycomp Taiwan Ltd | セラミックの低温焼結の間の収縮を低減するための方法および抑制層 |
JP2005504656A (ja) * | 2001-10-01 | 2005-02-17 | ヘラエウス インコーポレイテッド | マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5085720A (en) * | 1990-01-18 | 1992-02-04 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of green ceramic bodies |
EP0511301B1 (en) | 1990-01-18 | 1994-12-28 | E.I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of green ceramic bodies |
US5254191A (en) * | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
JPH05335183A (ja) * | 1992-05-28 | 1993-12-17 | Murata Mfg Co Ltd | 多層基板を備えた電子部品及びその製造方法 |
JP3601671B2 (ja) * | 1998-04-28 | 2004-12-15 | 株式会社村田製作所 | 複合積層体の製造方法 |
JP3601679B2 (ja) * | 1999-07-27 | 2004-12-15 | 株式会社村田製作所 | 複合積層体の製造方法 |
JP3633435B2 (ja) * | 2000-04-10 | 2005-03-30 | 株式会社村田製作所 | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 |
JP3872285B2 (ja) * | 2000-11-24 | 2007-01-24 | 京セラ株式会社 | ガラスセラミック基板の製造方法 |
JP4557417B2 (ja) * | 2000-12-26 | 2010-10-06 | 京セラ株式会社 | 低温焼成セラミック配線基板の製造方法 |
JP2004200679A (ja) * | 2002-12-05 | 2004-07-15 | Kyocera Corp | 多層回路基板の製造方法 |
JP2006173422A (ja) | 2004-12-17 | 2006-06-29 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
-
2006
- 2006-06-20 WO PCT/JP2006/312302 patent/WO2007004415A1/ja active Application Filing
- 2006-06-20 JP JP2007507604A patent/JP4557003B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-20 US US11/765,517 patent/US7781066B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181442A (ja) * | 1994-12-21 | 1996-07-12 | Murata Mfg Co Ltd | セラミック多層基板 |
JP2000315864A (ja) * | 1999-03-03 | 2000-11-14 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP2002094244A (ja) * | 2000-09-19 | 2002-03-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法および未焼成セラミック積層体 |
JP2005504656A (ja) * | 2001-10-01 | 2005-02-17 | ヘラエウス インコーポレイテッド | マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途 |
JP2003273515A (ja) * | 2002-03-07 | 2003-09-26 | Phycomp Taiwan Ltd | セラミックの低温焼結の間の収縮を低減するための方法および抑制層 |
Also Published As
Publication number | Publication date |
---|---|
WO2007004415A1 (ja) | 2007-01-11 |
US7781066B2 (en) | 2010-08-24 |
US20070248801A1 (en) | 2007-10-25 |
JPWO2007004415A1 (ja) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557003B2 (ja) | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート | |
JP2002368420A (ja) | ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板 | |
JP4557002B2 (ja) | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート | |
US20030062111A1 (en) | Method of manufacturing glass ceramic multilayer substrate | |
JP6493560B2 (ja) | 多層セラミック基板及び電子部品 | |
JP2008109063A (ja) | セラミック多層基板 | |
WO2018105333A1 (ja) | 多層セラミック基板及び電子装置 | |
JP2008186909A (ja) | セラミック多層基板 | |
JP2008031005A (ja) | 多層セラミック基板および多層セラミック基板作製用複合グリーンシート | |
JP5015550B2 (ja) | ガラスセラミック回路基板およびその製造方法 | |
JP2008030995A (ja) | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート | |
JP2007095862A (ja) | 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法 | |
JP2004200679A (ja) | 多層回路基板の製造方法 | |
JP5300527B2 (ja) | 多層基板およびその製造方法 | |
JP2008135523A (ja) | 多層基板およびその製造方法 | |
JP4645962B2 (ja) | 多層セラミック基板 | |
JP2009231301A (ja) | 多層セラミック基板およびその製造方法 | |
JP4841448B2 (ja) | 分割溝付き配線基板およびその製造方法 | |
JP4507705B2 (ja) | セラミック基板の製造方法および未焼結複合積層体 | |
JP2004296721A (ja) | 複数個取り用大型基板 | |
JP2002290037A (ja) | 回路基板の製造方法 | |
JP2006013354A (ja) | 多層回路基板の製造方法 | |
JP2009010141A (ja) | セラミック多層基板 | |
JP2006270083A (ja) | 集合基板及びその製造方法 | |
JP2008266065A (ja) | セラミック原料組成物、セラミック焼結体、多層セラミック基板およびその製造方法、ならびに多層セラミック基板作製用複合グリーンシート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4557003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |