JP4544809B2

JP4544809B2 - 液晶表示装置

Info

Publication number: JP4544809B2
Application number: JP2002113594A
Authority: JP
Inventors: 宇席鄭; 治宇金; 寶 ▲ヨング▲ 安; 炯坤李; 星 ▲ヒ▼ 趙
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-07-18
Filing date: 2002-04-16
Publication date: 2010-09-15
Anticipated expiration: 2022-04-16
Also published as: JP2003043512A; US7511793B2; CN1397822A; US20030016328A1; US6927830B2; US7218371B2; CN1229669C; US20050237466A1; US20070229747A1

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関する。
液晶表示装置（LCD、liquid crystal display）は、共通電極と色フィルターなどが形成されている上部基板の配向膜と、薄膜トランジスタと画素電極などが形成されている下部基板の配向膜との間に液晶物質を注入しておいて、画素電極と共通電極とに電圧を印加して電界を形成することにより液晶分子の配列を変更し、これによって光の透過率を調節して画像を表示する装置である。
【０００２】
【発明が解決しようとする課題】
しかし、このような液晶表示装置及びその製造方法において、配向膜の状態によって配向膜表面に不純イオンが存在することがある。液晶パネルを製作した後で一定の時間駆動した時に、このような不純イオンは配向膜ラビングで形成された配向方向に沿って移動して液晶パネルの一側角部分に集まる。これは結局、液晶表示装置に暗い色を表示する時に、表示領域の一側角部分が明るく表示される画像不良として現れる。
【０００３】
本発明が目的とする技術的課題は、画像不良を改善する構造を有する液晶表示装置を提供することにある。
【０００４】
本願第１発明は、画面として表示される表示領域とその外側の周辺領域とを含む第１基板と、前記第１基板上に形成されている複数の信号線と、前記信号線と電気的に連結されている複数の画素電極と、前記第１基板上に、画素領域の対角方向に沿って第１の方向から第２の方向に向かってラビングされて形成されている配向膜と、を含み、前記周辺領域のうち、前記第２の方向の終端部分であり、前記画素領域の対角の角部に隣接する部分にのみ、前記複数の画素電極の一部が形成されている液晶表示装置を提供する。
本願第２発明は、第１発明において、前記第１基板と対向する絶縁第２基板と、前記第２基板上に形成されているブラックマトリックスとをさらに含み、前記ブラックマトリックスは前記周辺領域のうちの少なくとも前記画素電極が位置する部分を覆う。
本願第３発明は、第２発明において、前記第２基板上に形成されていて前記画素電極と対向する共通電極をさらに含み、前記画素電極と前記共通電極とに印加される信号が極性反転信号である。
【０００５】
本願第４発明は、第１発明において、前記少なくとも一つの画素電極の一部だけが前記周辺領域に位置しており、残りの部分は前記表示領域に位置する。
本願第５発明は、第４発明において、一部が前記周辺領域に位置する前記画素電極の大きさは、他の画素電極の大きさより大きいことを特徴とする。
本願第６発明は、第５発明において、前記画素電極は、行列形態に配列されており、前記複数の信号線は、互いに平行で行方向にのびている複数のゲート線と、互いに平行で列方向にのびている複数のデータ線とを含み、前記液晶表示装置は、前記ゲート線からの走査信号に応答して前記データ線からの画像信号を前記画素電極に伝達する複数のスイッチング素子をさらに含む。
【０００６】
本願第７発明は、第１発明において、前記少なくとも一つの画素電極の全体が前記周辺領域に位置する。
本願第８発明は、第７発明において、前記画素電極は、行列形態に配列されており、前記複数の信号線は、互いに平行で行方向にのびている複数のゲート線と、互いに平行で列方向にのびている複数のデータ線とを含み、前記液晶表示装置は、前記ゲート線からの走査信号に応答して前記データ線からの画像信号を前記画素電極に伝達する複数のスイッチング素子をさらに含む。
本願第９発明は、第８発明において、一側最端列の画素電極の全体が前記周辺領域に位置する。
【０００７】
本願第１０発明は、第９発明において、前記液晶表示装置を制御するコントローラをさらに含み、前記周辺領域に位置する画素電極と連結された第１データ線は、前記表示領域に位置する画素電極と連結された第２データ線とは異なる経路で前記コントローラと連結される。
本願第１１発明は、第１０発明において、前記コントローラが内蔵されているかまたは前記コントローラと電気的に連結されているＰＣＢ基板をさらに含み、前記ＰＣＢ基板は、前記第１データ線と前記コントローラとを連結するための第１リード線と前記第２データ線と前記コントローラとを連結するための第２リード線とを含む。
本願第１２発明は、第１１発明において、前記ＰＣＢ基板と前記第１基板とを連結するテープキャリアパッケージと、前記コントローラからの信号によって前記第２データ線に画像信号を伝達する駆動回路とをさらに含み、前記駆動回路は、前記テープキャリアパッケージまたは前記第１基板上に集積回路の形態で装着されているかまたは、前記第１基板に前記第１基板上の素子と同一層に直接形成されている。
【０００８】
本願第１３発明は、第１２発明において、前記第１データ線は、前記駆動回路の付加入出力端を通じて前記第１リード線と連結される。
本願第１４発明は、第１２発明において、前記第１データ線は、前記駆動回路を経由せずに前記テープキャリアパッケージの導電路を通じて前記第１リード線と連結される。
本願第１５発明は、第１４発明において、前記コントローラの出力端電圧を高い電圧レベルに変換する電圧レベルシフタをさらに含み、前記第１データ線は、前記テープキャリアパッケージの導電路及び前記電圧レベルシフタを経て前記コントローラに連結される。
本願第１６発明は、第８発明において、前記液晶表示装置を制御するコントローラをさらに含み、前記周辺領域に位置する画素電極と連結された第１ゲート線は、前記表示領域に位置する画素電極と連結された第２ゲート線とは異なる経路で前記コントローラと連結される。
【０００９】
本願第１７発明は、第１６発明において、前記コントローラが内蔵されているかまたは前記コントローラと電気的に連結されているＰＣＢ基板をさらに含み、前記ＰＣＢ基板は、前記第１ゲート線と前記コントローラとを連結するための第１リード線と前記第２ゲート線と前記コントローラとを連結するための第２リード線とを含む。
本願第１８発明は、第１７発明において、前記ＰＣＢ基板と前記第１基板とを連結するテープキャリアパッケージと、前記コントローラからの信号によって前記第２ゲート線に走査信号を伝達する駆動回路とをさらに含み、前記駆動回路は、前記テープキャリアパッケージまたは前記第１基板上に集積回路の形態で装着されているかまたは、前記第１基板に前記第１基板上の素子と同一層に直接形成されている。
本願第１９発明は、第１８発明において、前記第１ゲート線は、前記駆動回路の付加入出力端を通じて前記第１リード線と連結される。
本願第２０発明は、第１８発明において、前記第１ゲート線は、前記駆動回路を経由せずに前記テープキャリアパッケージの導電路を通じて前記第１リード線と連結される。
本願第２１発明は、第２０発明において、前記コントローラからのゲート電圧を高い電圧レベルに変換する電圧レベルシフタをさらに含み、前記第１ゲート線は、前記テープキャリアパッケージの導電路及び前記電圧レベルシフタを経て前記コントローラに連結される。
【００１０】
本願第２２発明は、第１８発明において、前記ＰＣＢ基板上に形成されていてゲートオン電圧を発生するゲート駆動電圧発生部をさらに含み、前記第１ゲート線は、前記テープキャリアパッケージの導電路を通じて前記ゲート駆動電圧発生部に連結される。
本願第２３発明は、第７発明において、前記複数の信号線は、前記周辺領域に位置する画素電極と連結された第１信号線及び前記表示領域に位置する画素電極と連結された第２信号線を含み、前記液晶表示装置は、前記液晶表示装置を制御するコントローラと、前記信号線と前記コントローラとを連結するための複数のリード線を含むＰＣＢ基板と、前記ＰＣＢ基板を前記第１基板と連結するテープキャリアパッケージと、前記コントローラの制御により前記第２信号線に信号を伝達し、前記テープキャリアパッケージまたは前記第１基板上に集積回路の形態で装着されていたり、前記第１基板に前記第１基板上の素子と同一層に直接形成されている駆動回路とをさらに含み、前記第１信号線は、前記駆動回路を通じたり前記駆動回路を経由せずに前記テープキャリアパッケージの導電路を通じて前記リード線と連結される。
【００１１】
【発明の実施の形態】
以下で、本発明を添付した図面を参照して詳細に記載し、本発明の好ましい実施例を示す。しかし、本発明は様々な形態で具体化することができ、以下で記載する実施例に限られるわけではない。
まず、図１乃至図４を参照して本発明の第１及び第２実施例による液晶表示装置の概略的な構造について説明する。
【００１２】
図１及び図２は各々本発明の第１及び第２実施例による液晶表示装置の概略的な平面図であり、図３ａは図１及び図２の一つの画素領域を拡大して示した配置図であり、図３ｂは図３ａのIIIＢ−IIIＢ´線による断面図であり、図４は図１及び図２のＩＶ−ＩＶ´線による液晶表示装置の断面図である。
図１及び図２に示したように、本発明の第１及び第２実施例による液晶表示装置は、液晶パネル１００、ゲート及びデータ用ＰＣＢ基板２００、３００、液晶パネル１００及びＰＣＢ基板２００、３００に各々付着されるゲート用及びデータ用テープキャリアパッケージ（tape carrier package, TCP）４００、５００、そして液晶パネル１００とゲート用ＰＣＢ基板２００とを連結してゲート用ＰＣＢ基板２００とデータ用ＰＣＢ基板３００とを連結するＦＰＣ（flexible printed circuit）フィルム６００からなる。ゲート及びデータ用ＰＣＢ基板２００、３００は、液晶パネル１００の左側及び右側の外側部分に配置されている。
【００１３】
図１乃至図４に示したように、液晶パネル１００は、互いに対向して離れている薄膜トランジスタ基板１と色フィルター基板２、２枚の基板１、２の間の間隙に液晶物質が注入されて形成された液晶層３、そして２枚の基板１、２を支持して液晶物質を封じ込める縫合材４からなる。
図１乃至図４を参照して、薄膜トランジスタ基板１について詳細に説明する。
【００１４】
ガラスなどの透明な絶縁基板１０上に走査信号またはゲート信号を伝達するゲート配線が形成されており、このゲート配線は、横方向にのびている複数のゲート線２２、これに連結された複数のゲート電極２４、及びゲート線２２の一端に連結された複数のゲートパッド２６を含む。ゲート配線はゲート絶縁膜３０で覆われており、ゲート電極２４上部のゲート絶縁膜３０上には非晶質シリコン（amorphous silicon）または多結晶シリコン（poly silicon）などからなる半導体層４０が形成されている。半導体層４０上には、リンなどのＮ形不純物で高濃度にドーピングされた非晶質シリコンからなり、２つの分離された部分を有する抵抗性接触層５１、５２が形成されている。ゲート絶縁膜３０及び抵抗接触層５１、５２上には画像信号またはデータ信号を伝達するデータ配線が形成されており、このデータ配線は、縦方向にのびている複数のデータ線６２、これに連結された複数のソース電極６４、これらと分離された複数のドレーン電極６５、及びデータ線６２の一端に連結された複数のデータパッド６６を含む。ゲート電極２４、ソース電極６４及びドレーン電極６５は薄膜トランジスタの三端子をなし、ソース電極６４とドレーン電極６５との間に位置する半導体層４０がこのトランジスタのチャンネル層となる。多結晶シリコンからなる薄膜トランジスタは非晶質シリコンからなる薄膜トランジスタより電界効果移動度が大きいため、ＴＣＰ４００、５００の駆動回路を液晶パネル上に形成することができる。
【００１５】
データ配線と露出された半導体層４０及びゲート絶縁膜３０は保護膜７０で覆われており、保護膜７０はドレーン電極６５を露出する接触孔７１を有している。保護膜７０上には透明な導電物質または反射率の高い不透明導電物質からなる複数の画素電極８０、８１がおかれている。画素電極８０、８１は接触孔７１を通じてドレーン電極６５と連結されており、薄膜トランジスタはゲート線２２からの走査信号に応答してデータ線６２からの画像信号を画素電極に供給する。画素電極８０、８１のうちの右側最端列の画素電極８１の全て（図１）または下端の一部（図２）の大きさは他の画素電極８０に比べて横に長い。
【００１６】
最後に、薄膜トランジスタ基板１の最上層には、図１及び図２の矢印方向、つまり左上から右下に向かう方向にラビングされた配向膜９０が形成されている。
このような薄膜トランジスタ基板１は、液晶表示装置の使用者に画面として示される領域である表示領域５とその外側の周辺領域とに分けることができるが、右側最端列の画素電極８１だけが表示領域５と周辺領域との両方にかかっていて、他の画素電極８０は表示領域５内に位置する。表示領域５には画素電極８０の他にも薄膜トランジスタ、ゲート線２２及びデータ線６２が位置し、ゲートパッド２６及びデータパッド６６は周辺領域に位置する。
【００１７】
次に、図１、図２及び図４を参照して色フィルター基板２について説明する。
ガラスなどからなる透明な絶縁基板１１０上に有機物質からなるブラックマトリックス１２０が形成されており、このブラックマトリックス１２０は、表示領域５を囲んで定義する。ブラックマトリックス１２０はまた、右側最端列の画素電極８１の右側部分と一部重なり、図示していないが、画素電極８０、８１間の境界部分を覆っている。表示領域５内の各画素領域、つまりブラックマトリックス１２０で覆われない各領域にはＲ（赤）、Ｇ（緑）、Ｂ（青）の色フィルター（図示せず）が反復的に形成されており、色フィルター及びブラックマトリックス１２０上には透明な導電体からなる共通電極１３０が基板１１０全面にかけて形成されている。そして、色フィルター基板２の最上層にも配向膜１９０が形成されており、ラビング方向は薄膜トランジスタ基板１の配向膜９０のラビング方向と同一である。
【００１８】
図１及び図２から分かるように、薄膜トランジスタ基板１は色フィルター基板２より大きくてゲート及びデータパッド２６、６６が色フィルター基板２の外側に出ており、縫合材４は２枚の基板１、２間の表示領域５の外側の領域に形成されていてブラックマトリックス１２０と一部重なる。
ゲート用ＰＣＢ基板２００とデータ用ＰＣＢ基板３００とは、二つのＰＣＢ基板２００、３００間に信号伝達が可能なようにＦＰＣフィルム６００で電気的に連結されており、これらＰＣＢ基板２００、３００には信号を伝達するためのリード線２１０、３１０が形成されている。ゲート用及びデータ用ＰＣＢ基板２００、３００のうちのいずれか一つにはＬＣＤコントローラ７００が装着されている。また、ゲート用ＰＣＢ基板２００にはゲートオン及びゲートオフのための電圧と薄膜トランジスタ内のデータ電圧との基準となる共通電圧を生成してゲート駆動集積回路４１０に提供するゲート駆動電圧発生部（図１０の９００）などが装着されており、データ用ＰＣＢ基板３００には階調電圧を生成してデータ駆動集積回路５１０に提供する階調電圧発生部（図示せず）などが装着されている。
【００１９】
テープキャリアパッケージ４００、５００には、各々ゲート駆動集積回路４１０及びデータ駆動集積回路５１０が装着されており、ゲート及びデータ駆動集積回路４１０、５１０と連結されたリード線（図示せず）が形成されている。テープキャリアパッケージ４００、５００は、ゲート用ＰＣＢ基板２００及びデータ用ＰＣＢ基板３００に各々接着されて電気的に接続されており、また、液晶パネル１００にも接着されてゲートパッド２６及びデータパッド６６に電気的に接続されている。この時、ゲート及びデータ駆動集積回路４１０、５１０は、テープキャリアパッケージ４００、５００に装着されず、薄膜トランジスタ基板１に直接装着することもでき、これをＣＯＧ（chip on glass）方式というが、このＣＯＧ方式は後記する実施例にも適用できる。
【００２０】
ＬＣＤコントローラ７００は、ゲート及びデータ駆動集積回路４１０、５１０を駆動するためのタイミング信号を生成し、これをＰＣＢ基板２００、３００のリード線を通じてゲート及びデータ駆動集積回路４１０、５１０に伝達する。ゲート駆動集積回路４１０は、タイミング信号とゲート駆動電圧発生部から提供された電圧によってゲートパッド２６を通じてゲート線２２に走査信号またはゲート信号を伝達し、データ駆動集積回路５１０は、タイミング信号と階調電圧発生部から提供された電圧によってデータパッド６６を通じてデータ線６２に画像信号またはデータ信号を伝達する。
【００２１】
このような液晶表示装置において、配向膜９０、１９０表面の不純イオンはラビング方向に沿って移動して右側最端列の画素電極８１の右側部分に集まる。しかし、上述したように、最端列の画素電極８１は右側部分がブラックマトリックス１２０と重なっているため、このイオンによる画像不良領域はブラックマトリックス１２０で覆われる。
ここで、画素電極８１の大きさは画像不良領域の大きさによって変わり得る。
このように、本発明の第１実施例では、右側最端列にある画素電極８１全てが右側にのびてブラックマトリックス１２０と重なる。しかし、画像不良領域はほとんど右側下端にだけ現れるため、図２に示した本発明の第２実施例のように、右側最端列の画素電極のうちの画像不良領域内にある一部、つまり右側下端に位置したいくつかの画素電極８１だけを延長することもできる。この場合、第１実施例に比べて大きさの大きい画素電極８１の数が少ないため、駆動回路の負荷が減る利点がある。しかし、駆動回路の負荷全体はほとんど配線によるものであり、画素電極によるものは、例えば配線負荷の約１/１００程度にすぎない程小さいため、第１実施例の構造を選択しても特に問題はない。
本発明の第１及び第２実施例では、画素電極８０、８１のうちの右側最端列に配置されている画素電極８１の全てまたは一部を表示領域５の外側に延長してブラックマトリックス１２０と重なるようにすることによって、表示領域５の一側角部に発生する画像不良領域をブラックマトリックス１２０で覆うようにする。しかし、これとは異なる方法として、画像不良領域を表示領域５の外側のブラックマトリックス１２０の下に誘導する方法がある。
以下で、表示領域５の外側に付加画素電極をおいて画像不良領域をブラックマトリックス１２０で覆う実施例について図５乃至図１１を参照して詳しく説明する。
付加画素電極は配向膜９０のラビング方向の端部に形成されるが、ここでは、図５乃至図７、図９乃至図１１に示したように、配向膜９０が左上から右下にラビングされているので、右側端及び/または下側端部分に配置される。一方、付加画素電極に電圧を印加するためには電圧印加用信号線が必要であるが、付加画素電極を右側に設定する場合には付加データ線を追加し、下側に設定する場合には付加ゲート線を追加する必要がある。図５乃至図８に示した本発明の第３乃至第５実施例による液晶表示装置では付加データ線６３をおき、図９及び図１０に示した第６及び第７実施例では付加ゲート線２３をおき、図１１に示した第８実施例では付加データ線６３及び付加ゲート線２３の両方を置く。
まず、図５乃至図８を参考にして本発明の第３乃至第５実施例による液晶表示装置について説明する。
図５乃至図７は各々本発明の第３乃至第５実施例による液晶表示装置の平面図であり、図８は図５乃至図７のVIII-VIII´線による液晶表示装置の断面図である。
図５乃至図８に示したように、本発明の第３乃至第５実施例による液晶表示装置は、画素電極８０、８２、付加データ線６３及びその連結構造を除いては第１及び第２実施例による液晶表示装置と同一な構造を有する。
詳細に説明すると、第３乃至第５実施例による液晶表示装置では、画素電極８０が表示領域５の外側に延長されない。その代わりに、表示領域５の右外側の領域にデータ線６２と平行な付加データ線６３とそのパッド（図示せず）、付加薄膜トランジスタ（図示せず）及び付加画素電極８２が形成され、これらは表示領域５内のデータ線６２、データパッド６６、薄膜トランジスタ及び画素電極８０と同一な形態及び同様な方法で作られる。
付加薄膜トランジスタのソース電極は付加データ線６３と連結されており、ドレーン電極は付加画素電極８２と連結されており、ゲート電極はゲート線２２と連結されていて、付加薄膜トランジスタはゲート線２２からの信号に応答して付加データ線６３からの信号を付加画素電極８２に供給する。付加データ線６３は付加データパッドとデータ用ＰＣＢ基板３００に形成された付加リード線３２０を通じてＬＣＤコントローラ７００と連結されるが、図５乃至図７には各々互いに異なる連結構造が示されている。
図５の第３実施例では、データ駆動集積回路５１０に付加入出力端５２０がおかれており、付加入出力端５２０の一端は付加リード線３２０と連結されており、他側端は付加データパッドと連結されている。
図６の第４実施例では、データ駆動集積回路５１０に付加入出力端をおく代わりに、テープキャリアパッケージ５００に直接導電路５３０を形成して、付加リード線３２０及び付加データパッドを導電路５３０の両端に連結させる。
図７の第５実施例では、電圧レベルシフタ８００がデータ用ＰＣＢ基板３００に備えられており、付加リード線３２０はテープキャリアパッケージ５００の代わりに、この電圧レベルシフタ８００の入力端に連結されている。電圧レベルシフタ８００の出力端はテープキャリアパッケージ５００の導電路５３０の一端と連結されており、導電路の他側端は付加データパッドと連結されている。
ここで、電圧レベルシフタ８００はＬＣＤコントローラ７００の付加リード線３２０の出力端の電圧レベルを上げる役割を果たす。この時、電圧レベルシフタ８００以外に別途の外部駆動回路を使用して付加データ線６３と連結することもできる。
上述したように、付加画素電極は表示領域の下側に位置するが、その例として、図９及び図１０には各々本発明の第６及び第７実施例による液晶表示装置が示されている。
図９及び図１０に示したように、本発明の第６及び第７実施例による液晶表示装置は、付加画素電極８２、付加ゲート線２３及びその連結構造を除いては第３乃至第５実施例による液晶表示装置と同一な構造を有する。
詳細に説明すると、第６及び第７実施例による液晶表示装置では、表示領域５の右外側の領域に付加データ線をおく代わりに、表示領域５の下外側の領域にゲート線２２と平行な付加ゲート線２３とそのパッド（図示せず）、付加薄膜トランジスタ（図示せず）及び付加画素電極８２が形成されている。
付加薄膜トランジスタのソース電極はデータ線６３と連結されており、ドレーン電極は付加画素電極８２と連結されており、ゲート電極は付加ゲート線２３と連結されていて、付加薄膜トランジスタは付加ゲート線２３からの信号に応答してデータ線６２からの信号を付加画素電極８２に供給する。
図９の第６実施例では、ゲート駆動集積回路４１０に付加入出力端４２０がおかれており、付加入出力端４２０の一端は付加リード線２２０と連結されており、他側端は付加ゲートパッドと連結されている。従って、付加ゲート線２３は付加ゲートパッドとゲート用ＰＣＢ基板２００に形成された付加リード線２２０を通じてＬＣＤコントローラ７００と連結されて、ＬＣＤコントローラから出力される別途の電圧、例えばゲート電圧が付加ゲート線２３に印加される。
ここで、図示してはいないが、図６の第４実施例でのように、ゲート駆動集積回路４１０に付加入出力端をおく代わりに、テープキャリアパッケージ４００に直接導電路を形成して、付加リード線２２０及び付加ゲートパッド４３０の両端に連結させることができる。また、図７の第５実施例のように、電圧レベルシフタをゲート用ＰＣＢ基板に装着して、電圧レベルシフタの入力端及び出力端を各々付加リード線２２０及びテープキャリアパッケージ４００の導電路の一端に連結することもできる。このようにすると、ＬＣＤコントローラ７００から付加ゲート線２３に出力されるゲート電圧の電圧レベルが低くて薄膜トランジスタの駆動がうまくいかない場合に電圧レベルを上げることができる。
図１０の第７実施例では、ゲート駆動集積回路４１０に付加入出力端をおく代わりに、テープキャリアパッケージ４００に直接導電路４３０を形成して付加ゲートパッドを導電路４３０の一端に連結し、導電路４３０の他側端をゲート用ＰＣＢ基板２００に装着されているゲート駆動電圧発生部９００に連結する。このようにすると、薄膜トランジスタをオンさせる電圧であるゲートオン電圧が付加ゲート線２３に印加される。
付加画素電極はまた、表示領域の右外側及び下外側に同時におくことができ、このような本発明の第８実施例による液晶表示装置が図１１に示されている。図１１は図５の付加画素電極及び付加データ線などと図９の付加画素電極及び付加ゲート線とが一つの基板に形成された例を示している。
【００２２】
【発明の効果】
このように、本発明の第３乃至第８実施例による液晶表示装置で、配向膜９０、１９０表面の不純イオンは、配向方向（図５乃至図７、図９乃至図１１の矢印方向）に沿って移動して表示領域５の外側の付加画素電極８２で停止するので、このような不純イオンによって発生する画像不良領域はブラックマトリックス１２０で覆われる。
一方、本発明の第３乃至第８実施例において、共通電極１３０には一定の直流信号または極性反転信号が印加されることもある。共通電極１３０に印加される電圧を画像信号と共に極性反転させれば、５Ｖ以下の低電圧でも付加画素電極にある液晶を駆動することができる。画素電極の電圧と共通電極１３０との電圧の差によって液晶の光透過率が変わるので、共通電極１３０の電圧を画像信号と共に周期的に反転させると、液晶を５Ｖ以下の低電圧でも駆動することができる。
このような極性反転信号は、ＬＣＤコントローラ７００または電圧レベルシフタ８００を利用して供給することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による液晶表示装置の概略的な平面図である。
【図２】本発明の第２実施例による液晶表示装置の概略的な平面図である。
【図３ａ】図１及び図２の一つの画素領域を拡大して示した配置図である。
【図３ｂ】図３ａのIIIＢ−IIIＢ´線による断面図である。
【図４】図１及び図２のＩＶ−ＩＶ´線による液晶表示装置の断面図である。
【図５】本発明の第３実施例による液晶表示装置の概略的な平面図である。
【図６】本発明の第４実施例による液晶表示装置の概略的な平面図である。
【図７】本発明の第５実施例による液晶表示装置の概略的な平面図である。
【図８】図５乃至図７のVIII−VIII´線による液晶表示装置の断面図である。
【図９】本発明の第６実施例による液晶表示装置の概略的な平面図である。
【図１０】本発明の第７実施例による液晶表示装置の概略的な平面図である。
【図１１】本発明の第８実施例による液晶表示装置の概略的な平面図である。
【符号の説明】
１薄膜トランジスタ基板
２色フィルター基板
３液晶層
４縫合材
５表示領域
１０絶縁基板
２２ゲート線
２３付加ゲート線
２６ゲートパッド
３０ゲート絶縁膜
４０半導体層
６０データ配線
６２データ線
６３付加データ線
６５ドレーン電極
６６データパッド
７０保護膜
７１接触孔
８０、８１、８２画素電極
９０配向膜
１００液晶パネル
１１０絶縁基板
１２０ブラックマトリックス
１３０共通電極
１９０配向膜
２００、３００ＰＣＢ基板
２１０、３１０リード線
２２０付加リード線
３２０付加リード線
４００、５００ゲート用及びデータ用テープキャリアパッケージ
４１０ゲート駆動集積回路
５１０データ駆動集積回路
５２０付加入出力端
５３０導電路
６００ＦＰＣフィルム
７００ＬＣＤコントローラ
８００電圧レベルシフタ

Claims

画面として表示される表示領域とその外側の周辺領域とを含む第１基板と、
前記第１基板上に形成されている複数の信号線と、
前記信号線と電気的に連結されている複数の画素電極と、
前記第１基板上に、画素領域の対角方向に沿って第１の方向から第２の方向に向かってラビングされて形成されている配向膜と、を含み、
前記周辺領域のうち、前記第２の方向の終端部分であり、前記画素領域の対角の角部に隣接する部分にのみ、前記複数の画素電極の一部が形成されている液晶表示装置。
前記第１基板と対向する絶縁第２基板と、
前記第２基板上に形成されているブラックマトリックスとをさらに含み、
前記ブラックマトリックスは前記周辺領域のうちの少なくとも前記画素電極が位置する部分を覆う、請求項１に記載の液晶表示装置。
前記第２基板上に形成されていて前記画素電極と対向する共通電極をさらに含み、
前記画素電極と前記共通電極とに印加される信号が極性反転信号である、請求項２に記載の液晶表示装置。
前記少なくとも一つの画素電極の一部だけが前記周辺領域に位置しており、残りの部分は前記表示領域に位置する、請求項１に記載の液晶表示装置。
一部が前記周辺領域に位置する前記画素電極の大きさは、他の画素電極の大きさより大きいことを特徴とする、請求項４に記載の液晶表示装置。
前記画素電極は、行列形態に配列されており、
前記複数の信号線は、互いに平行で行方向にのびている複数のゲート線と、互いに平行で列方向にのびている複数のデータ線とを含み、
前記液晶表示装置は、前記ゲート線からの走査信号に応答して前記データ線からの画像信号を前記画素電極に伝達する複数のスイッチング素子をさらに含む、請求項５に記載の液晶表示装置。
前記少なくとも一つの画素電極の全体が前記周辺領域に位置する、請求項１に記載の液晶表示装置。
前記画素電極は、行列形態に配列されており、
前記複数の信号線は、互いに平行で行方向にのびている複数のゲート線と、互いに平行で列方向にのびている複数のデータ線とを含み、
前記液晶表示装置は、前記ゲート線からの走査信号に応答して前記データ線からの画像信号を前記画素電極に伝達する複数のスイッチング素子をさらに含む、請求項７に記載の液晶表示装置。
一側最端列の画素電極の全体が前記周辺領域に位置する、請求項８に記載の液晶表示装置。
前記液晶表示装置を制御するコントローラをさらに含み、
前記周辺領域に位置する画素電極と連結された第１データ線は、前記表示領域に位置する画素電極と連結された第２データ線とは異なる経路で前記コントローラと連結される、請求項９に記載の液晶表示装置。
前記コントローラが内蔵されているかまたは前記コントローラと電気的に連結されているＰＣＢ基板をさらに含み、
前記ＰＣＢ基板は、前記第１データ線と前記コントローラとを連結するための第１リード線と前記第２データ線と前記コントローラとを連結するための第２リード線とを含む、請求項１０に記載の液晶表示装置。
前記ＰＣＢ基板と前記第１基板とを連結するテープキャリアパッケージと、
前記コントローラからの信号によって前記第２データ線に画像信号を伝達する駆動回路とをさらに含み、
前記駆動回路は、前記テープキャリアパッケージまたは前記第１基板上に集積回路の形態で装着されているかまたは、前記第１基板に前記第１基板上の素子と同一層に直接形成されている、請求項１１に記載の液晶表示装置。
前記第１データ線は、前記駆動回路の付加入出力端を通じて前記第１リード線と連結される、請求項１２に記載の液晶表示装置。
前記第１データ線は、前記駆動回路を経由せずに前記テープキャリアパッケージの導電路を通じて前記第１リード線と連結される、請求項１２に記載の液晶表示装置。
前記コントローラの出力端電圧を高い電圧レベルに変換する電圧レベルシフタをさらに含み、
前記第１データ線は、前記テープキャリアパッケージの導電路及び前記電圧レベルシフタを経て前記コントローラに連結される、請求項１４に記載の液晶表示装置。
前記液晶表示装置を制御するコントローラをさらに含み、
前記周辺領域に位置する画素電極と連結された第１ゲート線は、前記表示領域に位置する画素電極と連結された第２ゲート線とは異なる経路で前記コントローラと連結される、請求項８に記載の液晶表示装置。
前記コントローラが内蔵されているかまたは前記コントローラと電気的に連結されているＰＣＢ基板をさらに含み、
前記ＰＣＢ基板は、前記第１ゲート線と前記コントローラとを連結するための第１リード線と前記第２ゲート線と前記コントローラとを連結するための第２リード線とを含む、請求項１６に記載の液晶表示装置。
前記ＰＣＢ基板と前記第１基板とを連結するテープキャリアパッケージと、
前記コントローラからの信号によって前記第２ゲート線に走査信号を伝達する駆動回路とをさらに含み、
前記駆動回路は、前記テープキャリアパッケージまたは前記第１基板上に集積回路の形態で装着されているかまたは、前記第１基板に前記第１基板上の素子と同一層に直接形成されている、請求項１７に記載の液晶表示装置。
前記第１ゲート線は、前記駆動回路の付加入出力端を通じて前記第１リード線と連結される、請求項１８に記載の液晶表示装置。
前記第１ゲート線は、前記駆動回路を経由せずに前記テープキャリアパッケージの導電路を通じて前記第１リード線と連結される、請求項１８に記載の液晶表示装置。
前記コントローラからのゲート電圧を高い電圧レベルに変換する電圧レベルシフタをさらに含み、
前記第１ゲート線は、前記テープキャリアパッケージの導電路及び前記電圧レベルシフタを経て前記コントローラに連結される、請求項２０に記載の液晶表示装置。
前記ＰＣＢ基板上に形成されていてゲートオン電圧を発生するゲート駆動電圧発生部をさらに含み、
前記第１ゲート線は、前記テープキャリアパッケージの導電路を通じて前記ゲート駆動電圧発生部に連結される、請求項１８に記載の液晶表示装置。
前記複数の信号線は、前記周辺領域に位置する画素電極と連結された第１信号線及び前記表示領域に位置する画素電極と連結された第２信号線を含み、
前記液晶表示装置は、
前記液晶表示装置を制御するコントローラと、
前記信号線と前記コントローラとを連結するための複数のリード線を含むＰＣＢ基板と、
前記ＰＣＢ基板を前記第１基板と連結するテープキャリアパッケージと、
前記コントローラの制御により前記第２信号線に信号を伝達し、前記テープキャリアパッケージまたは前記第１基板上に集積回路の形態で装着されていたり、前記第１基板に前記第１基板上の素子と同一層に直接形成されている駆動回路とをさらに含み、
前記第１信号線は、前記駆動回路を通じたり前記駆動回路を経由せずに前記テープキャリアパッケージの導電路を通じて前記リード線と連結される、請求項７に記載の液晶表示装置。