JP4133499B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4133499B2 JP4133499B2 JP2003086777A JP2003086777A JP4133499B2 JP 4133499 B2 JP4133499 B2 JP 4133499B2 JP 2003086777 A JP2003086777 A JP 2003086777A JP 2003086777 A JP2003086777 A JP 2003086777A JP 4133499 B2 JP4133499 B2 JP 4133499B2
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- main display
- signal line
- driving circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえば携帯電話等に組み込まれる液晶表示装置に関する。
【０００２】
【従来の技術】
携帯電話等の表示部として、前記画素数の多いメイン表示部と、それよりも画素数の少ないサブ表示部とを備えたものが知られている。
メイン表示部にはたとえば画像情報等が表示され、サブ表示部にはたとえば文字情報等が表示されるのが通常である。
【０００３】
そして、それにともない、メイン表示部に配置されるメイン表示パネルとサブ表示部に配置されるサブ表示パネルとがたとえばフレキシブル配線基板によって互いに接続されてモジュール化された液晶表示装置も知られている。
【０００４】
前記液晶表示装置は、そのメイン表示パネルにおいて、そのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルにおいて、ゲート信号線と接続される走査信号駆動回路を備えている。
サブ表示パネルの各ドレイン信号線はメイン表示パネルの対応するドレイン信号線と前記フレキシブル配線基板によって互いに接続された構成となっている。
【０００５】
メイン表示パネルとサブ表示パネルの各画素は、何れも、一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域（画素領域）に、片側のゲート信号線からの信号（走査信号）によって動作する薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの信号（映像信号）が供給される画素電極を備えている。
【０００６】
すなわち、最初、サブ表示パネルの各ゲート信号線にその走査信号駆動回路によってその一方の側から他方の側へ順次走査信号を供給した後、続けてメイン表示パネルの各ゲート信号線にその走査信号駆動回路によってその一方の側から他方の側へ順次走査信号を供給するように、これを繰り返し、これら各走査信号の供給タイミングに合わせて、サブ表示パネルおよびメイン表示パネルのドレイン信号線に映像信号を供給するようにして構成されている。この映像信号はメイン表示パネルに備えられた映像信号駆動回路から供給される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このように構成される液晶表示装置は、メイン表示パネル側において明瞭な表示が達成できないことが確認された。
これは、サブ表示パネルの走査信号駆動回路とメイン表示パネルの走査信号駆動回路は、前記フレキシブル配線基板を介して電気的に接続されているが、このフレキシブル配線基板による抵抗および容量によって、サブ表示パネルの走査信号駆動回路からメイン表示パネルの走査信号駆動回路へ移行する際の走査タイミングに遅延が生じるからであることが判明した。
【０００８】
本発明は、このような事情に基づいてなされたもので、その目的は、サブ表示パネルの走査信号駆動回路からメイン表示パネルの走査信号駆動回路へ移行する際に発生する走査タイミングの遅延を防止した液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
手段１．
本発明による液晶表示装置は、たとえば、メイン表示パネルと、サブ表示パネルと、これらメイン表示パネルとサブ表示パネルとを接続させる配線基板とを有し、
前記メイン表示パネルはそのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルはゲート信号線と接続される走査信号駆動回路を備え、
前記メイン表示パネルの走査信号駆動回路はゲート信号線に接続されていないダミー用の回路を有し、
前記メイン表示パネルの走査信号駆動回路のダミー用回路と前記サブ液晶パネルの走査信号駆動回路とにゲート駆動パルスを伝送するゲート駆動パルス線が接続され、
前記メイン表示パネルの走査信号駆動回路は前記ダミー用回路を駆動させた後、前記ゲート信号線に接続された走査信号駆動回路を駆動させ、
前記メイン表示パネルのドレイン信号線は前記配線基板を介して前記サブ表示パネルの各ドレイン信号線に接続していることを特徴とするものである。
【００１１】
手段２．
本発明による液晶表示装置は、たとえば、ゲート信号線とドレイン信号線を備えるメイン表示パネルと、このメイン表示パネルのドレイン信号線よりも数の少ないドレイン信号線を備えるサブ表示パネルと、これらメイン表示パネルとサブ表示パネルとを接続させる配線基板とを有し、
前記メイン表示パネルはそのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルはそのゲート信号線と接続される走査信号駆動回路を備え、
前記メイン表示パネルの走査信号駆動回路はゲート信号線に接続されていないダミー用の回路を有し、
前記メイン表示パネルの走査信号駆動回路のダミー用回路と前記サブ液晶パネルの走査信号駆動回路とにゲート駆動パルスを伝送するゲート駆動パルス線が接続され、
前記メイン表示パネルの走査信号駆動回路は前記ダミー用回路を駆動させた後、前記ゲート信号線に接続された走査信号駆動回路を駆動させ、
前記メイン表示パネルのドレイン信号線は前記配線基板を介して前記サブ表示パネルの各ドレイン信号線に接続され、
前記配線基板を介して前記サブ表示パネルの各ドイレン信号線に接続されることのないメイン表示パネルのドレイン信号線は負荷容量素子に接続された構成となっていることを特徴とするものである。
【００１２】
手段３．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、メイン表示パネルおよびサブ表示パネルの各画素は、ゲート信号線からの信号によって動作するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される電極とを有することを特徴とするものである。
【００１３】
手段４．
本発明による液晶表示装置は、たとえば、手段３の構成を前提とし、スイッチング素子の半導体層は多結晶シリコンによって形成されていることを特徴とするものである。
【００１４】
手段５．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、メイン表示パネルおよびサブ表示パネルの各走査信号駆動回路は半導体層が多結晶シリコンからなる複数のトランジスタとこれら各トランジスタを接続させる配線層とを有することを特徴とするものである。
【００１５】
手段６．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、メイン表示パネルの映像信号駆動回路は該メイン表示パネルに搭載された半導体チップで構成されていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１６】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１７】
実施例１．
図２は本発明による液晶表示装置の一実施例を示す平面図である。
この液晶表示装置はメイン表示パネルＭＰＬとサブ表示パネルＳＰＬとから構成され、該メイン表示パネルＭＰＬに対するサブ表示パネルＳＰＬはフレキシブル配線基板ＦＣＢによって接続されている。
【００１８】
この実施例の場合、メイン表示パネルＭＰＬの画素数に対してサブ表示パネルＳＰＬの画素数は図中ｘ方向においては同じであるが図中ｙ方向において少なく形成されている。
【００１９】
まず、メイン表示パネルＭＰＬは、液晶を介して互いに対向配置される透明基板（図中ＳＵＢで示す）と他の透明基板（図示せず）を外囲器としている。
透明基板ＳＵＢは、その液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
【００２０】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる領域は画素領域を構成し、これら各画素領域の集合体で液晶表示部ＡＲ（図中二点鎖線で囲まれた領域）を構成するようになっている。
【００２１】
各画素領域には、片側のゲート信号線ＧＬからの走査信号によって動作する薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号線が供給される画素電極ＰＸと、この画素電極ＰＸと前記薄膜トランジスタＴＦＴを作動させるゲート信号線ＧＬとは異なる他の隣接されたゲート信号線ＧＬとの間に形成される容量素子Ｃａｄｄとを有して、画素を構成している。
【００２２】
なお、該画素電極ＰＸは、たとえば透明基板ＳＵＢに対向して配置される他の透明基板の液晶側の面に、各画素領域に共通に形成された対向電極との間に電界を発生させるようになっており、これによりそれら電極の間に挟まれた液晶の光透過率を制御せしめるようになっている。
【００２３】
各ゲート信号線ＧＬの一端側（図中左側）は液晶表示部ＡＲを超えて延在され、その延在端は走査信号駆動回路Ｖに接続されている。この走査信号駆動回路Ｖによって、各ゲート信号線ＧＬにはたとえば図面上から下にかけて順次走査信号が供給されるようになっている。
【００２４】
この走査信号駆動回路ＶはMIS（Metal Insulator Semiconductor）トランジスタおよびそれらを接続させる配線層等を有するシフトレジスタからなり、透明基板ＳＵＢ面に直接形成されている。
【００２５】
すなわち、この実施例の場合、前記ＭＩＳトランジスタの半導体層はたとえば多結晶のシリコンで形成され、これにともない、画素領域内の前記薄膜トランジスタＴＦＴの半導体層も同様に多結晶のシリコンで形成されている。
【００２６】
また、各ドレイン信号線ＤＬの一端側（図中下側）は液晶表示部ＡＲを超えて延在され、その延在端は映像信号駆動回路Ｈｅに接続されている。この映像信号駆動回路Ｈｅによって、各ドレイン信号線ＤＬには、前記走査信号駆動回路Ｖの走査信号の各供給のタイミングに合わせて映像信号が供給されるようになっている。
【００２７】
この映像信号駆動回路Ｈｅは、液晶表示装置の外部から入力されてくる表示データを、ゲート信号線ＧＬに沿って配置される各画素群に供給するデータに、すなわち一ライン分のデータに配列するラッチ回路、このラッチ回路からの出力を階調電圧に変換するデコーダ、このデコーダからの出力をＤＡ変換し増幅するアンプ回路等から構成されている。
【００２８】
また、この映像信号駆動回路Ｈｅは、この実施例の場合、複数のチップ状の半導体装置から構成され、それぞれの各半導体装置は、互いに隣接するもの同士でグループ化された各ドレイン信号群ごとにあてがわれ、各ドレイン信号線ＤＬの並設方向に沿って並設されて搭載されている。
これらの各半導体装置はそれぞれフェースダウンされてそれらの出力端子はそれに対応するドレイン信号線ＤＬに接続されている。
【００２９】
なお、各半導体装置の入力端子には、液晶表示装置の外部から前記表示データが入力されるようになっており、この表示データは透明基板ＳＵＢに接続されるフレキシブル配線基板ＦＣＢｍによって供給されるようになっている。
【００３０】
ここで、各ドレイン信号線ＤＬの他方の一端（図中上側）は、液晶表示部ＡＲを超えて延在され、その延在端は後述するフレキシブル配線基板ＦＣＢに接続されるようになっている。すなわち、この各ドレイン信号線ＤＬはそのままサブ表示パネルＳＰＬ側の各ドレイン信号線ＤＬと接続される構成となっている。
【００３１】
前記サブ表示パネルＳＰＬは、液晶を介して互いに対向配置される透明基板（図中ＳＵＢｓで示す）と他の透明基板（図示せず）を外囲器としている。
透明基板ＳＵＢｓも、その液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
【００３２】
このドレイン信号線ＤＬは、前述したようにフレキシブル配線基板ＦＣＢを介してメイン表示パネルＭＰＬ側の対応するドレイン信号線ＤＬと接続されている。
【００３３】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる領域は画素領域を構成し、これら各画素領域の集合体で液晶表示部ＡＲｓ（図中二点鎖線で囲まれた領域）を構成するようになっている。
【００３４】
各画素領域にも、片側のゲート信号線ＧＬからの走査信号によって動作する薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号線が供給される画素電極ＰＸと、この画素電極ＰＸと前記薄膜トランジスタＴＦＴを作動させるゲート信号線ＧＬとは異なる他の隣接されたゲート信号線ＧＬとの間に形成される容量素子Ｃａｄｄとを有して、画素を構成している。
【００３５】
各ゲート信号線ＧＬの一端側（図中左側）は液晶表示部ＡＲｓを超えて延在され、その延在端は走査信号駆動回路Ｖｓに接続されている。この走査信号駆動回路Ｖｓによって、各ゲート信号線ＧＬにはたとえば図面上から下にかけて順次走査信号が供給されるようになっている。
【００３６】
この走査信号駆動回路ＶｓもMIS（Metal Insulator Semiconductor）トランジスタおよびそれらを接続させる配線層等を有するシフトレジスタからなり、透明基板ＳＵＢｓ面に直接形成されている。
【００３７】
図１は、前記サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓとメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖの詳細を示す構成図である。
まず、サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓには、図中Ｇ１、Ｇ２、……、Ｇｍで示すゲート信号線ＧＬが接続され、メイン表示パネルＭＰＬ側からゲート駆動パルス線ＧＷＬを介して伝送されてくるゲート駆動パルスＧＷＰによって駆動されるようになっている。
【００３８】
すなわち、ゲート駆動パルスＧＷＰが供給されると、走査信号駆動回路Ｖｓは、図中Ｇ１で示すゲート信号線ＧＬ、Ｇ２で示すゲート信号線ＧＬに順次走査信号を供給し、その供給はＧｍで示すゲート信号線ＧＬまで続く。
【００３９】
一方、メイン表示パネルＭＰＬ側の走査信号駆動回路Ｖにもゲート駆動パルス線ＧＷＬを介して前記ゲート駆動パルスＧＷＰが供給されるようになっており、このゲート駆動パルスＧＷＰによって、まず、メイン表示パネルＭＰＬ側に新たに形成した走査信号駆動回路Ｖｐが駆動されるようになっている。
【００４０】
この走査信号駆動回路Ｖｐは、その構成がサブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓとほぼ同様（シフトレジスタの段数が同じ）となっており、メイン表示パネルＭＰＬにおいてゲート信号線ＧＬと全く接続されていないダミー用の走査信号駆動回路として構成されている。
【００４１】
すなわち、各パネルに伝送されてくるゲート駆動パルスＧＷＰは、サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓを駆動させそれに接続される各ゲート信号線ＧＬに走査信号を供給している間に、同時にメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖｐをダミー用として駆動させ、その後に続けて、走査信号駆動回路Ｖを駆動させそれに接続される各ゲート信号線ＧＬに走査信号を供給するようになっている。
【００４２】
このため、サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓの最後の走査信号の供給とメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖの最初の走査信号の供給との間にタイミングのずれが無くなる。このため、メイン表示パネル側において明瞭な表示を行なうことができる。
【００４３】
実施例２．
図３は、本発明による液晶表示装置の他の実施例を示す構成図で、図２に対応した図となっている。
サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓおよびメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖの構成は、図１に示したと同様となっているが、サブ表示パネルＳＰＬの画素数が図中ｘ方向においてもメイン表示パネルＭＰＬのそれよりも小さくなっている。
【００４４】
この場合、メイン表示パネルＭＰＬ側からのドレイン信号線ＤＬは、フレキシブル配線基板ＦＣＢを介してサブ表示パネルＳＰＬ側に延在されないものが存在するようになる。
【００４５】
このため、そのようなドレイン信号線ＤＬはその先端部において負荷素子ＬＥに接続させ、これにより、他のドレイン信号線ＤＬと抵抗・容量の面で条件をほぼ同じにするようにしている。
このようにすることによって、メイン表示パネルＭＰＬにおける画像表示の輝度むら等を防止することができる。
【００４６】
実施例３．
上述した各実施例では、そのいずれにおいても、メイン表示パネルＭＰＬに形成される映像信号駆動回路Ｈｅをチップ状の半導体装置を搭載させて形成したものであるが、走査信号駆動回路Ｖと同様に、多結晶シリコンからなる複数のトランジスタとこれらを接続させる配線層等で形成するようにしてもよいことはもちろんである。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【００４７】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、サブ表示パネルの走査信号駆動回路からメイン表示パネルの走査信号駆動回路へ移行する際に発生する走査タイミングの遅延を防止することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す平面図である。
【図２】図１に示すメイン表示パネル側の走査信号駆動回路とサブ表示パネル側の走査信号駆動回路の関係の一実施例の詳細を示す回路図である。
【図３】本発明による液晶表示装置の他の実施例を示す平面図である。
【符号の説明】
ＭＰＬ……メイン表示パネル、ＳＰＬ……サブ表示パネル、ＡＲ、ＡＲｓ……液晶表示部、ＳＵＢ、ＳＵＢｓ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、Ｖ、Ｖｓ、Ｖｐ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＬＥ……負荷素子。
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえば携帯電話等に組み込まれる液晶表示装置に関する。
【０００２】
【従来の技術】
携帯電話等の表示部として、前記画素数の多いメイン表示部と、それよりも画素数の少ないサブ表示部とを備えたものが知られている。
メイン表示部にはたとえば画像情報等が表示され、サブ表示部にはたとえば文字情報等が表示されるのが通常である。
【０００３】
そして、それにともない、メイン表示部に配置されるメイン表示パネルとサブ表示部に配置されるサブ表示パネルとがたとえばフレキシブル配線基板によって互いに接続されてモジュール化された液晶表示装置も知られている。
【０００４】
前記液晶表示装置は、そのメイン表示パネルにおいて、そのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルにおいて、ゲート信号線と接続される走査信号駆動回路を備えている。
サブ表示パネルの各ドレイン信号線はメイン表示パネルの対応するドレイン信号線と前記フレキシブル配線基板によって互いに接続された構成となっている。
【０００５】
メイン表示パネルとサブ表示パネルの各画素は、何れも、一対の隣接するゲート信号線と一対の隣接するドレイン信号線とで囲まれた領域（画素領域）に、片側のゲート信号線からの信号（走査信号）によって動作する薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの信号（映像信号）が供給される画素電極を備えている。
【０００６】
すなわち、最初、サブ表示パネルの各ゲート信号線にその走査信号駆動回路によってその一方の側から他方の側へ順次走査信号を供給した後、続けてメイン表示パネルの各ゲート信号線にその走査信号駆動回路によってその一方の側から他方の側へ順次走査信号を供給するように、これを繰り返し、これら各走査信号の供給タイミングに合わせて、サブ表示パネルおよびメイン表示パネルのドレイン信号線に映像信号を供給するようにして構成されている。この映像信号はメイン表示パネルに備えられた映像信号駆動回路から供給される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このように構成される液晶表示装置は、メイン表示パネル側において明瞭な表示が達成できないことが確認された。
これは、サブ表示パネルの走査信号駆動回路とメイン表示パネルの走査信号駆動回路は、前記フレキシブル配線基板を介して電気的に接続されているが、このフレキシブル配線基板による抵抗および容量によって、サブ表示パネルの走査信号駆動回路からメイン表示パネルの走査信号駆動回路へ移行する際の走査タイミングに遅延が生じるからであることが判明した。
【０００８】
本発明は、このような事情に基づいてなされたもので、その目的は、サブ表示パネルの走査信号駆動回路からメイン表示パネルの走査信号駆動回路へ移行する際に発生する走査タイミングの遅延を防止した液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
手段１．
本発明による液晶表示装置は、たとえば、メイン表示パネルと、サブ表示パネルと、これらメイン表示パネルとサブ表示パネルとを接続させる配線基板とを有し、
前記メイン表示パネルはそのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルはゲート信号線と接続される走査信号駆動回路を備え、
前記メイン表示パネルの走査信号駆動回路はゲート信号線に接続されていないダミー用の回路を有し、
前記メイン表示パネルの走査信号駆動回路のダミー用回路と前記サブ液晶パネルの走査信号駆動回路とにゲート駆動パルスを伝送するゲート駆動パルス線が接続され、
前記メイン表示パネルの走査信号駆動回路は前記ダミー用回路を駆動させた後、前記ゲート信号線に接続された走査信号駆動回路を駆動させ、
前記メイン表示パネルのドレイン信号線は前記配線基板を介して前記サブ表示パネルの各ドレイン信号線に接続していることを特徴とするものである。
【００１１】
手段２．
本発明による液晶表示装置は、たとえば、ゲート信号線とドレイン信号線を備えるメイン表示パネルと、このメイン表示パネルのドレイン信号線よりも数の少ないドレイン信号線を備えるサブ表示パネルと、これらメイン表示パネルとサブ表示パネルとを接続させる配線基板とを有し、
前記メイン表示パネルはそのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルはそのゲート信号線と接続される走査信号駆動回路を備え、
前記メイン表示パネルの走査信号駆動回路はゲート信号線に接続されていないダミー用の回路を有し、
前記メイン表示パネルの走査信号駆動回路のダミー用回路と前記サブ液晶パネルの走査信号駆動回路とにゲート駆動パルスを伝送するゲート駆動パルス線が接続され、
前記メイン表示パネルの走査信号駆動回路は前記ダミー用回路を駆動させた後、前記ゲート信号線に接続された走査信号駆動回路を駆動させ、
前記メイン表示パネルのドレイン信号線は前記配線基板を介して前記サブ表示パネルの各ドレイン信号線に接続され、
前記配線基板を介して前記サブ表示パネルの各ドイレン信号線に接続されることのないメイン表示パネルのドレイン信号線は負荷容量素子に接続された構成となっていることを特徴とするものである。
【００１２】
手段３．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、メイン表示パネルおよびサブ表示パネルの各画素は、ゲート信号線からの信号によって動作するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される電極とを有することを特徴とするものである。
【００１３】
手段４．
本発明による液晶表示装置は、たとえば、手段３の構成を前提とし、スイッチング素子の半導体層は多結晶シリコンによって形成されていることを特徴とするものである。
【００１４】
手段５．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、メイン表示パネルおよびサブ表示パネルの各走査信号駆動回路は半導体層が多結晶シリコンからなる複数のトランジスタとこれら各トランジスタを接続させる配線層とを有することを特徴とするものである。
【００１５】
手段６．
本発明による液晶表示装置は、たとえば、手段１、２のうちいずれかの構成を前提とし、メイン表示パネルの映像信号駆動回路は該メイン表示パネルに搭載された半導体チップで構成されていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１６】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１７】
実施例１．
図２は本発明による液晶表示装置の一実施例を示す平面図である。
この液晶表示装置はメイン表示パネルＭＰＬとサブ表示パネルＳＰＬとから構成され、該メイン表示パネルＭＰＬに対するサブ表示パネルＳＰＬはフレキシブル配線基板ＦＣＢによって接続されている。
【００１８】
この実施例の場合、メイン表示パネルＭＰＬの画素数に対してサブ表示パネルＳＰＬの画素数は図中ｘ方向においては同じであるが図中ｙ方向において少なく形成されている。
【００１９】
まず、メイン表示パネルＭＰＬは、液晶を介して互いに対向配置される透明基板（図中ＳＵＢで示す）と他の透明基板（図示せず）を外囲器としている。
透明基板ＳＵＢは、その液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
【００２０】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる領域は画素領域を構成し、これら各画素領域の集合体で液晶表示部ＡＲ（図中二点鎖線で囲まれた領域）を構成するようになっている。
【００２１】
各画素領域には、片側のゲート信号線ＧＬからの走査信号によって動作する薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号線が供給される画素電極ＰＸと、この画素電極ＰＸと前記薄膜トランジスタＴＦＴを作動させるゲート信号線ＧＬとは異なる他の隣接されたゲート信号線ＧＬとの間に形成される容量素子Ｃａｄｄとを有して、画素を構成している。
【００２２】
なお、該画素電極ＰＸは、たとえば透明基板ＳＵＢに対向して配置される他の透明基板の液晶側の面に、各画素領域に共通に形成された対向電極との間に電界を発生させるようになっており、これによりそれら電極の間に挟まれた液晶の光透過率を制御せしめるようになっている。
【００２３】
各ゲート信号線ＧＬの一端側（図中左側）は液晶表示部ＡＲを超えて延在され、その延在端は走査信号駆動回路Ｖに接続されている。この走査信号駆動回路Ｖによって、各ゲート信号線ＧＬにはたとえば図面上から下にかけて順次走査信号が供給されるようになっている。
【００２４】
この走査信号駆動回路ＶはMIS（Metal Insulator Semiconductor）トランジスタおよびそれらを接続させる配線層等を有するシフトレジスタからなり、透明基板ＳＵＢ面に直接形成されている。
【００２５】
すなわち、この実施例の場合、前記ＭＩＳトランジスタの半導体層はたとえば多結晶のシリコンで形成され、これにともない、画素領域内の前記薄膜トランジスタＴＦＴの半導体層も同様に多結晶のシリコンで形成されている。
【００２６】
また、各ドレイン信号線ＤＬの一端側（図中下側）は液晶表示部ＡＲを超えて延在され、その延在端は映像信号駆動回路Ｈｅに接続されている。この映像信号駆動回路Ｈｅによって、各ドレイン信号線ＤＬには、前記走査信号駆動回路Ｖの走査信号の各供給のタイミングに合わせて映像信号が供給されるようになっている。
【００２７】
この映像信号駆動回路Ｈｅは、液晶表示装置の外部から入力されてくる表示データを、ゲート信号線ＧＬに沿って配置される各画素群に供給するデータに、すなわち一ライン分のデータに配列するラッチ回路、このラッチ回路からの出力を階調電圧に変換するデコーダ、このデコーダからの出力をＤＡ変換し増幅するアンプ回路等から構成されている。
【００２８】
また、この映像信号駆動回路Ｈｅは、この実施例の場合、複数のチップ状の半導体装置から構成され、それぞれの各半導体装置は、互いに隣接するもの同士でグループ化された各ドレイン信号群ごとにあてがわれ、各ドレイン信号線ＤＬの並設方向に沿って並設されて搭載されている。
これらの各半導体装置はそれぞれフェースダウンされてそれらの出力端子はそれに対応するドレイン信号線ＤＬに接続されている。
【００２９】
なお、各半導体装置の入力端子には、液晶表示装置の外部から前記表示データが入力されるようになっており、この表示データは透明基板ＳＵＢに接続されるフレキシブル配線基板ＦＣＢｍによって供給されるようになっている。
【００３０】
ここで、各ドレイン信号線ＤＬの他方の一端（図中上側）は、液晶表示部ＡＲを超えて延在され、その延在端は後述するフレキシブル配線基板ＦＣＢに接続されるようになっている。すなわち、この各ドレイン信号線ＤＬはそのままサブ表示パネルＳＰＬ側の各ドレイン信号線ＤＬと接続される構成となっている。
【００３１】
前記サブ表示パネルＳＰＬは、液晶を介して互いに対向配置される透明基板（図中ＳＵＢｓで示す）と他の透明基板（図示せず）を外囲器としている。
透明基板ＳＵＢｓも、その液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
【００３２】
このドレイン信号線ＤＬは、前述したようにフレキシブル配線基板ＦＣＢを介してメイン表示パネルＭＰＬ側の対応するドレイン信号線ＤＬと接続されている。
【００３３】
これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる領域は画素領域を構成し、これら各画素領域の集合体で液晶表示部ＡＲｓ（図中二点鎖線で囲まれた領域）を構成するようになっている。
【００３４】
各画素領域にも、片側のゲート信号線ＧＬからの走査信号によって動作する薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号線が供給される画素電極ＰＸと、この画素電極ＰＸと前記薄膜トランジスタＴＦＴを作動させるゲート信号線ＧＬとは異なる他の隣接されたゲート信号線ＧＬとの間に形成される容量素子Ｃａｄｄとを有して、画素を構成している。
【００３５】
各ゲート信号線ＧＬの一端側（図中左側）は液晶表示部ＡＲｓを超えて延在され、その延在端は走査信号駆動回路Ｖｓに接続されている。この走査信号駆動回路Ｖｓによって、各ゲート信号線ＧＬにはたとえば図面上から下にかけて順次走査信号が供給されるようになっている。
【００３６】
この走査信号駆動回路ＶｓもMIS（Metal Insulator Semiconductor）トランジスタおよびそれらを接続させる配線層等を有するシフトレジスタからなり、透明基板ＳＵＢｓ面に直接形成されている。
【００３７】
図１は、前記サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓとメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖの詳細を示す構成図である。
まず、サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓには、図中Ｇ１、Ｇ２、……、Ｇｍで示すゲート信号線ＧＬが接続され、メイン表示パネルＭＰＬ側からゲート駆動パルス線ＧＷＬを介して伝送されてくるゲート駆動パルスＧＷＰによって駆動されるようになっている。
【００３８】
すなわち、ゲート駆動パルスＧＷＰが供給されると、走査信号駆動回路Ｖｓは、図中Ｇ１で示すゲート信号線ＧＬ、Ｇ２で示すゲート信号線ＧＬに順次走査信号を供給し、その供給はＧｍで示すゲート信号線ＧＬまで続く。
【００３９】
一方、メイン表示パネルＭＰＬ側の走査信号駆動回路Ｖにもゲート駆動パルス線ＧＷＬを介して前記ゲート駆動パルスＧＷＰが供給されるようになっており、このゲート駆動パルスＧＷＰによって、まず、メイン表示パネルＭＰＬ側に新たに形成した走査信号駆動回路Ｖｐが駆動されるようになっている。
【００４０】
この走査信号駆動回路Ｖｐは、その構成がサブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓとほぼ同様（シフトレジスタの段数が同じ）となっており、メイン表示パネルＭＰＬにおいてゲート信号線ＧＬと全く接続されていないダミー用の走査信号駆動回路として構成されている。
【００４１】
すなわち、各パネルに伝送されてくるゲート駆動パルスＧＷＰは、サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓを駆動させそれに接続される各ゲート信号線ＧＬに走査信号を供給している間に、同時にメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖｐをダミー用として駆動させ、その後に続けて、走査信号駆動回路Ｖを駆動させそれに接続される各ゲート信号線ＧＬに走査信号を供給するようになっている。
【００４２】
このため、サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓの最後の走査信号の供給とメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖの最初の走査信号の供給との間にタイミングのずれが無くなる。このため、メイン表示パネル側において明瞭な表示を行なうことができる。
【００４３】
実施例２．
図３は、本発明による液晶表示装置の他の実施例を示す構成図で、図２に対応した図となっている。
サブ表示パネルＳＰＬ側の走査信号駆動回路Ｖｓおよびメイン表示パネルＭＰＬ側の走査信号駆動回路Ｖの構成は、図１に示したと同様となっているが、サブ表示パネルＳＰＬの画素数が図中ｘ方向においてもメイン表示パネルＭＰＬのそれよりも小さくなっている。
【００４４】
この場合、メイン表示パネルＭＰＬ側からのドレイン信号線ＤＬは、フレキシブル配線基板ＦＣＢを介してサブ表示パネルＳＰＬ側に延在されないものが存在するようになる。
【００４５】
このため、そのようなドレイン信号線ＤＬはその先端部において負荷素子ＬＥに接続させ、これにより、他のドレイン信号線ＤＬと抵抗・容量の面で条件をほぼ同じにするようにしている。
このようにすることによって、メイン表示パネルＭＰＬにおける画像表示の輝度むら等を防止することができる。
【００４６】
実施例３．
上述した各実施例では、そのいずれにおいても、メイン表示パネルＭＰＬに形成される映像信号駆動回路Ｈｅをチップ状の半導体装置を搭載させて形成したものであるが、走査信号駆動回路Ｖと同様に、多結晶シリコンからなる複数のトランジスタとこれらを接続させる配線層等で形成するようにしてもよいことはもちろんである。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【００４７】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、サブ表示パネルの走査信号駆動回路からメイン表示パネルの走査信号駆動回路へ移行する際に発生する走査タイミングの遅延を防止することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す平面図である。
【図２】図１に示すメイン表示パネル側の走査信号駆動回路とサブ表示パネル側の走査信号駆動回路の関係の一実施例の詳細を示す回路図である。
【図３】本発明による液晶表示装置の他の実施例を示す平面図である。
【符号の説明】
ＭＰＬ……メイン表示パネル、ＳＰＬ……サブ表示パネル、ＡＲ、ＡＲｓ……液晶表示部、ＳＵＢ、ＳＵＢｓ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、Ｖ、Ｖｓ、Ｖｐ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＬＥ……負荷素子。
Claims (6)
- メイン表示パネルと、サブ表示パネルと、これらメイン表示パネルとサブ表示パネルとを接続させる配線基板とを有し、
前記メイン表示パネルはそのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルはゲート信号線と接続される走査信号駆動回路を備え、
前記メイン表示パネルの走査信号駆動回路はゲート信号線に接続されていないダミー用の回路を有し、
前記メイン表示パネルの走査信号駆動回路のダミー用回路と前記サブ液晶パネルの走査信号駆動回路とにゲート駆動パルスを伝送するゲート駆動パルス線が接続され、
前記メイン表示パネルの走査信号駆動回路は前記ダミー用回路を駆動させた後、前記ゲート信号線に接続された走査信号駆動回路を駆動させ、
前記メイン表示パネルのドレイン信号線は前記配線基板を介して前記サブ表示パネルの各ドレイン信号線に接続していることを特徴とする液晶表示装置。 - ゲート信号線とドレイン信号線を備えるメイン表示パネルと、このメイン表示パネルのドレイン信号線よりも数の少ないドレイン信号線を備えるサブ表示パネルと、これらメイン表示パネルとサブ表示パネルとを接続させる配線基板とを有し、
前記メイン表示パネルはそのゲート信号線と接続される走査信号駆動回路とドレイン信号線と接続される映像信号駆動回路を備え、前記サブ表示パネルはそのゲート信号線と接続される走査信号駆動回路を備え、
前記メイン表示パネルの走査信号駆動回路はゲート信号線に接続されていないダミー用の回路を有し、
前記メイン表示パネルの走査信号駆動回路のダミー用回路と前記サブ液晶パネルの走査信号駆動回路とにゲート駆動パルスを伝送するゲート駆動パルス線が接続され、
前記メイン表示パネルの走査信号駆動回路は前記ダミー用回路を駆動させた後、前記ゲート信号線に接続された走査信号駆動回路を駆動させ、
前記メイン表示パネルのドレイン信号線は前記配線基板を介して前記サブ表示パネルの各ドレイン信号線に接続され、
前記配線基板を介して前記サブ表示パネルの各ドイレン信号線に接続されることのないメイン表示パネルのドレイン信号線は負荷容量素子に接続された構成となっていることを特徴とする液晶表示装置。 - メイン表示パネルおよびサブ表示パネルの各画素は、ゲート信号線からの信号によって動作するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される電極とを有することを特徴とする請求項１、２のうちいずれかに記載の液晶表示装置。
- スイッチング素子の半導体層は多結晶シリコンによって形成されていることを特徴とする請求項３に記載の液晶表示装置。
- メイン表示パネルおよびサブ表示パネルの各走査信号駆動回路は半導体層が多結晶シリコンからなる複数のトランジスタとこれら各トランジスタを接続させる配線層とを有することを特徴とする請求項１、２のうちいずれかに記載の液晶表示装置。
- メイン表示パネルの映像信号駆動回路は該メイン表示パネルに搭載された半導体チップで構成されていることを特徴とする請求項１、２のうちいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086777A JP4133499B2 (ja) | 2003-03-27 | 2003-03-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086777A JP4133499B2 (ja) | 2003-03-27 | 2003-03-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004294747A JP2004294747A (ja) | 2004-10-21 |
| JP4133499B2 true JP4133499B2 (ja) | 2008-08-13 |
Family
ID=33401312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086777A Expired - Fee Related JP4133499B2 (ja) | 2003-03-27 | 2003-03-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133499B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101205543B1 (ko) * | 2006-02-20 | 2012-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
-
2003
- 2003-03-27 JP JP2003086777A patent/JP4133499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004294747A (ja) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4544809B2 (ja) | 液晶表示装置 | |
| KR100890022B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7495737B2 (en) | Horizontal stripe liquid crystal display device | |
| KR101005654B1 (ko) | 표시 장치 | |
| KR100864501B1 (ko) | 액정 표시 장치 | |
| KR101006438B1 (ko) | 액정 표시 장치 | |
| US6873378B2 (en) | Liquid crystal display panel | |
| KR20070075583A (ko) | 액정 표시 장치 | |
| JP3897873B2 (ja) | 液晶表示装置の駆動回路 | |
| KR101532655B1 (ko) | 표시장치, 표시장치의 구동방법 및 전자기기 | |
| KR101046927B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100531246B1 (ko) | 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법 | |
| KR20020095203A (ko) | 디스플레이 디바이스 | |
| JP3049588B2 (ja) | 薄膜トランジスタ液晶表示装置 | |
| KR100914782B1 (ko) | 박막트랜지스터 기판과 이를 이용한 액정표시장치 | |
| US6670936B1 (en) | Liquid crystal display | |
| US7233023B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
| JP4133499B2 (ja) | 液晶表示装置 | |
| JP3850510B2 (ja) | 表示装置 | |
| US20070171178A1 (en) | Active matrix display device | |
| JPH0743736A (ja) | 画像表示装置 | |
| JPH05281515A (ja) | アクティブマトリクス基板 | |
| KR100228283B1 (ko) | 액정 표시 장치 및 구동 방법 | |
| KR20040015595A (ko) | 액정 표시 장치 | |
| JP3270444B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4133499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |