JP2002124474A - 半導体基板の製造方法および半導体基板 - Google Patents
半導体基板の製造方法および半導体基板Info
- Publication number
- JP2002124474A JP2002124474A JP2000313918A JP2000313918A JP2002124474A JP 2002124474 A JP2002124474 A JP 2002124474A JP 2000313918 A JP2000313918 A JP 2000313918A JP 2000313918 A JP2000313918 A JP 2000313918A JP 2002124474 A JP2002124474 A JP 2002124474A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor substrate
- film
- etching
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
を配置することができる半導体基板の製造方法及び半導
体基板を提供する。 【解決手段】シリコン基板1の上面にトレンチエッチン
グ用のマスク酸化膜2を形成し、マスク酸化膜2を用い
たエッチングを行ってシリコン基板1にトレンチ3を形
成する。そして、マスク酸化膜2を除去した後、非酸化
性または非窒化性の減圧雰囲気下にて熱処理を行ってシ
リコン基板1でのトレンチ3内面を平滑化する。さら
に、エピタキシャル成長法によりトレンチ3内にエピタ
キシャル膜6を形成してトレンチ3内をエピタキシャル
膜6で埋め込む。基板1上のエピタキシャル膜6の表面
を平坦化する。
Description
の基板加工技術に関するものである。
チ内をエピタキシャル膜で埋め込むことが行われてい
る。このトレンチ埋込のためのエピタキシャル成長を行
う際に、トレンチエッチング工程におけるトレンチ内面
(側面・底面)の面荒れや結晶欠陥により、成長したエ
ピタキシャル膜の結晶性が悪化する。図17には本発明
者らが行った実験における断面SEM像(スケッチ図)
を示し、図17(a)には、トレンチエッチング直後の
状態を、図17(b)には、トレンチの埋込のためのエ
ピタキシャル成長を行った後の状態を示す。基板として
Si(110)を用い、この基板上にTMAHエッチン
グにより幅が18μmで深さが13.5μmのトレンチ
を形成した場合、図17(b)に示すようにトレンチ底
面上に成長したエピタキシャル膜において結晶不良が発
生する。その原因となるのは、トレンチ側面のSi(1
11)面に比べてトレンチ底面のSi(110)面の面
荒れが大きいためであると考えられる。
景の下になされたものであり、その目的は、トレンチ内
に結晶性に優れたエピタキシャル膜を配置することがで
きる半導体基板の製造方法及び半導体基板を提供するこ
とにある。
よれば、半導体基板の上面にトレンチエッチング用マス
クが形成され、このトレンチエッチング用マスクを用い
たエッチングが行われて半導体基板にトレンチが形成さ
れる。そして、半導体基板でのトレンチ内面が平滑化さ
れ、この後に、エピタキシャル成長法によりトレンチ内
にエピタキシャル膜が形成されてトレンチ内がエピタキ
シャル膜で埋め込まれる。
てエピタキシャル膜を形成する前に、半導体基板でのト
レンチ内面を平滑化することにより、トレンチエッチン
グ工程においてトレンチ内面(側面・底面)に面荒れや
結晶欠陥があったとしても、これを改善してエピタキシ
ャル膜を成長する際の結晶性を向上することができる。
を形成する工程の後において、トレンチエッチング用マ
スクが除去される。これにより、マスク材(例えば、酸
化膜)の剥がれを防止できるとともに、トレンチ開口部
付近の結晶性を向上させることができる。
板の上面にトレンチエッチング用マスクが形成され、ト
レンチエッチング用マスクを用いたエッチングが行われ
て半導体基板にトレンチが形成される。そして、エピタ
キシャル成長法によりトレンチ内を含めた半導体基板上
に第1のエピタキシャル膜が形成される。さらに、半導
体基板のトレンチ内での第1のエピタキシャル膜の表面
が平滑化された後、エピタキシャル成長法によりトレン
チ内に第2のエピタキシャル膜が形成されてトレンチ内
がエピタキシャル膜で埋め込まれる。
成する前に、トレンチ内での第1のエピタキシャル膜の
表面を平滑化することにより、トレンチエッチング工程
におけるトレンチ内面(側面・底面)の面荒れや結晶欠
陥があったとしても、これを改善してエピタキシャル膜
を成長する際の結晶性を向上させることができる。
ング用マスクを形成する工程において、マスク材とし
て、酸化膜もしくは窒化膜、あるいは、酸化膜と窒化膜
を積層した膜を用いることができ、特に、窒化膜、ある
いは、酸化膜と窒化膜を積層した膜を用いると膜の熱処
理における流動性が低いものとなり密着性に優れる。
ドライエッチング処理もしくはウェットエッチング処理
のいずれかによる異方性エッチング処理を用いてもよ
い。請求項6に記載のように、エピタキシャル膜を形成
する工程の前に、反応生成物および自然酸化膜の除去の
ための洗浄を行うと、エピタキシャル成長する際のトレ
ンチ内面での反応生成物および自然酸化膜の存在による
不具合を回避することができる。
平滑化工程として、非酸化性または非窒化性の減圧雰囲
気下にて熱処理を行うと、トレンチ内面が酸化されたり
窒化されることが回避できる。
性または非窒化性の減圧雰囲気は、減圧チャンバ内に水
素または希ガスを導入することにより作るようにする
と、実用上好ましいものとなる。また、熱処理条件とし
て、請求項9に記載のように900℃以上、特に、請求
項10に記載のように1100℃以上とすると、実用上
好ましいものとなる。
請求項11に記載のように、熱酸化するとともに熱酸化
膜を除去するものとしたり、請求項12に記載のよう
に、等方性のドライエッチングまたは等方性のウェット
エッチングするものとすることができる。
工程とエピタキシャル膜で埋め込む工程とを、同一の装
置を用いて連続して行うと、基板表面への汚染物の付着
を低減可能でスループットの向上も期待できる。
ル膜で埋め込む工程において、エピタキシャル膜の形成
の際に、非酸化性または非窒化性の減圧雰囲気下で、成
膜ガスとドーパントガスを導入し、トレンチ内部に半導
体基板とは異なる濃度または導電型の拡散層を形成する
こともできる。このように、埋込エピタキシャル層の導
電型および濃度制御が可能となり、所望の拡散層を形成
することができる。また、請求項15に記載のように、
拡散層は、一種もしくは複数の濃度または導電型の異な
る層から成るようにすることもできる。
エピタキシャル膜で埋め込む工程の後に、半導体基板上
のエピタキシャル膜を平坦化する工程を備える場合、請
求項17に記載のように、研磨処理、エッチバック、異
方性ウェットエッチングのいずれか、又は組み合わせに
より半導体基板上のエピタキシャル膜を平坦化するよう
にするとよい。また、請求項18に記載のように、半導
体基板上のエピタキシャル膜を平坦化する工程におい
て、トレンチエッチング用マスクを平坦化処理の終点検
出に用いることができる。
チング用マスクを形成する工程において、トレンチ加工
領域のトレンチエッチング用マスクの膜厚に対してトレ
ンチを形成しないフィールド領域のトレンチエッチング
用マスクの膜厚を厚くするとよい。
チング用マスクを除去する工程において、半導体基板の
上のトレンチエッチング用マスクを全て除去するように
してもよい。
チング用マスクを除去する工程において、半導体基板の
上のトレンチエッチング用マスクのうちのトレンチ加工
領域のトレンチエッチング用マスクを除去するようにし
てもよい。
求項22に記載の半導体基板を得ることができる。即
ち、トレンチの底面と側面とで成す角部における曲率半
径が1.0μm以上であるとともに、トレンチ内面での
表面粗さの最大高さが3nm以下となっている半導体基
板を得ることができる。特に、請求項23に記載のよう
に、角部における曲率半径が1.5μm以上であるとと
もに、内面での表面粗さの最大高さが2nm以下となっ
ている半導体基板を得ることも可能となる。
発明を具体化した第1の実施の形態を図面に従って説明
する。
の製造工程を示す概略断面図である。図2に示すよう
に、半導体基板を構成するシリコン基板(単結晶シリコ
ン基板)1にトレンチ3が形成され、このトレンチ3の
内部には単結晶シリコン膜7が充填されている。単結晶
シリコン膜7は埋込エピタキシャル成長により形成され
たものである。ここで、シリコン基板1はN型シリコン
基板であり、また、単結晶シリコン膜7はP型拡散層で
ある。よって、基板1と拡散層7の界面にPN接合が形
成され、これによりデバイスを深さ方向に高集積化する
ことが可能となる。なお、シリコン基板1と拡散層7の
導電型は逆でもよい(基板1がP型、拡散層7がN
型)。また、拡散層7は、トレンチ3内部に所望のドー
パント濃度となるようにエピタキシャル層にて埋め込み
で形成しており、深さ方向・横方向に均一な濃度プロフ
ァイルを有する。
まず、図1(a)に示すように、単結晶シリコン基板1
を用意する。この基板1として、Si(110)基板を
用いる。そして、単結晶シリコン基板1の上面に、トレ
ンチエッチング用マスクとなるマスク酸化膜(シリコン
酸化膜)2を成膜し、レジスト材を塗布した上でフォト
リソグラフィーにより所望の領域に開口部2aを形成す
る。つまり、トレンチ加工位置を開口する。この酸化膜
エッチングはドライエッチングであってもウェットエッ
チングであっても構わないが高精度の加工を行う上では
ドライエッチングが望ましい。
エッチングを行って単結晶シリコン基板1にトレンチ3
を形成する。つまり、開口部2aからドライエッチング
により異方性エッチングを実施し、トレンチ3を形成す
る。このドライエッチングについては、一般的に半導体
プロセスで用いられるRIE法(Reactive Ion Etchin
g)を用いてシリコン基板を縦方向にエッチングする。
による異方性エッチングプロセスを用いたが、ウェット
処理による異方性エッチングプロセスを用いてもよい。
ウェットエッチングによるトレンチ形成を行う場合に
は、酸化膜2の開口部2aに形成される自然酸化膜を予
めHF水溶液等で洗浄して除去しておき、その後、TM
AH溶液によりトレンチエッチングを行う。TMAH溶
液による異方性エッチングはシリコン基板1の面方位に
よりエッチングレートが異なるといった特性を用いるも
ので、より高アスペクトのトレンチ加工を行う上では、
Si(110)基板を用いて、トレンチ側面がSi(1
11)面とすることでSi(110)面とSi(11
1)面の選択比(1:60)により高アスペクト加工が
可能である。また、エッチング溶液としてTMAHの他
にKOH溶液を用いることも可能である。
レンチ内面(側面・底面)に面荒れや結晶欠陥が発生し
やすい。特に、Si(110)基板にTMAHエッチン
グによりトレンチを形成した場合、側面のSi(11
1)面に比べて底面のSi(110)面の面荒れが大き
くなる。このようなトレンチ内面(側面・底面)に面荒
れや結晶欠陥が残っていると、その後に行われるエピタ
キシャル成長の際に結晶不良を招くことになる。
はトレンチエッチング工程の前に、マスク合わせ用アラ
イメントとして、基板1の一部にアライメントトレンチ
4を形成するとともにその内部にポリシリコン等の耐H
F性の高い膜5を埋め込む。このアライメントトレンチ
により、後記する研磨のときの研磨終了を検知すること
ができることとなる。
1の上面でのマスク材として用いた酸化膜2を全て除去
する。このように、マスク酸化膜2を全面除去すること
により、次工程である熱処理において剥れを防止するこ
とができる。この際、HF洗浄を用いると、トレンチ内
の自然酸化膜も同時に除去できる。このHF洗浄処理
は、特に、ドライエッチングによりトレンチ形成を行っ
た場合は反応生成物がトレンチ内部に付着している場合
があるため硫酸(H2 SO4 )+過酸化水素水(H2 O
2 )溶液で洗浄するとともに、その後に、HF水溶液で
洗浄することが有効である。HF水溶液による洗浄にお
いてトレンチ形成に用いたマスク酸化膜(2)を除去す
ることも可能であり、図1(b)ではこの場合を示して
いる。このようにエピタキシャル膜を形成する工程の前
に、反応生成物および自然酸化膜の除去のための洗浄を
行うと、エピタキシャル成長する際のトレンチ内面での
反応生成物および自然酸化膜の存在による不具合を回避
することができる。
のトレンチ内面(側面・底面)を平滑化する。この時の
熱処理条件は、雰囲気を減圧下とするとともに水素、A
r、He等を導入し非酸化性または非窒化性の減圧雰囲
気下とする。また、温度として、900〜1200℃に
し、さらに、時間として、面荒れの大きさにより任意で
あるが、例えば、数分〜数10分とする。この際、熱処
理条件として、900℃以上、より好ましくは1100
℃以上にする。また、減圧チャンバ内に水素または希ガ
スを導入することにより非酸化性または非窒化性の減圧
雰囲気を作る。さらに、平滑化熱処理を、エピ成長を行
う際に用いるLP−CVDチャンバ内で処理すること
で、工程の簡略化と自然酸化膜の付着防止(除去工程不
要)を図ることができる。即ち、熱処理を行う工程とエ
ピタキシャル膜6で埋め込む工程とを、同一の装置を用
いて連続して行うようにすると、基板表面への汚染物の
付着を低減可能でスループットの向上も期待できる。
キシャル成長を行い、トレンチ3内を含めた基板1上に
エピタキシャル膜6を形成する。詳しくは、LP−CV
Dチャンバ内で減圧雰囲気で800〜1100℃で成膜
を行う。これにより、トレンチ3内がエピタキシャル膜
6で埋め込まれる。エピタキシャル膜6の成膜処理にお
いては、少なくとも成膜材料元素を含む成膜ガスに基板
1の表面がさらされる状態で任意の温度に基板1を保持
する。そして、エピタキシャル膜6の形成の際に、非酸
化性の減圧雰囲気下で、成膜ガスとドーパントガスを導
入し、トレンチ内部にシリコン基板1とは異なる濃度ま
たは導電型の拡散層を形成する。このように、埋込エピ
タキシャル層の導電型および濃度制御が可能となり、所
望の拡散層を形成することができる。また、拡散層は、
一種もしくは複数の濃度または導電型の異なる層から成
るものとすることができる。
型の異なる層を重ねて配置してもよい。例えば、n型層
とp型層とn型層を重ねて形成する(成長する)。そし
て、埋込エピタキシャル成長後に基板1上のエピタキシ
ャル膜6の表面を平坦化して、図1(d)に示すよう
に、トレンチ3上に残る段差を無くす。平坦化には、C
MP(Chemical Mechanical Polish )工程を用いる。
CMP工程では、表面の平坦化に加えて、トレンチ開口
部付近の粗悪な結晶性のエピタキシャル膜を除去する効
果もある。また、CMP(研磨)の他にドライエッチン
グ処理によるエッチバック法あるいは異方性ウェットエ
ッチングによって平坦化してもよい。または、研磨処
理、エッチバック、異方性ウェットエッチングの組み合
わせにより平坦化してもよい。
ては、図2に示すように、上面に開口するトレンチ3が
形成されるとともに、当該トレンチ3の内部に単結晶シ
リコン層7が充填されており、トレンチ3の底面と側面
とで成す角部における曲率半径rが1.0μm以上であ
るとともに、トレンチ3内面での表面粗さの最大高さR
max が3nm以下となっている。より詳しくは、角部に
おける曲率半径rが1.5μm以上であるとともに、ト
レンチ内面でのRmax 値が2nm以下となっている。
さ方向に延びる拡散層)7の構造は、表面からの熱拡散
等の手法で形成したものとは異なり、図1(d)に示す
ように、高アスペクトの拡散層7が形成できる。
て、例えば、米国特許第5438215号に開示されて
いるような高耐圧MOSデバイスを形成することができ
る。また、平坦化研磨において、研磨ストッパとなる酸
化膜が無いため、エピ膜残り厚により、研磨終点を判断
する(アライメントトレンチの露出により判断可能)。
チエッチング後に、減圧雰囲気における熱処理(非酸化
性・非窒化性減圧雰囲気)により表面の平滑化を実施し
た上で、エピ成長させた。より詳しくは、エピ成膜を行
うLP−CVDチャンバ内で、熱処理(非酸化性・非窒
化性雰囲気下)とエピ成膜の連続処理を行った。又この
とき、熱処理により発生するマスク酸化膜剥れに対する
対策として、図1(a)のマスク酸化膜2を図1(b)
のごとく除去するようにした。
窒化性熱処理によるトレンチ底面ラフネス低減と結晶性
向上を図ることができる。詳しくは、TMAHによるト
レンチエッチングを行った後においてはトレンチ内面で
の表面粗さ(詳しくは最大高さRmax )は大きくなって
いるが、非酸化性・非窒化性熱処理を施すことによりR
max 値が小さくなる。このときのRmax 値は熱処理時間
に比例する。また、熱処理により表面積の減少により安
定化し表面粗さが低減される。さらに、水素雰囲気下と
することにより酸化および窒化が防止される。
チラフネス低減効果の確認結果を示す。横軸に熱処理時
間をとり、縦軸にトレンチ底面でのRmax 値をとってい
る。また、比較例としてバルクSi(110)の表面粗
さRmax を併記した。熱処理温度は1150℃とし、表
面粗さの測定は段差計を用いて面内を5点評価した。こ
の図3から熱処理を行うことによりトレンチ底面でのR
max 値が低減していることが分かる。
オフ関係について説明する。図4には、非酸化性・非窒
化性熱処理による結晶性向上に関する評価結果を示す。
つまり、非酸化性・非窒化性熱処理条件に対する、エピ
タキシャル膜の結晶性の変化を示す。
ル膜成長後の断面欠陥密度(セコエッチ後;フッ酸と重
クロム酸カリウムの混合液を用いたエッチングを行った
後)を示す。また、H2 流量は20リットル/分、真空
度は80torrとした。さらに、熱処理時間は1.5分、
5分、10分の3種類とした。950℃以上の熱処理で
徐々に効果があらわれ、1100℃以上で10分以上の
熱処理において顕著な結晶性の向上が確認できる。
処理により、トレンチエッジ部に酸化膜の剥がれが生じ
る。これを定量的に測定した。その結果を図6に示す。
つまり、非酸化性・非窒化性熱処理条件に対する、酸化
膜の剥れ領域の大きさを示す。横軸には熱処理温度をと
り、縦軸には酸化膜の剥がれ領域の長さをとっている。
また、熱処理時間は1.5分、5分、10分の3種類と
した。
0℃、10分の処理を行った場合には、トレンチエッジ
から剥れ領域が10μm程度発生することが分かった。
このマスク酸化膜剥れは、工程内のパーティクル汚染の
発生と熱処理後に成長するエピタキシャル膜の結晶性悪
化を招くことが懸念されるため、除去することが必要で
ある。
窒化性熱処理の効果確認の結果を示す。詳しくは、断面
ステンエッチ(フッ酸と硝酸の混合液を用いたエッチン
グ)を行った後のSEM観察結果を示す。
化膜を残したまま、熱処理を行うこと無くトレンチ埋込
エピを行った場合であり、トレンチ底部に結晶不良が発
生するとともに開口部にピットが発生した。なお、マス
ク酸化膜上には多結晶膜が成長する。これに対し、図7
(b)は、厚さ500nmのマスク酸化膜を残したま
ま、1150℃、10分の熱処理を行った後にトレンチ
埋込エピを行った場合であり、トレンチ底部の結晶性は
比較的向上したが、結晶不良に起因するエッチピットは
みられる。また、開口部にピットが残った。図7
(a),(b)に対し、図7(c)は、厚さ500nm
のマスク酸化膜を除去し、1150℃、10分の熱処理
を行った後にトレンチ埋込エピを行った場合であり、ト
レンチ底部および開口部の結晶性が向上した。なお、マ
スク酸化膜除去によりトレンチ外部にもエピタキシャル
膜が成長する。
半導体層(拡散層)について言及する。図8に示すよう
に、シリコン基板100上の所望の位置に深さ方向に均
一な拡散層101を形成することは、米国特許第543
8215号に開示される高耐圧MOSデバイスのオン抵
抗低減に有効な基板構造として注目されているだけでな
く、基板の深さ方向を有効利用することにより深さ方向
に高集積化が可能となることからも有益な構造である。
らシリコン半導体プロセスで一般的に用いられる表面か
らのドーパント不純物の熱拡散や、イオン注入と熱処理
により拡散層101を形成する手法が考えられる。しか
しながら、拡散層101の深さBはドーパント不純物の
拡散速度に律速されるため、一般的に用いる熱処理時間
では表面から数μm程度の深さまでしか拡散層101を
形成させることができず、また、ドーパントの拡散は等
方的に進むため深さ方向だけでなく横方向にも拡散は進
み、結果的に深さと同程度の横広がりAを持った拡散層
101となる。従って、従来の熱拡散による拡散層形成
では、アスペクト比(=B/A)は原理的に「1」を越
えることはなく、デバイスを形成する上での構造が制限
されることになる。
generation of high voltage MOSFETs breaks the lim
it line of silicon" IEDM98 Proc.(1998年)また
は特開平12−40822号公報においては、図9
(a),(b)に示すように基板110上にエピタキシ
ャル成長させてエピタキシャル膜111aを形成すると
ともに、図9(c)に示すようにフォトリソグラフィに
よる部分的ドーパントイオン注入および熱拡散処理を行
い拡散層112aを形成する。以後、図10(a),
(b)に示すように、エピタキシャル成長と部分的イオ
ン注入および熱拡散処理を繰り返すことにより、図10
(c)に示すように、深さ方向に延びた拡散層112を
形成している。この手法を用いることにより、形成され
る拡散層(深さ方向に延びる拡散層)112はエピタキ
シャル成長厚みにより深さが決まるため、ドーパントの
拡散長により律速されることはない。
面の形状は凹凸を有し直線的でなくなってしまう。これ
に対し、図2に示す本実施形態での構造においては、ト
レンチ3の内面が平滑化されており、そのトレンチ3内
に配置される拡散層7における側面も上下方向に直線的
に延設している。よって、所望のデバイス特性を得る上
で好ましいものとなる。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
導体基板の製造工程を示す概略断面図である。図12
(c)に示すように、半導体基板を構成するシリコン基
板(単結晶シリコン基板)11にトレンチ14が形成さ
れ、このトレンチ14の内部には単結晶シリコン膜(拡
散層)16が充填されている。
化を招きやすいので、本実施形態ではマスク酸化膜を残
すようにしている。つまり、トレンチ加工領域のみマス
ク酸化膜を除去した上で、熱処理を行った後に埋込エピ
成膜を行うようにしている。
ン基板11の上面に酸化膜12を形成する。そして、ト
レンチ加工領域の酸化膜12を除去する。次に、図11
(b)に示すように、熱酸化により、シリコン基板11
の上面の酸化膜の膜厚を厚くする。つまり、トレンチ加
工領域Z1は、トレンチエッジからマスク剥れ領域長さ
以上離れた位置までとし、その外部をフィールド領域Z
2とし、トレンチ加工領域Z1に酸化膜13を形成する
とともに、この酸化膜13よりフィールド領域Z2の酸
化膜12を厚膜化する。さらに、トレンチ加工領域Z1
の酸化膜13をパターニングする。
チングを行ってトレンチ14を形成する。そして、図1
2(a)に示すように、HF洗浄によりトレンチ加工領
域Z1のみのマスク酸化膜13を除去する。このとき、
トレンチ14内の自然酸化膜も除去される。さらに、図
12(b)に示すように、トレンチ内面の平滑化のため
の熱処理(900〜1200℃)を行った後、エピタキ
シャル膜15を形成する(減圧雰囲気、800〜110
0℃)。これによりトレンチ14内がエピタキシャル膜
15で埋め込まれる。続いて、図12(c)に示すよう
に、平坦化研磨を行う。この際、トレンチ周辺の酸化膜
12により研磨の終点を検出する。
スク酸化膜の除去の際に、ウェハ全面を除去したが、本
実施形態においては、予めトレンチ加工領域Z1よりフ
ィールド領域Z2の酸化膜厚を厚膜化することで、トレ
ンチ加工領域Z1のみの酸化膜13を除去することがで
きる。即ち、トレンチ加工領域Z1のトレンチエッチン
グ用マスク13の膜厚に対してトレンチを形成しないフ
ィールド領域Z2のトレンチエッチング用マスク12の
膜厚を厚くし、シリコン基板11の上のトレンチエッチ
ング用マスク12,13のうちのトレンチ加工領域Z1
のトレンチエッチング用マスク13を除去する。この場
合、フィールド領域Z2の酸化膜12を平坦化研磨のス
トッパに用いることが可能となる。 (第3の実施の形態)次に、第3の実施の形態を、第
1,2の実施の形態との相違点を中心に説明する。
板の製造工程を示す概略断面図である。本実施形態は、
マスク(酸化膜)を残した状態でエピ成長を行う例であ
って、熱処理条件の限定により、酸化膜剥れ防止と結晶
性の向上を両立するようにしている。
ン基板21の上面にマスク酸化膜22を形成し、エッチ
ングによりトレンチ23を形成する。その後、トレンチ
内面の平滑化のための熱処理を行う。このときの熱処理
条件として、温度が900〜1100℃で、時間が数分
〜数10分程度とする。
タキシャル成長法によりトレンチ23内を含めたシリコ
ン基板21上にエピタキシャル膜24を形成し(減圧雰
囲気、800〜1100℃)、さらに、図13(c)に
示すように、シリコン基板21上のエピタキシャル膜2
4を平坦化し、トレンチ内に拡散層25を配置した基板
を得る。このとき、トレンチ間の酸化膜22により研磨
の終点検出が可能となる。
で、1100℃、10分の熱処理を行った後にエピタキ
シャル成長した場合の観察結果を示す。この図からトレ
ンチ内における結晶性はよいことが分かる。 (第4の実施の形態)次に、第4の実施の形態を、第1
〜3の実施の形態との相違点を中心に説明する。
板の製造工程を示す概略断面図である。本実施形態で
は、埋込用エピタキシャル膜の成膜に先立ち、薄いエピ
タキシャル膜を堆積し、その後に熱処理を行って内面の
平滑化を行うこととし、これにより、酸化膜剥れを防止
している。
ン基板31の上面にトレンチエッチング用マスクとして
のマスク酸化膜32を形成し、続いて、マスク酸化膜3
2を用いたエッチングを行ってシリコン基板31にトレ
ンチ33を形成する。そして、図15(b)に示すよう
に、エピタキシャル成長法によりトレンチ33内を含め
たシリコン基板31上に第1のエピタキシャル膜34を
形成する。このエピタキシャル膜34の成膜条件は、8
00〜1100℃、数μm程度とする。このエピタキシ
ャル膜34の成膜後においては、前述のトレンチエッチ
ングによるトレンチ33の内面の面荒れ・結晶欠陥がト
レンチ33内でのエピタキシャル膜34の表面に現れる
(反映されたものとなる)。そこで、熱処理を行ってシ
リコン基板31のトレンチ33内でのエピタキシャル膜
34の表面を平滑化する。この熱処理条件としては、減
圧雰囲気、900〜1200℃、数分〜数10分とす
る。
タキシャル成長法によりトレンチ33内を含めたシリコ
ン基板31上に第2のエピタキシャル膜35を形成す
る。これにより、トレンチ33内がエピタキシャル膜で
埋め込まれる。この埋込エピ成膜の条件は、800〜1
100℃とする。
コン基板31上のエピタキシャル膜を平坦化し、トレン
チ33内に拡散層36を配置した基板を得る。以上のご
とく、第1のエピタキシャル膜34によってマスク材
(酸化膜)32の剥がれを防止できるとともに、埋込用
エピタキシャル膜35を形成する前に、熱処理によりト
レンチ33内での第1のエピタキシャル膜34の表面を
平滑化することにより、トレンチエッチング工程におけ
るトレンチ内面(側面・底面)の面荒れや結晶欠陥があ
ったとしても、これを改善してエピタキシャル膜を成長
する際の結晶性を向上させることができる。 (第5の実施の形態)次に、第5の実施の形態を、第1
〜4の実施の形態との相違点を中心に説明する。
板の製造工程を示す概略断面図である。本実施形態で
は、マスク材として窒化膜を含む材料を使用している。
ン基板41の上面にトレンチエッチング用マスク42を
形成する。このマスク材として、窒化膜を用いる。また
は、酸化膜と窒化膜を積層した多層膜を用いる。詳しく
は、酸化膜/窒化膜/酸化膜多層構造を用いる。そし
て、エッチングを行ってトレンチ43を形成する。
00〜1200℃の熱処理を行った後、図16(b)に
示すように、エピタキシャル成長法によりトレンチ43
内を含めたシリコン基板41上にエピタキシャル膜44
を形成する(減圧雰囲気、800〜1100℃)。そし
て、図16(c)に示すように、シリコン基板41上の
エピタキシャル膜44を平坦化してトレンチ43内に拡
散層45を配置した基板を得る。
りに、窒化膜もしくは酸化膜と窒化膜を積層した膜を用
いた。これにより、窒化膜を含むマスクは、下記の昇華
反応が生じないため、酸化膜/Si界面での剥れを防止
できる。詳しくは、シリコン窒化膜を含んでいると、熱
処理して流動性が低くなり密着性の向上を図ることがで
きる。
チ内での平滑化処理として、熱処理を用いたが、次のよ
うにしてトレンチ内での平滑化を行ってもよい。 (i).犠牲酸化を行うとともに、酸化膜除去を行う。即
ち、熱酸化するとともに熱酸化膜を除去する。あるい
は、(ii).トレンチに対し等方性エッチングを行う。具
体的には、フッ酸+硝酸混合液処理、あるいは、CDE
(ケミカルドライエッチング)処理を行う。即ち、等方
性のドライエッチングまたは等方性のウェットエッチン
グを行う。
工程を示す概略断面図。
を示す図。
図。
図。
を示す図。
図。
図。
図。
造工程を示す概略断面図。
造工程を示す概略断面図。
造工程を示す概略断面図。
造工程を示す概略断面図。
造工程を示す概略断面図。
6…エピタキシャル膜、7…拡散層、11…シリコン基
板、12,13…酸化膜、14…トレンチ、15…エピ
タキシャル膜、16…拡散層、21…シリコン基板、2
2…酸化膜、23…トレンチ、24…エピタキシャル
膜、25…拡散層、31…シリコン基板、32…酸化
膜、33…トレンチ、34…第1のエピタキシャル膜、
35…第2のエピタキシャル膜、36…拡散層、41…
シリコン基板、42…窒化膜マスク、43…トレンチ、
44…エピタキシャル膜、45…拡散層
Claims (24)
- 【請求項1】 半導体基板(1)の上面にトレンチエッ
チング用マスク(2)を形成する工程と、 前記トレンチエッチング用マスク(2)を用いたエッチ
ングを行って半導体基板(1)にトレンチ(3)を形成
する工程と、 前記半導体基板(1)でのトレンチ(3)内面を平滑化
する工程と、 エピタキシャル成長法により前記トレンチ(3)内にエ
ピタキシャル膜(6)を形成してトレンチ(3)内をエ
ピタキシャル膜(6)で埋め込む工程と、を備えたこと
を特徴とする半導体基板の製造方法。 - 【請求項2】 前記トレンチ(3)を形成する工程の後
において、トレンチエッチング用マスク(2)を除去す
る工程を備えたことを特徴とする請求項1に記載の半導
体基板の製造方法。 - 【請求項3】 半導体基板(31)の上面にトレンチエ
ッチング用マスク(32)を形成する工程と、 前記トレンチエッチング用マスク(32)を用いたエッ
チングを行って半導体基板(31)にトレンチ(33)
を形成する工程と、 エピタキシャル成長法により前記トレンチ(33)内を
含めた半導体基板(31)上に第1のエピタキシャル膜
(34)を形成する工程と、 前記半導体基板(31)のトレンチ(33)内での第1
のエピタキシャル膜(34)の表面を平滑化する工程
と、 エピタキシャル成長法により前記トレンチ(33)内に
第2のエピタキシャル膜(35)を形成してトレンチ
(33)内をエピタキシャル膜で埋め込む工程と、を備
えたことを特徴とする半導体基板の製造方法。 - 【請求項4】 前記トレンチエッチング用マスク(2)
を形成する工程において、マスク材として、酸化膜もし
くは窒化膜、あるいは、酸化膜と窒化膜を積層した膜を
用いたことを特徴とする請求項1〜3のいずれか1項に
記載の半導体基板の製造方法。 - 【請求項5】 前記トレンチ(3)を形成する工程にお
いて、ドライエッチング処理もしくはウェットエッチン
グ処理のいずれかによる異方性エッチング処理を用いる
ことを特徴とする請求項1〜3のいずれか1項に記載の
半導体基板の製造方法。 - 【請求項6】 前記エピタキシャル膜(6)を形成する
工程の前に、反応生成物および自然酸化膜の除去のため
の洗浄を行うようにしたことを特徴とする請求項1〜3
のいずれか1項に記載の半導体基板の製造方法。 - 【請求項7】 前記トレンチ(3)内での平滑化工程
は、非酸化性または非窒化性の減圧雰囲気下にて熱処理
を行うものであることを特徴とする請求項1〜3のいず
れか1項に記載の半導体基板の製造方法。 - 【請求項8】 前記非酸化性または非窒化性の減圧雰囲
気は、減圧チャンバ内に水素または希ガスを導入するこ
とにより作るようにしたことを特徴とする請求項7に記
載の半導体基板の製造方法。 - 【請求項9】 前記熱処理条件として、900℃以上と
したことを特徴とする請求項7に記載の半導体基板の製
造方法。 - 【請求項10】 前記熱処理条件として、1100℃以
上としたことを特徴とする請求項9に記載の半導体基板
の製造方法。 - 【請求項11】 前記トレンチ(3)内での平滑化工程
は、熱酸化するとともに熱酸化膜を除去するものである
ことを特徴とする請求項1〜3のいずれか1項に記載の
半導体基板の製造方法。 - 【請求項12】 前記トレンチ(3)内での平滑化工程
は、等方性のドライエッチングまたは等方性のウェット
エッチングするものであることを特徴とする請求項1〜
3のいずれか1項に記載の半導体基板の製造方法。 - 【請求項13】 前記熱処理を行う工程と前記エピタキ
シャル膜(6)で埋め込む工程とを、同一の装置を用い
て連続して行うようにしたことを特徴とする請求項7に
記載の半導体基板の製造方法。 - 【請求項14】 前記エピタキシャル膜(6)で埋め込
む工程において、エピタキシャル膜(6)の形成の際
に、非酸化性または非窒化性の減圧雰囲気下で、成膜ガ
スとドーパントガスを導入し、トレンチ内部に半導体基
板(1)とは異なる濃度または導電型の拡散層を形成す
るようにしたことを特徴とする請求項1〜3のいずれか
1項に記載の半導体基板の製造方法。 - 【請求項15】 前記拡散層は、一種もしくは複数の濃
度または導電型の異なる層から成ることを特徴とする請
求項14に記載の半導体基板の製造方法。 - 【請求項16】 前記トレンチ内をエピタキシャル膜
(6)で埋め込む工程の後に、半導体基板(1)上のエ
ピタキシャル膜(6)を平坦化する工程を備えたことを
特徴とする請求項1〜3のいずれか1項に記載の半導体
基板の製造方法。 - 【請求項17】 前記半導体基板上のエピタキシャル膜
を平坦化する工程において、研磨処理、エッチバック、
異方性ウェットエッチングのいずれか、又は組み合わせ
により平坦化するようにしたことを特徴とする請求項1
6に記載の半導体基板の製造方法。 - 【請求項18】 前記半導体基板上のエピタキシャル膜
を平坦化する工程において、トレンチエッチング用マス
ク(2)を平坦化処理の終点検出に用いたことを特徴と
する請求項17に記載の半導体基板の製造方法。 - 【請求項19】 前記トレンチエッチング用マスク(1
2,13)を形成する工程において、トレンチ加工領域
(Z1)のトレンチエッチング用マスク(13)の膜厚
に対してトレンチを形成しないフィールド領域(Z2)
のトレンチエッチング用マスク(12)の膜厚を厚くす
るようにしたことを特徴とする請求項2に記載の半導体
基板の製造方法。 - 【請求項20】 前記トレンチエッチング用マスク
(2)を除去する工程において、半導体基板(1)の上
のトレンチエッチング用マスク(2)を全て除去するよ
うにしたことを特徴とする請求項2に記載の半導体基板
の製造方法。 - 【請求項21】 前記トレンチエッチング用マスク(1
2,13)を除去する工程において、半導体基板(1
1)の上のトレンチエッチング用マスク(12,13)
のうちのトレンチ加工領域(Z1)のトレンチエッチン
グ用マスク(13)を除去するようにしたことを特徴と
する請求項2または19に記載の半導体基板の製造方
法。 - 【請求項22】 上面に開口するトレンチ(3)が形成
されるとともに、当該トレンチ(3)の内部に単結晶半
導体層(7)が充填された半導体基板であって、前記ト
レンチ(3)の底面と側面とで成す角部における曲率半
径が1.0μm以上であるとともに、トレンチ(3)内
面での表面粗さの最大高さが3nm以下となっているこ
とを特徴とする半導体基板。 - 【請求項23】 前記角部における曲率半径が1.5μ
m以上であるとともに、前記内面での表面粗さの最大高
さが2nm以下となっていることを特徴とする請求項2
2に記載の半導体基板。 - 【請求項24】 前記単結晶半導体層(7)は、一種も
しくは複数の濃度または導電型の異なる層から成ること
を特徴とする請求項22に記載の半導体基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000313918A JP3424667B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体基板の製造方法 |
US09/870,705 US6406982B2 (en) | 2000-06-05 | 2001-06-01 | Method of improving epitaxially-filled trench by smoothing trench prior to filling |
DE10127231A DE10127231B4 (de) | 2000-06-05 | 2001-06-05 | Herstellungsverfahren eines Halbleitersubstrats |
US10/132,298 US7063751B2 (en) | 2000-06-05 | 2002-04-26 | Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000313918A JP3424667B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002124474A true JP2002124474A (ja) | 2002-04-26 |
JP3424667B2 JP3424667B2 (ja) | 2003-07-07 |
Family
ID=18793253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000313918A Expired - Lifetime JP3424667B2 (ja) | 2000-06-05 | 2000-10-13 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3424667B2 (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005011880A (ja) * | 2003-06-17 | 2005-01-13 | Fuji Electric Holdings Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP2005056886A (ja) * | 2003-08-04 | 2005-03-03 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005057142A (ja) * | 2003-08-06 | 2005-03-03 | Fuji Electric Holdings Co Ltd | 半導体基板の製造方法 |
JP2005072191A (ja) * | 2003-08-22 | 2005-03-17 | Fuji Electric Holdings Co Ltd | 半導体基板の製造方法 |
JP2005101560A (ja) * | 2003-08-20 | 2005-04-14 | Denso Corp | 縦型半導体装置 |
JP2005260199A (ja) * | 2004-02-09 | 2005-09-22 | Fuji Electric Holdings Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006024866A (ja) * | 2004-07-09 | 2006-01-26 | Fuji Electric Holdings Co Ltd | 半導体素子の製造方法 |
US7037789B2 (en) * | 2002-06-03 | 2006-05-02 | Denso Corporation | Stabilization of dopant concentration in semiconductor device having epitaxially-filled trench |
JP2006295031A (ja) * | 2005-04-14 | 2006-10-26 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2006339527A (ja) * | 2005-06-03 | 2006-12-14 | Denso Corp | 半導体装置およびその製造方法 |
JP2007096137A (ja) * | 2005-09-29 | 2007-04-12 | Denso Corp | 半導体基板の製造方法およびエピタキシャル成長装置 |
JP2007288213A (ja) * | 2007-06-25 | 2007-11-01 | Fuji Electric Device Technology Co Ltd | 半導体基板の製造方法 |
JP2008218656A (ja) * | 2007-03-02 | 2008-09-18 | Denso Corp | 半導体装置の製造方法及び半導体ウエハ |
US7510975B2 (en) | 2005-01-11 | 2009-03-31 | Fuji Electric Holdings Co., Ltd. | Method for manufacturing a semiconductor device having trenches defined in the substrate surface |
JP2010062347A (ja) * | 2008-09-04 | 2010-03-18 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2010118536A (ja) * | 2008-11-13 | 2010-05-27 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2010212440A (ja) * | 2009-03-10 | 2010-09-24 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
US7871905B2 (en) | 2008-08-01 | 2011-01-18 | Fuji Electric Systems Co., Ltd. | Method for producing semiconductor device |
JP2011155290A (ja) * | 2011-03-28 | 2011-08-11 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
JP2012504327A (ja) * | 2008-09-30 | 2012-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネル領域への減少させられたオフセットを有する埋め込みSi/Ge材質を伴うトランジスタ |
DE102012211776A1 (de) | 2011-07-10 | 2013-01-10 | Denso Corporation | Fertigungsverfahren eines halbleitersubstrats |
JP2013153120A (ja) * | 2011-12-26 | 2013-08-08 | Denso Corp | 半導体装置の製造方法 |
JP2014139974A (ja) * | 2013-01-21 | 2014-07-31 | Renesas Electronics Corp | パワーmosfetの製造方法 |
WO2022209580A1 (ja) * | 2021-03-31 | 2022-10-06 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法 |
-
2000
- 2000-10-13 JP JP2000313918A patent/JP3424667B2/ja not_active Expired - Lifetime
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7037789B2 (en) * | 2002-06-03 | 2006-05-02 | Denso Corporation | Stabilization of dopant concentration in semiconductor device having epitaxially-filled trench |
JP2005011880A (ja) * | 2003-06-17 | 2005-01-13 | Fuji Electric Holdings Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
JP2005056886A (ja) * | 2003-08-04 | 2005-03-03 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP4489384B2 (ja) * | 2003-08-04 | 2010-06-23 | 新電元工業株式会社 | 半導体装置 |
JP2005057142A (ja) * | 2003-08-06 | 2005-03-03 | Fuji Electric Holdings Co Ltd | 半導体基板の製造方法 |
JP4539052B2 (ja) * | 2003-08-06 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体基板の製造方法 |
JP2005101560A (ja) * | 2003-08-20 | 2005-04-14 | Denso Corp | 縦型半導体装置 |
JP2005072191A (ja) * | 2003-08-22 | 2005-03-17 | Fuji Electric Holdings Co Ltd | 半導体基板の製造方法 |
JP4539057B2 (ja) * | 2003-08-22 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体基板の製造方法 |
JP2005260199A (ja) * | 2004-02-09 | 2005-09-22 | Fuji Electric Holdings Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006024866A (ja) * | 2004-07-09 | 2006-01-26 | Fuji Electric Holdings Co Ltd | 半導体素子の製造方法 |
US7510975B2 (en) | 2005-01-11 | 2009-03-31 | Fuji Electric Holdings Co., Ltd. | Method for manufacturing a semiconductor device having trenches defined in the substrate surface |
JP2006295031A (ja) * | 2005-04-14 | 2006-10-26 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2006339527A (ja) * | 2005-06-03 | 2006-12-14 | Denso Corp | 半導体装置およびその製造方法 |
JP2007096137A (ja) * | 2005-09-29 | 2007-04-12 | Denso Corp | 半導体基板の製造方法およびエピタキシャル成長装置 |
JP2008218656A (ja) * | 2007-03-02 | 2008-09-18 | Denso Corp | 半導体装置の製造方法及び半導体ウエハ |
JP2007288213A (ja) * | 2007-06-25 | 2007-11-01 | Fuji Electric Device Technology Co Ltd | 半導体基板の製造方法 |
US8242023B2 (en) | 2008-08-01 | 2012-08-14 | Fuji Electric Co., Ltd. | Method of producing a semiconductor device having a trench filled with an epitaxially grown semiconductor layer |
US7871905B2 (en) | 2008-08-01 | 2011-01-18 | Fuji Electric Systems Co., Ltd. | Method for producing semiconductor device |
JP2010062347A (ja) * | 2008-09-04 | 2010-03-18 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2012504327A (ja) * | 2008-09-30 | 2012-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネル領域への減少させられたオフセットを有する埋め込みSi/Ge材質を伴うトランジスタ |
JP2010118536A (ja) * | 2008-11-13 | 2010-05-27 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2010212440A (ja) * | 2009-03-10 | 2010-09-24 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2011155290A (ja) * | 2011-03-28 | 2011-08-11 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
DE102012211776A1 (de) | 2011-07-10 | 2013-01-10 | Denso Corporation | Fertigungsverfahren eines halbleitersubstrats |
JP2013038388A (ja) * | 2011-07-10 | 2013-02-21 | Denso Corp | 半導体基板の製造方法 |
DE102012211776B4 (de) * | 2011-07-10 | 2021-07-01 | Denso Corporation | Fertigungsverfahren eines halbleitersubstrats |
JP2013153120A (ja) * | 2011-12-26 | 2013-08-08 | Denso Corp | 半導体装置の製造方法 |
JP2014139974A (ja) * | 2013-01-21 | 2014-07-31 | Renesas Electronics Corp | パワーmosfetの製造方法 |
WO2022209580A1 (ja) * | 2021-03-31 | 2022-10-06 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3424667B2 (ja) | 2003-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002124474A (ja) | 半導体基板の製造方法および半導体基板 | |
US7063751B2 (en) | Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners | |
JP4695824B2 (ja) | 半導体ウエハの製造方法 | |
US6495294B1 (en) | Method for manufacturing semiconductor substrate having an epitaxial film in the trench | |
JP4450245B2 (ja) | 半導体装置の製造方法 | |
JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
JP4750342B2 (ja) | Mos−fetおよびその製造方法、並びに半導体装置 | |
JP2007173383A (ja) | トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法 | |
JP2001160589A (ja) | トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法 | |
JP2006196523A (ja) | 半導体装置の製造方法 | |
US20010048142A1 (en) | Semiconductor substrate and method for manufacturing semiconductor device using the same | |
JP2000315807A (ja) | プレーナ・ヘテロ構造の製造方法 | |
JP4394846B2 (ja) | 半導体素子の素子分離膜形成方法 | |
JP2003218037A (ja) | 半導体基板の製造方法 | |
JP4182177B2 (ja) | 半導体装置の製造方法 | |
JP5055687B2 (ja) | 半導体ウエハの製造方法 | |
JP2005079215A (ja) | 半導体装置の製造方法 | |
US8883598B2 (en) | Thin capped channel layers of semiconductor devices and methods of forming the same | |
JP5278132B2 (ja) | 半導体装置の製造方法 | |
US10439047B2 (en) | Methods for etch mask and fin structure formation | |
JPH03110856A (ja) | 半導体装置の製造方法 | |
JP2005057147A (ja) | 半導体装置の製造方法 | |
CN105097464B (zh) | 一种改善栅极结构线宽粗糙度的方法 | |
KR100317716B1 (ko) | 트랜치를 이용한 소자분리 방법 | |
JPH0244750A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3424667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |