JP5170074B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5170074B2 JP5170074B2 JP2009294799A JP2009294799A JP5170074B2 JP 5170074 B2 JP5170074 B2 JP 5170074B2 JP 2009294799 A JP2009294799 A JP 2009294799A JP 2009294799 A JP2009294799 A JP 2009294799A JP 5170074 B2 JP5170074 B2 JP 5170074B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- source region
- conductivity type
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 59
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 59
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明の第1実施形態について説明する。図1は、本実施形態にかかるSiC半導体装置を示した図であり、図1(a)は、平面パターン図、図1(b)は、図1(a)のA−A’断面図、図1(b)は、図1(a)のB−B’断面図、図1(d)は、図1(a)のC−C’断面図である。
本発明の第2実施形態について説明する。本実施形態では、第1実施形態と異なる手法によって、トレンチ6の先端部にJFET構造が構成されなくなるようにするものであり、SiC半導体装置の基本的な構造は第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態では、第1実施形態と異なる手法によって、トレンチ6の先端部にJFET構造が構成されなくなるようにするものであり、SiC半導体装置の基本的な構造は第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
上記各実施形態では、JFETを備えたSiC半導体装置について説明したが、第2ゲート領域8の代わりに、n-型チャネル層7の表面にゲート絶縁膜を形成すると共にゲート絶縁膜の表面にゲート電極を配置したMOSFETを備えるSiC半導体装置についても、上記各実施形態と同様の構造を採用することができる。MOSFETを備えた半導体において上記各実施形態の構造を採用すれば、トレンチ6の先端部においてMOSFET構造が構成されないようにできることから、上記各実施形態と同様の効果を得ることができる。
2 n-型ドリフト層
3 第1ゲート領域(ベース層)
4 n+型ソース領域
5 半導体基板
6 トレンチ
7 n-型チャネル層
8 第2ゲート領域
9 ゲート電極
10 層間絶縁膜
11 ソース電極
12 ドレイン電極
20 p+型領域
Claims (5)
- 炭化珪素からなる第1導電型基板(1)と、前記第1導電型基板(1)上にエピタキシャル成長によって形成された第1導電型のドリフト層(2)と、前記ドリフト層(2)上にエピタキシャル成長によって形成された第2導電型の第1ゲート領域(3)と、前記第1ゲート領域(3)上にエピタキシャル成長もしくはイオン注入により形成された第1導電型のソース領域(4)とを有する半導体基板(5)と、
前記ソース領域(4)および第1ゲート領域(3)を貫通して前記ドリフト層(2)まで達し、一方向を長手方向とした短冊状のトレンチ(6)と、
前記トレンチ(6)の内壁上にエピタキシャル成長によって形成された第1導電型のチャネル層(7)と、
前記チャネル層(7)の上に形成された第2導電型の第2ゲート領域(8)とを有したJFETを備え、
前記トレンチ(6)の両先端部において前記ソース領域(4)の厚みよりも深い凹形状とされることで、該トレンチ(6)の両先端部において、少なくともソース領域(4)が除去されており、前記トレンチ(6)の先端部において前記ソース領域(4)が形成されておらず、前記チャネル層(7)のうち前記トレンチ(6)の長辺部に形成された部分よりも膜厚が厚くなっている部分に全く前記ソース領域(4)が接していないことを特徴とする炭化珪素半導体装置。 - 前記トレンチ(6)の先端部において、前記チャネル層(7)のうち前記トレンチ(6)の長辺部に形成される部分よりも厚くなっている厚膜領域および前記厚膜領域から前記トレンチ(6)の長辺部の内側方向へ前記第1ゲート領域(3)の厚さよりも長い領域が除去された凹形状とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記トレンチ(6)は複数本が平行に並べられたストライプ状とされており、複数本の前記トレンチ(6)の先端部の領域が前記凹形状にて連続的に除去されていることを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 炭化珪素からなる第1導電型基板(1)と、前記第1導電型基板(1)上にエピタキシャル成長によって形成された第1導電型のドリフト層(2)と、前記ドリフト層(2)上にエピタキシャル成長によって形成された第2導電型の第1ゲート領域(3)と、前記第1ゲート領域(3)上にエピタキシャル成長もしくはイオン注入により形成された第1導電型のソース領域(4)とを有する半導体基板(5)を用意する工程と、
前記ソース領域(4)および第1ゲート領域(3)を貫通して前記ドリフト層(2)まで達し、一方向を長手方向とした短冊状のトレンチ(6)を形成する工程と、
前記トレンチ(6)の内壁上にエピタキシャル成長によって第1導電型のチャネル層(7)を形成する工程と、
前記チャネル層(7)の上に形成された第2導電型の第2ゲート領域(8)を形成する工程と、
前記チャネル層(7)および前記第2ゲート領域(8)を前記ソース領域(4)が露出するまで平坦化する工程と、
前記平坦化の後に、選択エッチングを行うことで少なくとも前記トレンチ(6)の先端部の前記ソース領域(4)と前記チャネル層(7)および前記第2ゲート領域(8)を除去し、前記トレンチ(6)の先端部を前記ソース領域(4)の厚みよりも深い凹形状とする工程と、を含み、
前記凹形状とする工程は、前記トレンチ(6)の両先端部において、前記チャネル層(7)のうち前記トレンチ(6)の長辺部に形成される部分よりも厚くなっている領域を除去することで、前記チャネル層(7)のうち前記トレンチ(6)の長辺部に形成された部分よりも膜厚が厚くなっている部分に全く前記ソース領域(4)が接していない状態にする工程であることを特徴とするJFETを備える炭化珪素半導体装置の製造方法。 - 前記トレンチ(6)を形成する工程では、前記トレンチ(6)を複数本が平行に並べられたストライプ状とし、
前記凹形状とする工程では、複数本の前記トレンチ(6)の先端部の領域を連続的に除去することで前記凹形状とすることを特徴とする請求項4に記載のJFETを備える炭化珪素半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009294799A JP5170074B2 (ja) | 2009-12-25 | 2009-12-25 | 炭化珪素半導体装置およびその製造方法 |
US12/976,116 US8575648B2 (en) | 2009-12-25 | 2010-12-22 | Silicon carbide semiconductor device and method of manufacturing the same |
SE1051367A SE535294C2 (sv) | 2009-12-25 | 2010-12-22 | Kiselkarbidhalvledaranordning och förfarande för tillverkning av densamma |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009294799A JP5170074B2 (ja) | 2009-12-25 | 2009-12-25 | 炭化珪素半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012053176A Division JP5505443B2 (ja) | 2012-03-09 | 2012-03-09 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134970A JP2011134970A (ja) | 2011-07-07 |
JP5170074B2 true JP5170074B2 (ja) | 2013-03-27 |
Family
ID=44186340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009294799A Expired - Fee Related JP5170074B2 (ja) | 2009-12-25 | 2009-12-25 | 炭化珪素半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8575648B2 (ja) |
JP (1) | JP5170074B2 (ja) |
SE (1) | SE535294C2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5678622B2 (ja) * | 2010-12-03 | 2015-03-04 | 株式会社デンソー | 炭化珪素単結晶の製造方法 |
JP5582112B2 (ja) * | 2011-08-24 | 2014-09-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5692145B2 (ja) * | 2012-04-17 | 2015-04-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP5724945B2 (ja) | 2012-05-18 | 2015-05-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US9012984B2 (en) | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
US9240476B2 (en) | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
US9306061B2 (en) | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4089185B2 (ja) * | 2001-08-29 | 2008-05-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP3932842B2 (ja) | 2001-08-29 | 2007-06-20 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP4206803B2 (ja) * | 2003-04-07 | 2009-01-14 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP4179147B2 (ja) * | 2003-11-28 | 2008-11-12 | 株式会社デンソー | 炭化珪素半導体装置 |
SE527205C2 (sv) | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
JP4899405B2 (ja) * | 2004-11-08 | 2012-03-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
EP2091083A3 (en) * | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
-
2009
- 2009-12-25 JP JP2009294799A patent/JP5170074B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-22 SE SE1051367A patent/SE535294C2/sv not_active IP Right Cessation
- 2010-12-22 US US12/976,116 patent/US8575648B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011134970A (ja) | 2011-07-07 |
US20110156054A1 (en) | 2011-06-30 |
SE1051367A1 (sv) | 2011-06-26 |
SE535294C2 (sv) | 2012-06-19 |
US8575648B2 (en) | 2013-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5170074B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5751213B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7059555B2 (ja) | 半導体装置 | |
JP6409681B2 (ja) | 半導体装置およびその製造方法 | |
JP6341074B2 (ja) | 半導体装置の製造方法 | |
JP4735224B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5790573B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6109444B1 (ja) | 半導体装置 | |
JP2006128507A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP7420485B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2011134985A (ja) | トレンチゲート型半導体装置とその製造方法 | |
JP4447474B2 (ja) | 半導体装置およびその製造方法 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20170047394A1 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
JP6211933B2 (ja) | 半導体装置 | |
JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP7095342B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009038214A (ja) | 半導体装置 | |
JP5505443B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2006100357A (ja) | 半導体装置の製造方法 | |
JP6648743B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5692145B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 | |
JP2019140159A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5170074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |