JP4533919B2 - 不揮発性半導体メモリの製造方法 - Google Patents
不揮発性半導体メモリの製造方法 Download PDFInfo
- Publication number
- JP4533919B2 JP4533919B2 JP2007241530A JP2007241530A JP4533919B2 JP 4533919 B2 JP4533919 B2 JP 4533919B2 JP 2007241530 A JP2007241530 A JP 2007241530A JP 2007241530 A JP2007241530 A JP 2007241530A JP 4533919 B2 JP4533919 B2 JP 4533919B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- interlayer insulating
- insulating film
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
"High-Density Chain Ferro electric Random Access Memory (CFRAM)", VLSI Circuit Symposium 1997 p83-84 "A Sub-40ns Random-Access Chain FRAM Architecture with 7ns Cell-Plate-Line Drive", ISSCC Tech. Digest Papers, pp.102-103, Feb 1999
Claims (1)
- 1つのトランジスタに1つの強誘電体キャパシタを並列接続したメモリセルを複数個直列接続した不揮発性半導体メモリの製造方法であって、
シリコン半導体基板の表面領域に、前記トランジスタのソース、ドレインとなる第1及び第2の拡散領域を互いに分離して形成する工程と、
全面に層間絶縁膜を堆積する第1の工程とこの工程で堆積された層間絶縁膜中に配線を形成する第2の工程とを少なくとも2回繰り返して、前記第1の拡散層に電気的に接続された多層配線を形成する工程と、
前記層間絶縁膜に前記第2の拡散領域に通じる第1及び第2の開口部を互いに離間して形成する工程と、
前記第1及び第2の開口部内に、前記第2の拡散領域と電気的に接続され、断面形状が凹形状を有する第1及び第2の下部電極を形成する工程と、
前記第1及び第2の下部電極上に、断面形状が凹形状を有する第1及び第2の強誘電体膜を形成する工程と、
前記第1及び第2の強誘電体膜上に第1及び第2の上部電極を形成する工程と、
前記第1及び第2の上部電極上に第1及び第2のプラグを形成する工程とを具備し、
前記第1の下部電極、第1の強誘電体膜及び第1の上部電極からなる第1の強誘電体キャパシタ、及び前記第2の下部電極、第2の強誘電体膜及び第2の上部電極からなる第2の強誘電体キャパシタを、前記第1及び第2の開口部内に形成することを特徴する不揮発性半導体メモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241530A JP4533919B2 (ja) | 2007-09-18 | 2007-09-18 | 不揮発性半導体メモリの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241530A JP4533919B2 (ja) | 2007-09-18 | 2007-09-18 | 不揮発性半導体メモリの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000078916A Division JP2001267520A (ja) | 2000-03-21 | 2000-03-21 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047931A JP2008047931A (ja) | 2008-02-28 |
JP4533919B2 true JP4533919B2 (ja) | 2010-09-01 |
Family
ID=39181292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007241530A Expired - Fee Related JP4533919B2 (ja) | 2007-09-18 | 2007-09-18 | 不揮発性半導体メモリの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4533919B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010003452B4 (de) | 2010-03-30 | 2018-12-13 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist |
CN108075038A (zh) * | 2016-11-11 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 动态随机存储器及其形成方法 |
CN111656511A (zh) | 2018-04-04 | 2020-09-11 | 松下知识产权经营株式会社 | 电子设备 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03142973A (ja) * | 1989-10-30 | 1991-06-18 | Seiko Epson Corp | 半導体記憶装置 |
JPH03293775A (ja) * | 1989-12-25 | 1991-12-25 | Toshiba Corp | 強誘電体コンデンサ及び半導体装置 |
JPH05243517A (ja) * | 1992-02-25 | 1993-09-21 | Nec Corp | 半導体装置 |
JPH07202019A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体集積回路装置および製造方法 |
JPH08274278A (ja) * | 1995-01-31 | 1996-10-18 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
JPH08288475A (ja) * | 1996-05-20 | 1996-11-01 | Hitachi Ltd | 半導体記憶装置の製造方法 |
JPH08340092A (ja) * | 1995-04-24 | 1996-12-24 | Siemens Ag | 半導体メモリデバイスおよびその製造方法 |
JPH0992794A (ja) * | 1995-09-22 | 1997-04-04 | Toshiba Corp | 半導体記憶装置の製造方法 |
JPH10270651A (ja) * | 1997-03-25 | 1998-10-09 | Toshiba Corp | 半導体記憶装置 |
JPH11191615A (ja) * | 1997-07-19 | 1999-07-13 | United Microelectron Corp | 埋込み型dramのためのプロセス及び構造 |
JPH11345948A (ja) * | 1997-07-08 | 1999-12-14 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
-
2007
- 2007-09-18 JP JP2007241530A patent/JP4533919B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03142973A (ja) * | 1989-10-30 | 1991-06-18 | Seiko Epson Corp | 半導体記憶装置 |
JPH03293775A (ja) * | 1989-12-25 | 1991-12-25 | Toshiba Corp | 強誘電体コンデンサ及び半導体装置 |
JPH05243517A (ja) * | 1992-02-25 | 1993-09-21 | Nec Corp | 半導体装置 |
JPH07202019A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体集積回路装置および製造方法 |
JPH08274278A (ja) * | 1995-01-31 | 1996-10-18 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
JPH08340092A (ja) * | 1995-04-24 | 1996-12-24 | Siemens Ag | 半導体メモリデバイスおよびその製造方法 |
JPH0992794A (ja) * | 1995-09-22 | 1997-04-04 | Toshiba Corp | 半導体記憶装置の製造方法 |
JPH08288475A (ja) * | 1996-05-20 | 1996-11-01 | Hitachi Ltd | 半導体記憶装置の製造方法 |
JPH10270651A (ja) * | 1997-03-25 | 1998-10-09 | Toshiba Corp | 半導体記憶装置 |
JPH11345948A (ja) * | 1997-07-08 | 1999-12-14 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
JPH11191615A (ja) * | 1997-07-19 | 1999-07-13 | United Microelectron Corp | 埋込み型dramのためのプロセス及び構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2008047931A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7989862B2 (en) | Semiconductor device and its manufacturing method | |
JP3569112B2 (ja) | 半導体集積回路およびその製造方法 | |
JP6758124B2 (ja) | 3次元積層チェーン型メモリ装置の製造方法 | |
US20090068763A1 (en) | Method for manufacturing semiconductor device and its manufacturing method | |
JP4690985B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
US8324671B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009071022A (ja) | 半導体装置の製造方法、及び半導体装置 | |
US7279342B2 (en) | Ferroelectric memory | |
JP4533919B2 (ja) | 不揮発性半導体メモリの製造方法 | |
JP2008130615A (ja) | 半導体記憶装置及びその製造方法 | |
JP2009099767A (ja) | 半導体記憶装置およびその製造方法 | |
JP4766924B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2001267520A (ja) | 半導体装置およびその製造方法 | |
JP2006066515A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2005093605A (ja) | 半導体装置およびその製造方法 | |
JP2008034866A (ja) | 半導体装置 | |
JP2006086292A (ja) | 半導体記憶装置およびその製造方法 | |
JP2001274352A (ja) | 半導体装置およびその製造方法 | |
JP2006253194A (ja) | 半導体装置およびその製造方法 | |
JP2010141143A (ja) | 半導体装置及びその製造方法 | |
JP2011061085A (ja) | 強誘電体記憶装置 | |
JP4016004B2 (ja) | 半導体装置の製造方法 | |
KR100968428B1 (ko) | 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법 | |
JP2010212574A (ja) | 半導体記憶装置 | |
KR100846364B1 (ko) | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |