JP3368819B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3368819B2 JP3368819B2 JP00633998A JP633998A JP3368819B2 JP 3368819 B2 JP3368819 B2 JP 3368819B2 JP 00633998 A JP00633998 A JP 00633998A JP 633998 A JP633998 A JP 633998A JP 3368819 B2 JP3368819 B2 JP 3368819B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- liquid crystal
- circuit
- voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス型の液
晶表示装置の液晶駆動回路に関する。
晶表示装置の液晶駆動回路に関する。
【０００２】
【従来の技術】半導体集積回路により構成され、液晶表
示装置に対して映像信号を印加する液晶駆動回路は、従
来、耐圧１０Ｖ以上の高耐圧拡散プロセスを用いて製造
されていた。これは、液晶を駆動する場合に、液晶の劣
化防止のため、液晶の共通電極の電圧を基準として正お
よび負の電圧をデータラインに交互に印加して交流駆動
をしなければならないからである。
示装置に対して映像信号を印加する液晶駆動回路は、従
来、耐圧１０Ｖ以上の高耐圧拡散プロセスを用いて製造
されていた。これは、液晶を駆動する場合に、液晶の劣
化防止のため、液晶の共通電極の電圧を基準として正お
よび負の電圧をデータラインに交互に印加して交流駆動
をしなければならないからである。
【０００３】図１１は、特開昭６３−３０４２２９号公
報にて開示された従来の液晶駆動回路の例である。図１
１を参照して、この液晶駆動回路は、半導体集積回路に
より構成され、シフトレジスタ回路群２１と、ｎビット
の映像データを並列にラッチするデータレジスタ回路群
２２と、データレジスタ回路群２２のデータをラッチ信
号によってラッチするデータラッチ回路群２３と、ｎビ
ットの映像データによって外部から入力される２n値の
階調電圧を選択するデコーダ２４と、レベルシフト回路
群２５と、２n個のアナログスイッチ２６とにより構成
されている。各々の出力端子は、２n値の階調電圧から
１値をアナログスイッチで選択し、液晶に所定の電圧を
印加するものである。交流駆動するには、この外部から
入力される階調電圧を、１ラインまたは１フレーム毎に
変化させる。
報にて開示された従来の液晶駆動回路の例である。図１
１を参照して、この液晶駆動回路は、半導体集積回路に
より構成され、シフトレジスタ回路群２１と、ｎビット
の映像データを並列にラッチするデータレジスタ回路群
２２と、データレジスタ回路群２２のデータをラッチ信
号によってラッチするデータラッチ回路群２３と、ｎビ
ットの映像データによって外部から入力される２n値の
階調電圧を選択するデコーダ２４と、レベルシフト回路
群２５と、２n個のアナログスイッチ２６とにより構成
されている。各々の出力端子は、２n値の階調電圧から
１値をアナログスイッチで選択し、液晶に所定の電圧を
印加するものである。交流駆動するには、この外部から
入力される階調電圧を、１ラインまたは１フレーム毎に
変化させる。
【０００４】このように、液晶駆動回路は、液晶の共通
電極の電圧を基準として正および負の電圧をデータライ
ンに交互に印加するので、液晶のしきい電圧の２倍以上
の耐電圧が必要になる。具体的には、液晶のしきい電圧
は通常４〜５Ｖ程度なので、交流駆動するためには液晶
駆動回路に１０Ｖ以上の高耐圧の拡散プロセスを用いて
製造されていた。
電極の電圧を基準として正および負の電圧をデータライ
ンに交互に印加するので、液晶のしきい電圧の２倍以上
の耐電圧が必要になる。具体的には、液晶のしきい電圧
は通常４〜５Ｖ程度なので、交流駆動するためには液晶
駆動回路に１０Ｖ以上の高耐圧の拡散プロセスを用いて
製造されていた。
【０００５】
【発明が解決しようとする課題】上述した例をも含め、
従来の液晶駆動回路には、次のような問題点がある。
従来の液晶駆動回路には、次のような問題点がある。
【０００６】第１の問題は、半導体集積回路で構成した
場合に、チップサイズが大きいことである。これは、階
調数の増加に伴い、アナログスイッチ数が増加するため
である。例えば、８ビットの場合には、各出力に２５６
個のアナログスイッチが必要である。また、液晶パネル
の大型化や高精細化に伴う液晶データラインの負荷の増
大（１００ｐＦ以上）や、液晶書き込み時間の短縮（６
４０×４８０画素のＶＧＡでは１水平期間が約３０μｓ
ｅｃだが、１０２８×７６８画素ＸＧＡでは約１６μｓ
ｅｃに短くなる）により、スイッチのオン抵抗を低くす
る必要があり、このためにトランジスタサイズを大きく
するためである。
場合に、チップサイズが大きいことである。これは、階
調数の増加に伴い、アナログスイッチ数が増加するため
である。例えば、８ビットの場合には、各出力に２５６
個のアナログスイッチが必要である。また、液晶パネル
の大型化や高精細化に伴う液晶データラインの負荷の増
大（１００ｐＦ以上）や、液晶書き込み時間の短縮（６
４０×４８０画素のＶＧＡでは１水平期間が約３０μｓ
ｅｃだが、１０２８×７６８画素ＸＧＡでは約１６μｓ
ｅｃに短くなる）により、スイッチのオン抵抗を低くす
る必要があり、このためにトランジスタサイズを大きく
するためである。
【０００７】第２の問題は、消費電力が高いことであ
る。これは、１出力にｎ個のレベルシフト回路が必要と
なり、そこでの消費電流が非常に大きくなるからであ
る。通常、レベルシフト回路は、動作速度が他のロジッ
ク回路に比べて遅く、過渡電流が非常に大きくなる欠点
を持つ。例えば、駆動用ＩＣの出力端子数が３８４本
で、２５６階調（８ビット）であれば、１つのレベルシ
フト回路で約１ｍＡの過渡電流が流れるため、最大で３
８４×８×１ｍＡ＝３．７２Ａの過渡電流が流れること
になり、配線抵抗が高いと電圧降下が大きくなり、動作
に支障をきたす。
る。これは、１出力にｎ個のレベルシフト回路が必要と
なり、そこでの消費電流が非常に大きくなるからであ
る。通常、レベルシフト回路は、動作速度が他のロジッ
ク回路に比べて遅く、過渡電流が非常に大きくなる欠点
を持つ。例えば、駆動用ＩＣの出力端子数が３８４本
で、２５６階調（８ビット）であれば、１つのレベルシ
フト回路で約１ｍＡの過渡電流が流れるため、最大で３
８４×８×１ｍＡ＝３．７２Ａの過渡電流が流れること
になり、配線抵抗が高いと電圧降下が大きくなり、動作
に支障をきたす。
【０００８】本発明の課題は、チップサイズが小さい半
導体集積回路で構成できる液晶駆動回路を提供すること
である。
導体集積回路で構成できる液晶駆動回路を提供すること
である。
【０００９】本発明の他の課題は、簡単な構造で小型化
可能な、しかも集積化できる消費電力の低い液晶駆動回
路を提供することである。
可能な、しかも集積化できる消費電力の低い液晶駆動回
路を提供することである。
【００１０】
【課題を解決するための手段】本発明の液晶駆動回路
は、映像データによって複数の階調電圧からそれぞれ第
１の参照電圧、第２の参照電圧を選択する、対をなす第
１及び第２の階調選択回路と、 第３の参照電圧が一方
の入力端子に入力され、出力端子と他方の入力端子が第
１の容量手段で接続され、第２の容量手段の一方の端子
が該他方の入力端子に接続される第１の演算増幅器と、
前記第３の参照電圧と異なる電圧値の第４の参照電圧
が一方の入力端子に入力され、出力端子と他方の入力端
子が第３の容量手段で接続され、第４の容量手段の一方
の端子が該他方の入力端子に接続される第２の演算増幅
器と、前記第１及び第２の階調選択回路から出力される
前記第１の参照電圧と前記第２の参照電圧とをそれぞ
れ、前記第２の容量手段の他方の端子及び前記第４の容
量手段の他方の端子に選択的に入力する入力選択手段
と、前記第１の演算増幅器からの出力と前記第２の演算
増幅器からの出力を選択的に出力するスイッチ手段を含
み、該スイッチ手段によって前記第１及び第２の演算増
幅器からの出力を交互に出力端子から出力する出力選択
回路と、を有し、前記第１及び第２の演算増幅器の利得
は１より大きいとともに、前記第１及び第２の演算増幅
器からの出力は、液晶表示装置の共通電極の電圧を基準
とする互いに正負の振幅関係を持つ正および負の出力電
圧であって、該出力を前記液晶表示装置のデータライン
に交互に出力し、前記液晶表示装置を交流駆動するもの
である。
は、映像データによって複数の階調電圧からそれぞれ第
１の参照電圧、第２の参照電圧を選択する、対をなす第
１及び第２の階調選択回路と、 第３の参照電圧が一方
の入力端子に入力され、出力端子と他方の入力端子が第
１の容量手段で接続され、第２の容量手段の一方の端子
が該他方の入力端子に接続される第１の演算増幅器と、
前記第３の参照電圧と異なる電圧値の第４の参照電圧
が一方の入力端子に入力され、出力端子と他方の入力端
子が第３の容量手段で接続され、第４の容量手段の一方
の端子が該他方の入力端子に接続される第２の演算増幅
器と、前記第１及び第２の階調選択回路から出力される
前記第１の参照電圧と前記第２の参照電圧とをそれぞ
れ、前記第２の容量手段の他方の端子及び前記第４の容
量手段の他方の端子に選択的に入力する入力選択手段
と、前記第１の演算増幅器からの出力と前記第２の演算
増幅器からの出力を選択的に出力するスイッチ手段を含
み、該スイッチ手段によって前記第１及び第２の演算増
幅器からの出力を交互に出力端子から出力する出力選択
回路と、を有し、前記第１及び第２の演算増幅器の利得
は１より大きいとともに、前記第１及び第２の演算増幅
器からの出力は、液晶表示装置の共通電極の電圧を基準
とする互いに正負の振幅関係を持つ正および負の出力電
圧であって、該出力を前記液晶表示装置のデータライン
に交互に出力し、前記液晶表示装置を交流駆動するもの
である。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態による液晶駆動回路を説明する。
施の形態による液晶駆動回路を説明する。
【００１２】図１は、本発明の実施の形態による液晶駆
動回路の全体を示す概略図である。図２は、本液晶駆動
回路の参考例の要部を示す概略的な回路図である。図３
は、本液晶駆動回路の動作を説明するためのタイミング
図である。なお、本発明の液晶駆動回路の要部は後述す
る図９の概略的な回路図に示される。以下の説明では図
２の参考例を用いて説明する。
動回路の全体を示す概略図である。図２は、本液晶駆動
回路の参考例の要部を示す概略的な回路図である。図３
は、本液晶駆動回路の動作を説明するためのタイミング
図である。なお、本発明の液晶駆動回路の要部は後述す
る図９の概略的な回路図に示される。以下の説明では図
２の参考例を用いて説明する。
【００１３】図１を参照して、本実施の形態による液晶
駆動回路は、シフトレジスタ回路１０と、映像データを
並列にラッチするデータレジスタ回路１１と、該映像デ
ータを一括してラッチするデータラッチ回路１２と、デ
コーダ回路１３と、階調選択回路１４と、出力アンプを
含むスイッチドキャパシタ回路１５と、出力選択回路１
６と、階調電圧発生回路１７と、タイミング制御回路１
８と、データバッファ回路１９と、液晶表示装置である
液晶パネル２７と、垂直走査回路２８とを有している。
駆動回路は、シフトレジスタ回路１０と、映像データを
並列にラッチするデータレジスタ回路１１と、該映像デ
ータを一括してラッチするデータラッチ回路１２と、デ
コーダ回路１３と、階調選択回路１４と、出力アンプを
含むスイッチドキャパシタ回路１５と、出力選択回路１
６と、階調電圧発生回路１７と、タイミング制御回路１
８と、データバッファ回路１９と、液晶表示装置である
液晶パネル２７と、垂直走査回路２８とを有している。
【００１４】各回路に供給される電圧は、次の通りとす
る。全回路の低位側の電圧ＶSS1は、ＶSS1＝ＶSS2＝０
Ｖとする。シフトレジスタ回路１０、データレジスタ回
路１１、データラッチ回路１２、デコーダ回路１３、デ
ータバッファ回路１９、タイミング制御回路１８、スイ
ッチドキャパシタ回路１５の一部、および階調電圧発生
回路１７の高位側の電圧ＶDD1は、ＶDD1＝３．０Ｖとす
る。演算増幅器および出力選択回路１６の高位側の電圧
ＶDD2は、ＶDD2＝１０Ｖとする。また、液晶表示装置２
７の共通電極電圧ＶCOM＝５Ｖとしている。但し、上記
各電圧は例示であり、他の電圧であってもよいことは勿
論である。
る。全回路の低位側の電圧ＶSS1は、ＶSS1＝ＶSS2＝０
Ｖとする。シフトレジスタ回路１０、データレジスタ回
路１１、データラッチ回路１２、デコーダ回路１３、デ
ータバッファ回路１９、タイミング制御回路１８、スイ
ッチドキャパシタ回路１５の一部、および階調電圧発生
回路１７の高位側の電圧ＶDD1は、ＶDD1＝３．０Ｖとす
る。演算増幅器および出力選択回路１６の高位側の電圧
ＶDD2は、ＶDD2＝１０Ｖとする。また、液晶表示装置２
７の共通電極電圧ＶCOM＝５Ｖとしている。但し、上記
各電圧は例示であり、他の電圧であってもよいことは勿
論である。
【００１５】次に、図１〜図３を参照して、本液晶駆動
回路の動作について、映像信号が８ビットの場合を例に
説明する。
回路の動作について、映像信号が８ビットの場合を例に
説明する。
【００１６】映像信号Ｄ１〜Ｄｍは、シフトレジスタ回
路１０にスタートパルス信号ＳＰＲまたはＳＰＬが入力
されると、クロック信号に同期して、シフトレジスタ回
路１０によって順次各出力にあるデータレジスタ回路１
１内に転送保持される。保持されたデータは、タイミン
グ制御回路１８へのラッチ信号ＳＴＢの立ち上がり（図
３）にて、データラッチ回路１２に転送保持され、次段
のデコーダ回路１３に転送される。このデータについ
て、８ビットの映像信号の上位５ビットは、図５に示す
階調選択回路１４による３２種の電圧値のうちから１値
を選ぶ選択により、次段のスイッチドキャパシタ回路１
５の上参照電圧および下参照電圧になる。また、下位３
ビットは、スイッチドキャパシタ回路１５にて、８ケの
電圧値から１値が選択され、タイミング制御回路１８へ
のラッチ信号ＳＴＢの立ち下がりにて、出力端子Ｙ１，
Ｙ２、…Ｙ2n-1，Ｙ2nから図示しない液晶表示装置のデ
ータラインに所定の電圧が印加される。
路１０にスタートパルス信号ＳＰＲまたはＳＰＬが入力
されると、クロック信号に同期して、シフトレジスタ回
路１０によって順次各出力にあるデータレジスタ回路１
１内に転送保持される。保持されたデータは、タイミン
グ制御回路１８へのラッチ信号ＳＴＢの立ち上がり（図
３）にて、データラッチ回路１２に転送保持され、次段
のデコーダ回路１３に転送される。このデータについ
て、８ビットの映像信号の上位５ビットは、図５に示す
階調選択回路１４による３２種の電圧値のうちから１値
を選ぶ選択により、次段のスイッチドキャパシタ回路１
５の上参照電圧および下参照電圧になる。また、下位３
ビットは、スイッチドキャパシタ回路１５にて、８ケの
電圧値から１値が選択され、タイミング制御回路１８へ
のラッチ信号ＳＴＢの立ち下がりにて、出力端子Ｙ１，
Ｙ２、…Ｙ2n-1，Ｙ2nから図示しない液晶表示装置のデ
ータラインに所定の電圧が印加される。
【００１７】次に、本液晶駆動回路の構成ならびに動作
をさらに詳しく説明する。
をさらに詳しく説明する。
【００１８】図４は、階調電圧発生回路１７の詳細な構
成を示す回路図である。階調電圧発生回路１７は、抵抗
ストリングス回路等で構成され、外部より供給される液
晶基準電圧ＶR1〜ＶRkを抵抗分割で分圧し、Ｖ１，Ｖ
２、…、Ｖ３２の３２値の階調電圧を発生する。なお、
図４は液晶基準電圧ＶR1，ＶRkの２つの電圧を供給する
例を示しているが、基準電圧ＶR1〜ＶRkという複数種類
の電圧を供給して微細に分圧電圧を供給してもよい。本
液晶駆動回路が適用される液晶表示装置２７がＴＦＴで
ある場合には、階調電圧発生回路１７の外部から供給さ
れる基準電圧値に関し、ＴＦＴがオフする時の電荷の移
動量がＴＦＴに入力される電圧に応じて異なるため、階
調電圧発生回路１７は２系統で構成し、外部から供給す
る液晶基準電圧ＶRkを正側出力と負側出力で異なるよう
にすることが好ましい。階調電圧発生回路１７は相対精
度を必要とするものの、半導体で製造する場合の相対精
度は１６ビット以上の実力があるので、５〜８ビット精
度であれば容易に実現できる。
成を示す回路図である。階調電圧発生回路１７は、抵抗
ストリングス回路等で構成され、外部より供給される液
晶基準電圧ＶR1〜ＶRkを抵抗分割で分圧し、Ｖ１，Ｖ
２、…、Ｖ３２の３２値の階調電圧を発生する。なお、
図４は液晶基準電圧ＶR1，ＶRkの２つの電圧を供給する
例を示しているが、基準電圧ＶR1〜ＶRkという複数種類
の電圧を供給して微細に分圧電圧を供給してもよい。本
液晶駆動回路が適用される液晶表示装置２７がＴＦＴで
ある場合には、階調電圧発生回路１７の外部から供給さ
れる基準電圧値に関し、ＴＦＴがオフする時の電荷の移
動量がＴＦＴに入力される電圧に応じて異なるため、階
調電圧発生回路１７は２系統で構成し、外部から供給す
る液晶基準電圧ＶRkを正側出力と負側出力で異なるよう
にすることが好ましい。階調電圧発生回路１７は相対精
度を必要とするものの、半導体で製造する場合の相対精
度は１６ビット以上の実力があるので、５〜８ビット精
度であれば容易に実現できる。
【００１９】図５は、階調選択回路１４の詳細な構成を
示す回路図であり、図２の階調選択回路１４内に示す各
ブロックの内容を示している。階調選択回路１４ａ，１
４ｂは、それぞれ３２個のスイッチ（アナログスイッ
チ）で構成されている。階調選択回路１４ａは、階調電
圧発生回路１７の電圧Ｖ０〜Ｖ３１から映像信号Ｄ１〜
Ｄｍ中８ビットの上位５ビットのデータに基づいて１値
選択し、スイッチドキャパシタ回路１５の上参照電圧と
する。同様に階調選択回路１４ｂは、階調電圧発生回路
１７の電圧Ｖ１〜Ｖ３２から映像信号Ｄ１〜Ｄｍ中８ビ
ットの上位５ビットのデータに基づいて１値選択し、ス
イッチドキャパシタ回路１５の下参照電圧とする。ここ
で、階調選択回路１４ａ，１４ｂとスイッチドキャパシ
タ回路１５との接続部のスイッチによって、階調選択回
路１４ａ，１４ｂの各部分は、各出力に対して一対あ
り、それぞれ上参照電圧、下参照電圧として供給され
る。この時、上参照電圧は液晶パネル２７への正側電圧
を印加する場合の基準とし、下参照電圧は負側電圧を印
加する場合の基準となる電圧である。例えば、上参照電
圧がＶ０，Ｖ１，Ｖ２、…、Ｖ３１であれば、下参照電
圧はＶ１，Ｖ２，Ｖ３、…、Ｖ３２となるように選択さ
れる。
示す回路図であり、図２の階調選択回路１４内に示す各
ブロックの内容を示している。階調選択回路１４ａ，１
４ｂは、それぞれ３２個のスイッチ（アナログスイッ
チ）で構成されている。階調選択回路１４ａは、階調電
圧発生回路１７の電圧Ｖ０〜Ｖ３１から映像信号Ｄ１〜
Ｄｍ中８ビットの上位５ビットのデータに基づいて１値
選択し、スイッチドキャパシタ回路１５の上参照電圧と
する。同様に階調選択回路１４ｂは、階調電圧発生回路
１７の電圧Ｖ１〜Ｖ３２から映像信号Ｄ１〜Ｄｍ中８ビ
ットの上位５ビットのデータに基づいて１値選択し、ス
イッチドキャパシタ回路１５の下参照電圧とする。ここ
で、階調選択回路１４ａ，１４ｂとスイッチドキャパシ
タ回路１５との接続部のスイッチによって、階調選択回
路１４ａ，１４ｂの各部分は、各出力に対して一対あ
り、それぞれ上参照電圧、下参照電圧として供給され
る。この時、上参照電圧は液晶パネル２７への正側電圧
を印加する場合の基準とし、下参照電圧は負側電圧を印
加する場合の基準となる電圧である。例えば、上参照電
圧がＶ０，Ｖ１，Ｖ２、…、Ｖ３１であれば、下参照電
圧はＶ１，Ｖ２，Ｖ３、…、Ｖ３２となるように選択さ
れる。
【００２０】次に、スイッチドキャパシタ回路１５およ
びこれに含まれている演算増幅器ＡＭＰ１，ＡＭＰ２に
ついて説明する。尚、スイッチドキャパシタ回路１５を
説明するに際し、図６（ａ）〜（ｃ）を参照する。
びこれに含まれている演算増幅器ＡＭＰ１，ＡＭＰ２に
ついて説明する。尚、スイッチドキャパシタ回路１５を
説明するに際し、図６（ａ）〜（ｃ）を参照する。
【００２１】スイッチドキャパシタ回路１５における各
演算増幅器ＡＭＰ１，ＡＭＰ２の基本的な回路構成は、
図６（ａ）に示す通りである。図６（ａ）に示す回路構
成において、その入力電圧ＶINと出力電圧ＶOUTとの関
係は、図６（ｂ）および（ｃ）に示す式およびグラフで
表される。図２によれば、図６（ａ）のＣ２に対応して
デコーダ回路１３からの３bits対応のスイッチによって
４Ｃ，２Ｃ，Ｃの容量がオン／オフしてＡＭＰ１，ＡＭ
Ｐ２の増幅度が変化する。演算増幅器ＡＭＰ１，ＡＭＰ
２の入出力間のキャパシタの容量をＣ１として説明す
る。
演算増幅器ＡＭＰ１，ＡＭＰ２の基本的な回路構成は、
図６（ａ）に示す通りである。図６（ａ）に示す回路構
成において、その入力電圧ＶINと出力電圧ＶOUTとの関
係は、図６（ｂ）および（ｃ）に示す式およびグラフで
表される。図２によれば、図６（ａ）のＣ２に対応して
デコーダ回路１３からの３bits対応のスイッチによって
４Ｃ，２Ｃ，Ｃの容量がオン／オフしてＡＭＰ１，ＡＭ
Ｐ２の増幅度が変化する。演算増幅器ＡＭＰ１，ＡＭＰ
２の入出力間のキャパシタの容量をＣ１として説明す
る。
【００２２】スイッチドキャパシタ回路１５の参照電圧
値ＶINは、階調選択回路１４から供給され、供給される
高位側の電圧がＶDD1＝３Ｖなので、範囲がＶIN＝０〜
３Ｖとなる。
値ＶINは、階調選択回路１４から供給され、供給される
高位側の電圧がＶDD1＝３Ｖなので、範囲がＶIN＝０〜
３Ｖとなる。
【００２３】液晶表示装置の共通電極電圧ＶCOM＝５Ｖ
に対して、正側の電圧５〜１０Ｖを出力するには、スイ
ッチドキャパシタ回路１５の容量比をＣ２／Ｃ１＝５／
３、演算増幅器ＡＭＰ１の非反転入力電圧をＶREF1＝
３．７５Ｖにすることで、目的の出力電圧範囲が得られ
る。この際、同様に、演算増幅器ＡＭＰ１，ＡＭＰ２の
入出力間のキャパシタの容量は８（５／３）Ｃの値に設
定される。また、演算増幅器ＡＭＰ１，ＡＭＰ２の入力
端子の図２上右端の容量は、タイミング制御スタート例
えば、デコーダ１３の出力を”０００”とすると、図２
に示す接続関係となり、下参照電圧として、容量７Ｃ＋
ＣがＡＭＰ１の入力端子に印加される。また、デコーダ
１３の出力を”１１１”とすると、上参照電圧として、
容量７Ｃ＋ＣがＡＭＰ１の入力端子に印加される。
に対して、正側の電圧５〜１０Ｖを出力するには、スイ
ッチドキャパシタ回路１５の容量比をＣ２／Ｃ１＝５／
３、演算増幅器ＡＭＰ１の非反転入力電圧をＶREF1＝
３．７５Ｖにすることで、目的の出力電圧範囲が得られ
る。この際、同様に、演算増幅器ＡＭＰ１，ＡＭＰ２の
入出力間のキャパシタの容量は８（５／３）Ｃの値に設
定される。また、演算増幅器ＡＭＰ１，ＡＭＰ２の入力
端子の図２上右端の容量は、タイミング制御スタート例
えば、デコーダ１３の出力を”０００”とすると、図２
に示す接続関係となり、下参照電圧として、容量７Ｃ＋
ＣがＡＭＰ１の入力端子に印加される。また、デコーダ
１３の出力を”１１１”とすると、上参照電圧として、
容量７Ｃ＋ＣがＡＭＰ１の入力端子に印加される。
【００２４】一方、負側の電圧０Ｖ〜５Ｖを出力するに
は、Ｃ２／Ｃ１＝５／３、演算増幅器ＡＭＰ２の非反転
入力電圧をＶREF2＝１．８７５Ｖにすればよい。
は、Ｃ２／Ｃ１＝５／３、演算増幅器ＡＭＰ２の非反転
入力電圧をＶREF2＝１．８７５Ｖにすればよい。
【００２５】さらに、ＶDD2＝８ＶかつＶCOM＝４Ｖの場
合に、ＶIN＝０〜２．４ＶかつＶREF1＝３．０Ｖにする
ことで、正側出力４〜８Ｖが得られ、ＶIN＝０〜２．４
ＶかつＶREF2＝１．５Ｖにすることで負側出力０〜４Ｖ
が得られる。
合に、ＶIN＝０〜２．４ＶかつＶREF1＝３．０Ｖにする
ことで、正側出力４〜８Ｖが得られ、ＶIN＝０〜２．４
ＶかつＶREF2＝１．５Ｖにすることで負側出力０〜４Ｖ
が得られる。
【００２６】このように、演算増幅器の非反転入力電圧
ＶREF1およびＶREF2ならびに液晶基準電圧ＶR1〜ＶRnを
外部から制御できるので、液晶表示装置を駆動する正お
よび負の出力電圧範囲を容易に制御することができる。
演算増幅器の基準電圧の絶対精度は８＋１ビット程度で
よく、市販のＤＣ−ＤＣコンバータで実現できる。
ＶREF1およびＶREF2ならびに液晶基準電圧ＶR1〜ＶRnを
外部から制御できるので、液晶表示装置を駆動する正お
よび負の出力電圧範囲を容易に制御することができる。
演算増幅器の基準電圧の絶対精度は８＋１ビット程度で
よく、市販のＤＣ−ＤＣコンバータで実現できる。
【００２７】次に、本液晶駆動回路の動作を、図２およ
び図３を参照して説明する。
び図３を参照して説明する。
【００２８】タイミング制御回路１８への入力信号であ
るラッチ信号ＳＴＢがＨの状態で、出力選択回路１６の
スイッチ及び階調選択回路１４ａ，１４ｂとスイッチド
キャパシタ回路１５間のスイッチはオフ状態（Ｈｉ−
ｚ）となる。この時、スイッチドキャパシタ回路１５の
演算増幅器の反転入力端子と出力間のスイッチをオンと
し、その奇数出力が非反転入力電圧ＶREF1に、偶数出力
がＶREF2にそれぞれリセットされる。
るラッチ信号ＳＴＢがＨの状態で、出力選択回路１６の
スイッチ及び階調選択回路１４ａ，１４ｂとスイッチド
キャパシタ回路１５間のスイッチはオフ状態（Ｈｉ−
ｚ）となる。この時、スイッチドキャパシタ回路１５の
演算増幅器の反転入力端子と出力間のスイッチをオンと
し、その奇数出力が非反転入力電圧ＶREF1に、偶数出力
がＶREF2にそれぞれリセットされる。
【００２９】極性信号ＰＯＬがＨで、ラッチ信号ＳＴＢ
がＬ（ロー）に切り換わると、階調選択回路１４ａ，１
４ｂで映像信号の上位５ビットで選択された電圧がスイ
ッチドキャパシタ回路１５の入力部スイッチに印加さ
れ、それぞれ上参照電圧、下参照電圧となり、図２の状
態となる。このとき、スイッチドキャパシタ回路１５
は、演算増幅器の反転入力端子に接続された複数個のキ
ャパシタ４Ｃ，２Ｃ，Ｃ，Ｃのスイッチのオン／オフを
制御し、映像信号の下位３ビットのデータで選択して、
映像信号のデジタルデータに応じた電圧を選択し出力す
る。映像信号のデータラッチ回路１２から供給された映
像信号によって、デコーダ回路１３から映像信号の下位
３ビットのデータに従ってスイッチドキャパシタ回路１
５内の複数のデコーダで、例えば４つのスイッチ制御信
号に変換することにより、各キャパシタ４Ｃ，２Ｃ，
Ｃ，Ｃのスイッチのオン／オフを制御し、映像信号のデ
ジタルデータに応じた電圧を選択する。
がＬ（ロー）に切り換わると、階調選択回路１４ａ，１
４ｂで映像信号の上位５ビットで選択された電圧がスイ
ッチドキャパシタ回路１５の入力部スイッチに印加さ
れ、それぞれ上参照電圧、下参照電圧となり、図２の状
態となる。このとき、スイッチドキャパシタ回路１５
は、演算増幅器の反転入力端子に接続された複数個のキ
ャパシタ４Ｃ，２Ｃ，Ｃ，Ｃのスイッチのオン／オフを
制御し、映像信号の下位３ビットのデータで選択して、
映像信号のデジタルデータに応じた電圧を選択し出力す
る。映像信号のデータラッチ回路１２から供給された映
像信号によって、デコーダ回路１３から映像信号の下位
３ビットのデータに従ってスイッチドキャパシタ回路１
５内の複数のデコーダで、例えば４つのスイッチ制御信
号に変換することにより、各キャパシタ４Ｃ，２Ｃ，
Ｃ，Ｃのスイッチのオン／オフを制御し、映像信号のデ
ジタルデータに応じた電圧を選択する。
【００３０】なお、図２では階調選択回路１４の各デコ
ーダは、階調選択回路１４の回路構成を図１０（ａ）に
示すように、エンハンスメント型とデプレッション型の
ＦＥＴアレイで構成され、エンハンスメント型とデプレ
ッション型の配列を設定値とすることで所望の出力値が
得られ、例示として３ビットとして、デプレッション型
とエンハンスト型のＭＯＳトランジスタを用いることに
よって、アナログスイッチにデコーダの機能を持たせる
ことで、デコーダ回路１３を不要にすることができる。
なお、図１０（ａ）では、Ｎ型ＭＯＳＦＥＴアレイの例
を示しているが、Ｐ型ＭＯＳＦＥＴアレイであっても同
様に構成できる。
ーダは、階調選択回路１４の回路構成を図１０（ａ）に
示すように、エンハンスメント型とデプレッション型の
ＦＥＴアレイで構成され、エンハンスメント型とデプレ
ッション型の配列を設定値とすることで所望の出力値が
得られ、例示として３ビットとして、デプレッション型
とエンハンスト型のＭＯＳトランジスタを用いることに
よって、アナログスイッチにデコーダの機能を持たせる
ことで、デコーダ回路１３を不要にすることができる。
なお、図１０（ａ）では、Ｎ型ＭＯＳＦＥＴアレイの例
を示しているが、Ｐ型ＭＯＳＦＥＴアレイであっても同
様に構成できる。
【００３１】図１０（ａ）では、データラッチ回路１２
からの３ビットＬＳＢ１〜ＬＳＢ３とそれらの反転信号
が印加され、左側の入力端子には階調電圧発生回路１７
からの３２出力端子に対応するＶＸ１〜ＶＸ８が接続さ
れ、その出力Ｑには所定の出力が得られる。例えば、図
１０（ａ）のＬＳＢ１〜ＬＳＢ３が”０００”の時は、
出力ＱにはＶＸ１の値が得られ、ＬＳＢ１〜ＬＳＢ３
が”０１０”の時は、出力ＱにはＶＸ３の値が得られ
る。こうして、直接階調選択回路１４とスイッチドキャ
パシタ回路１５の内部のスイッチを制御することとして
もよい。
からの３ビットＬＳＢ１〜ＬＳＢ３とそれらの反転信号
が印加され、左側の入力端子には階調電圧発生回路１７
からの３２出力端子に対応するＶＸ１〜ＶＸ８が接続さ
れ、その出力Ｑには所定の出力が得られる。例えば、図
１０（ａ）のＬＳＢ１〜ＬＳＢ３が”０００”の時は、
出力ＱにはＶＸ１の値が得られ、ＬＳＢ１〜ＬＳＢ３
が”０１０”の時は、出力ＱにはＶＸ３の値が得られ
る。こうして、直接階調選択回路１４とスイッチドキャ
パシタ回路１５の内部のスイッチを制御することとして
もよい。
【００３２】ここで、タイミング制御回路１８から供給
される極性信号ＰＯＬがＨの時は、出力選択回路１６
は、演算増幅器ＡＭＰ１から奇数出力端子を通して液晶
表示装置２７の液晶共通電極電圧ＶCOMを基準として正
側の電圧をデータラインに出力するように動作する。演
算増幅器ＡＭＰ２からは、偶数出力端子を通して液晶共
通電極電圧ＶCOMを基準として負側の電圧をデータライ
ンに出力する。一方、極性信号ＰＯＬがＬの時は、演算
増幅器ＡＭＰ２から奇数出力端子を通して液晶共通電極
電圧ＶCOMを基準として負側の電圧をデータラインに出
力する。演算増幅器ＡＭＰ１からは、偶数出力端子を通
して液晶共通電極電圧ＶCOMを基準として正側の電圧を
データラインに出力する。尚、図３から極性信号ＰＯＬ
がＬに反転してからラッチ信号ＳＴＢのＨの期間で演算
増幅器ＡＭＰ１，及びＡＭＰ２の出力端子は前の状態を
維持している。このように、２系統の演算増幅器を２端
子で共用し、時系列に正および負の電圧を出力するよう
にスイッチ制御することで、液晶表示装置を交流駆動す
る。
される極性信号ＰＯＬがＨの時は、出力選択回路１６
は、演算増幅器ＡＭＰ１から奇数出力端子を通して液晶
表示装置２７の液晶共通電極電圧ＶCOMを基準として正
側の電圧をデータラインに出力するように動作する。演
算増幅器ＡＭＰ２からは、偶数出力端子を通して液晶共
通電極電圧ＶCOMを基準として負側の電圧をデータライ
ンに出力する。一方、極性信号ＰＯＬがＬの時は、演算
増幅器ＡＭＰ２から奇数出力端子を通して液晶共通電極
電圧ＶCOMを基準として負側の電圧をデータラインに出
力する。演算増幅器ＡＭＰ１からは、偶数出力端子を通
して液晶共通電極電圧ＶCOMを基準として正側の電圧を
データラインに出力する。尚、図３から極性信号ＰＯＬ
がＬに反転してからラッチ信号ＳＴＢのＨの期間で演算
増幅器ＡＭＰ１，及びＡＭＰ２の出力端子は前の状態を
維持している。このように、２系統の演算増幅器を２端
子で共用し、時系列に正および負の電圧を出力するよう
にスイッチ制御することで、液晶表示装置を交流駆動す
る。
【００３３】次に、図２における演算増幅器ＡＭＰ１お
よびＡＭＰ２の内部構成例（図２内の演算増幅器に矢印
で示す）のそれぞれを、図７および図８に示す。図７に
おいて、演算増幅器は差動入力段Ｎ−１，Ｎ−２と、該
差動入力段の負荷となるカレントミラーＰ−１，Ｐ−２
と、差動入力段Ｎ−１，Ｎ−２の一方の出力を入力とす
る出力段Ｐ−３と、位相補償用コンデンサＣＡＭＰ１
と、電流源Ｉ０，Ｉ１とから構成されている。また、図
８において、演算増幅器は差動入力段Ｐ−４，Ｐ−５
と、該差動入力段の負荷となるカレントミラーＮ−３，
Ｎ−４と、差動入力段Ｐ−４，Ｐ−５の一方の出力を入
力とする出力段Ｎ−５と、位相補償用コンデンサＣＡＭ
Ｐ２と、電流源Ｉ２，Ｉ３とから構成されている。
よびＡＭＰ２の内部構成例（図２内の演算増幅器に矢印
で示す）のそれぞれを、図７および図８に示す。図７に
おいて、演算増幅器は差動入力段Ｎ−１，Ｎ−２と、該
差動入力段の負荷となるカレントミラーＰ−１，Ｐ−２
と、差動入力段Ｎ−１，Ｎ−２の一方の出力を入力とす
る出力段Ｐ−３と、位相補償用コンデンサＣＡＭＰ１
と、電流源Ｉ０，Ｉ１とから構成されている。また、図
８において、演算増幅器は差動入力段Ｐ−４，Ｐ−５
と、該差動入力段の負荷となるカレントミラーＮ−３，
Ｎ−４と、差動入力段Ｐ−４，Ｐ−５の一方の出力を入
力とする出力段Ｎ−５と、位相補償用コンデンサＣＡＭ
Ｐ２と、電流源Ｉ２，Ｉ３とから構成されている。
【００３４】本液晶駆動回路では、差動入力段がそれぞ
れ異なる型の演算増幅器を使用する。液晶共通電極電圧
ＶCOMを基準として正側の電圧をデータラインに出力す
る場合には、図７のごとく、差動入力段のトランジスタ
Ｎ−１，Ｎ−２をＮｃｈにすることで高電位側に最大限
に出力できる。また、液晶共通電極電圧ＶCOMを基準と
して負側の電圧をデータラインに出力する場合には、図
８のごとく、差動入力段のトランジスタＰ−４，Ｐ−５
をＰｃｈにすることで低電位側に最大限に出力できる。
これら２系統の演算増幅器を２端子で共用し、スイッチ
制御することで広いダイナミックレンジでもって液晶を
交流駆動することができる。
れ異なる型の演算増幅器を使用する。液晶共通電極電圧
ＶCOMを基準として正側の電圧をデータラインに出力す
る場合には、図７のごとく、差動入力段のトランジスタ
Ｎ−１，Ｎ−２をＮｃｈにすることで高電位側に最大限
に出力できる。また、液晶共通電極電圧ＶCOMを基準と
して負側の電圧をデータラインに出力する場合には、図
８のごとく、差動入力段のトランジスタＰ−４，Ｐ−５
をＰｃｈにすることで低電位側に最大限に出力できる。
これら２系統の演算増幅器を２端子で共用し、スイッチ
制御することで広いダイナミックレンジでもって液晶を
交流駆動することができる。
【００３５】次に、本発明の実施の形態による液晶駆動
回路を説明する。
回路を説明する。
【００３６】図９は、本発明の実施の形態による液晶駆
動回路の要部を示す概略図である。図９を参照して、本
実施の形態による液晶駆動回路は、図１および図２に示
した実施の形態および参考例と、階調選択回路１４’な
らびにスイッチドキャパシタ回路１５’の構成が異な
る。階調選択回路１４’には、図２に示す５bit入力に
対して、アナログスイッチが８ビット分、即ち２５６個
あり、そこで２５６値のうちから１値のみを選択し、ス
イッチドキャパシタ回路１５’の参照電圧とする。スイ
ッチドキャパシタ回路１５’における演算増幅器の非反
転入力電圧ＶREF1，ＶREF2などは実施の形態１と同じ電
圧でよいが、実施の形態２では所謂反転増幅器として動
作する。スイッチドキャパシタ回路１５’では、階調選
択回路１４’からの参照電圧を例えば液晶パネルの奇数
番目用と偶数板番目用に振り分けるスイッチを介して図
６（ａ）に示す回路によってスイッチドキャパシタに応
じた出力電圧を正側と負側それぞれに得て、出力選択回
路１６から例えば液晶パネル２７の奇数番目と偶数番目
の信号線に出力する。
動回路の要部を示す概略図である。図９を参照して、本
実施の形態による液晶駆動回路は、図１および図２に示
した実施の形態および参考例と、階調選択回路１４’な
らびにスイッチドキャパシタ回路１５’の構成が異な
る。階調選択回路１４’には、図２に示す５bit入力に
対して、アナログスイッチが８ビット分、即ち２５６個
あり、そこで２５６値のうちから１値のみを選択し、ス
イッチドキャパシタ回路１５’の参照電圧とする。スイ
ッチドキャパシタ回路１５’における演算増幅器の非反
転入力電圧ＶREF1，ＶREF2などは実施の形態１と同じ電
圧でよいが、実施の形態２では所謂反転増幅器として動
作する。スイッチドキャパシタ回路１５’では、階調選
択回路１４’からの参照電圧を例えば液晶パネルの奇数
番目用と偶数板番目用に振り分けるスイッチを介して図
６（ａ）に示す回路によってスイッチドキャパシタに応
じた出力電圧を正側と負側それぞれに得て、出力選択回
路１６から例えば液晶パネル２７の奇数番目と偶数番目
の信号線に出力する。
【００３７】本実施の形態のメリットは、単調増加性が
あることである。これは、全映像データについて抵抗ス
トリングス回路により電圧を選択するので、スイッチド
キャパシタ回路１５’のビットエラーがないからであ
る。デメリットとして、実施の形態１ではスイッチの数
が各出力に６４×２（上参照電圧、下参照電圧）で１２
８個であるのに対し、実施の形態２では２倍の２５６個
になり、大きいチップ面積が必要であることである。た
だし、スイッチドキャパシタ回路１５’の構成が実施の
形態１に比べ簡素であるので、スイッチドキャパシタ回
路１５’における単位容量値（１Ｃ）次第では、実施の
形態１と同程度かそれよりもチップの面積を小さくする
ことが可能である。
あることである。これは、全映像データについて抵抗ス
トリングス回路により電圧を選択するので、スイッチド
キャパシタ回路１５’のビットエラーがないからであ
る。デメリットとして、実施の形態１ではスイッチの数
が各出力に６４×２（上参照電圧、下参照電圧）で１２
８個であるのに対し、実施の形態２では２倍の２５６個
になり、大きいチップ面積が必要であることである。た
だし、スイッチドキャパシタ回路１５’の構成が実施の
形態１に比べ簡素であるので、スイッチドキャパシタ回
路１５’における単位容量値（１Ｃ）次第では、実施の
形態１と同程度かそれよりもチップの面積を小さくする
ことが可能である。
【００３８】
【発明の効果】本発明による液晶駆動回路は、参照電圧
が互いに異なる対の演算増幅器を含むスイッチドキャパ
シタ回路と、対の演算増幅器の各出力をスイッチ制御し
て対の出力端子から出力する出力選択回路とを有し、液
晶表示装置の共通電極の電圧を基準とする互いに正負の
振幅関係を持つ正および負の出力電圧を出力選択回路の
対の出力端子からデータラインに交互に出力し、映像デ
ータに応じて液晶表示装置を交流駆動するため、以下の
効果を奏する。
が互いに異なる対の演算増幅器を含むスイッチドキャパ
シタ回路と、対の演算増幅器の各出力をスイッチ制御し
て対の出力端子から出力する出力選択回路とを有し、液
晶表示装置の共通電極の電圧を基準とする互いに正負の
振幅関係を持つ正および負の出力電圧を出力選択回路の
対の出力端子からデータラインに交互に出力し、映像デ
ータに応じて液晶表示装置を交流駆動するため、以下の
効果を奏する。
【００３９】デコーダ回路および階調選択回路が３Ｖの
電圧で動作するため、低耐圧拡散プロセスで製造でき、
トランジスタが小さくてよいので、チップサイズが小型
でよい。
電圧で動作するため、低耐圧拡散プロセスで製造でき、
トランジスタが小さくてよいので、チップサイズが小型
でよい。
【００４０】レベルシフト回路が不要なので小型で、さ
らに従来回路に比べて低消費電力である。特に、過渡的
に大電流が流れなくなるので、ＧＮＤなど電源配線の配
線幅が細くてよく、さらにチップサイズの小型化にな
る。
らに従来回路に比べて低消費電力である。特に、過渡的
に大電流が流れなくなるので、ＧＮＤなど電源配線の配
線幅が細くてよく、さらにチップサイズの小型化にな
る。
【図１】本発明の実施の形態による液晶駆動回路の構成
を示す概念図である。
を示す概念図である。
【図２】図１に示す液晶駆動回路の参考例の要部の構成
を示す概略図である。
を示す概略図である。
【図３】図１に示す液晶駆動回路の動作を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図４】図１に示す液晶駆動回路における階調電圧発生
回路の構成を示す図である。
回路の構成を示す図である。
【図５】図１に示す液晶駆動回路における階調選択回路
の構成を示す図である。
の構成を示す図である。
【図６】（ａ）〜（ｃ）は、図２に示す液晶駆動回路に
おけるスイッチドキャパシタ回路の動作を説明するため
の図である。
おけるスイッチドキャパシタ回路の動作を説明するため
の図である。
【図７】図２に示す液晶駆動回路におけるスイッチドキ
ャパシタ回路に含まれる演算増幅器の内部構成を示す回
路図である。
ャパシタ回路に含まれる演算増幅器の内部構成を示す回
路図である。
【図８】図２に示す液晶駆動回路におけるスイッチドキ
ャパシタ回路に含まれる演算増幅器の内部構成を示す回
路図である。
ャパシタ回路に含まれる演算増幅器の内部構成を示す回
路図である。
【図９】本発明の実施の形態による液晶駆動回路の要部
の構成を示す概略図である。
の構成を示す概略図である。
【図１０】本発明の実施形態によるＦＥＴアレイの回路
例と動作例を示す説明図である。
例と動作例を示す説明図である。
【図１１】従来例による液晶駆動回路の構成を示す概略
図である。
図である。
１０，２１ シフトレジスタ回路
１１，２２ データレジスタ回路
１２，２３ データラッチ回路
１３，２４ デコーダ回路
１４，１４’ 階調選択回路
１５，１５’ スイッチドキャパシタ回路
１６ 出力選択回路
１７ 階調電圧発生回路
１８ タイミング制御回路
１９ データバッファ回路
２５ レベルシフト回路群
２６ アナログスイッチ
２７ 液晶パネル
２８ 垂直走査回路
Claims (4)
- 【請求項１】 映像データによって複数の階調電圧から
それぞれ第１の参照電圧、第２の参照電圧を選択する、
対をなす第１及び第２の階調選択回路と、第３の参照電
圧が一方の入力端子に入力され、出力端子と他方の入力
端子が第１の容量手段で接続され、第２の容量手段の一
方の端子が該他方の入力端子に接続される第１の演算増
幅器と、 前記第３の参照電圧と異なる電圧値の第４の
参照電圧が一方の入力端子に入力され、出力端子と他方
の入力端子が第３の容量手段で接続され、第４の容量手
段の一方の端子が該他方の入力端子に接続される第２の
演算増幅器と、 前記第１及び第２の階調選択回路から出力される前記第
１の参照電圧と前記第２の参照電圧とをそれぞれ、前記
第２の容量手段の他方の端子及び前記第４の容量手段の
他方の端子に選択的に入力する入力選択手段と、 前記第１の演算増幅器からの出力と前記第２の演算増幅
器からの出力を選択的に出力するスイッチ手段を含み、
該スイッチ手段によって前記第１及び第２の演算増幅器
からの出力を交互に出力端子から出力する出力選択回路
と、を有し、前記第１及び第２の演算増幅器の利得は１より大きいと
ともに、 前記第１及び第２の演算増幅器からの出力は、
液晶表示装置の共通電極の電圧を基準とする互いに正負
の振幅関係を持つ正および負の出力電圧であって、該出
力を前記液晶表示装置のデータラインに交互に出力し、
前記液晶表示装置を交流駆動することを特徴とする液晶
駆動回路。 - 【請求項２】 前記映像データがＭビットであるとき、
前記第１及び第２の階調選択回路はそれぞれ２M個のア
ナログスイッチで構成されることを特徴とする請求項１
に記載の液晶駆動回路。 - 【請求項３】前記第１及び第２の階調選択回路は、液晶
基準電圧を抵抗分割で所定数の分圧電圧を得る階調電圧
発生回路により出力された前記所定数の分圧電圧から１
値を選択・出力することを特徴とする請求項１又は請求
項２に記載の液晶駆動回路。 - 【請求項４】前記第１及び第２の階調選択回路は、エン
ハンスメント型とデプレッション型のトランジスタアレ
イで構成されることを特徴とする請求項１〜３のいずれ
かの請求項に記載の液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00633998A JP3368819B2 (ja) | 1997-01-16 | 1998-01-16 | 液晶駆動回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-5730 | 1997-01-16 | ||
| JP573097 | 1997-01-16 | ||
| JP00633998A JP3368819B2 (ja) | 1997-01-16 | 1998-01-16 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10260664A JPH10260664A (ja) | 1998-09-29 |
| JP3368819B2 true JP3368819B2 (ja) | 2003-01-20 |
Family
ID=26339726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00633998A Expired - Fee Related JP3368819B2 (ja) | 1997-01-16 | 1998-01-16 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3368819B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9626916B2 (en) | 2006-11-21 | 2017-04-18 | Synaptics Japan Gk | Display driver |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027770A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정표시장치의 공통 신호 회로 |
| JP2002108296A (ja) * | 2000-09-29 | 2002-04-10 | Toshiba Corp | 液晶表示装置 |
| JP3791354B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
| KR100760133B1 (ko) * | 2001-06-30 | 2007-09-18 | 매그나칩 반도체 유한회사 | 전력소모가 적은 에스티엔 엘시디 구동 드라이버 |
| DE10160098A1 (de) * | 2001-12-07 | 2003-06-18 | Koninkl Philips Electronics Nv | Anordnung zur Ansteuerung einer Anzeigevorrichtung |
| KR100438659B1 (ko) * | 2002-02-18 | 2004-07-02 | 주식회사 실리콘웍스 | 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 |
| JP4516280B2 (ja) | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| JP4407903B2 (ja) * | 2004-02-05 | 2010-02-03 | Ｏｋｉセミコンダクタ株式会社 | 液晶表示器駆動回路 |
| JP2007279186A (ja) * | 2006-04-04 | 2007-10-25 | Nec Electronics Corp | 増幅回路、及び駆動回路 |
| JP2008122567A (ja) | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データドライバ及び表示装置 |
| JP4505481B2 (ja) * | 2007-05-31 | 2010-07-21 | ティーピーオー ディスプレイズ コーポレイション | 液晶表示装置の駆動装置 |
| JP4724785B2 (ja) * | 2007-07-11 | 2011-07-13 | チーメイ イノラックス コーポレーション | 液晶表示装置および液晶表示装置の駆動装置 |
| JP2009103794A (ja) * | 2007-10-22 | 2009-05-14 | Nec Electronics Corp | 表示装置の駆動回路 |
| TWI365438B (en) * | 2007-11-12 | 2012-06-01 | Chimei Innolux Corp | Systems for displaying images |
| CN101441843B (zh) * | 2007-11-23 | 2013-04-10 | 统宝光电股份有限公司 | 图像显示*** |
| JP5055605B2 (ja) * | 2008-03-17 | 2012-10-24 | 奇美電子股▲ふん▼有限公司 | 液晶表示装置用ソース駆動回路及びこれを備える液晶表示装置 |
| JP4963489B2 (ja) * | 2008-05-16 | 2012-06-27 | ラピスセミコンダクタ株式会社 | 駆動装置 |
| JP4846819B2 (ja) * | 2009-04-13 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | データドライバ及び表示装置 |
| KR101888394B1 (ko) * | 2011-10-12 | 2018-08-16 | 엘지디스플레이 주식회사 | 표시장치 및 구동방법 |
| JP6512250B2 (ja) | 2017-09-07 | 2019-05-15 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| JP2019056799A (ja) | 2017-09-21 | 2019-04-11 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| JP6601477B2 (ja) | 2017-11-16 | 2019-11-06 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| JP6708229B2 (ja) | 2018-07-23 | 2020-06-10 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| CN114863890B (zh) * | 2022-05-05 | 2023-08-25 | 深圳市爱协生科技股份有限公司 | 一种用于LCD面板的驱动Buffer电路 |
-
1998
- 1998-01-16 JP JP00633998A patent/JP3368819B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9626916B2 (en) | 2006-11-21 | 2017-04-18 | Synaptics Japan Gk | Display driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10260664A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368819B2 (ja) | 液晶駆動回路 | |
| KR100293962B1 (ko) | 액정표시패널을구동하는액정구동회로 | |
| US7079127B2 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| US7656378B2 (en) | Drive circuit for display apparatus and display apparatus | |
| US7463234B2 (en) | Liquid crystal display and data latch circuit | |
| KR100536871B1 (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
| KR100378274B1 (ko) | 표시 장치의 구동 회로 및 표시 장치 | |
| US8085263B2 (en) | Power supply circuit, driver circuit, electro-optical device, electronic instrument, and common electrode drive method | |
| JP3861860B2 (ja) | 電源回路、表示ドライバ及び電圧供給方法 | |
| US20030151578A1 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
| US20080129718A1 (en) | Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device | |
| US20060050036A1 (en) | Grayscale voltage generating circuit and method | |
| US7999780B2 (en) | Drive circuit containing amplifier circuit | |
| JP2009103794A (ja) | 表示装置の駆動回路 | |
| KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
| JP3930992B2 (ja) | 液晶表示パネル用駆動回路及び液晶表示装置 | |
| US7277078B2 (en) | Display device | |
| US7414601B2 (en) | Driving circuit for liquid crystal display device and method of driving the same | |
| US7554389B2 (en) | Differential amplifier and digital-to-analog converter | |
| KR100608967B1 (ko) | 표시 장치 | |
| JP2006119670A (ja) | 表示装置の駆動回路及び液晶表示装置 | |
| JP2005181763A (ja) | 液晶駆動装置 | |
| WO2023176762A1 (ja) | 出力回路、表示ドライバ及び表示装置 | |
| JP3782418B2 (ja) | 表示装置の駆動回路及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |