JP4515160B2 - キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子 - Google Patents

キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子 Download PDF

Info

Publication number
JP4515160B2
JP4515160B2 JP2004173555A JP2004173555A JP4515160B2 JP 4515160 B2 JP4515160 B2 JP 4515160B2 JP 2004173555 A JP2004173555 A JP 2004173555A JP 2004173555 A JP2004173555 A JP 2004173555A JP 4515160 B2 JP4515160 B2 JP 4515160B2
Authority
JP
Japan
Prior art keywords
dielectric resin
electrode plate
resin layer
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004173555A
Other languages
English (en)
Other versions
JP2005353868A (ja
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004173555A priority Critical patent/JP4515160B2/ja
Publication of JP2005353868A publication Critical patent/JP2005353868A/ja
Application granted granted Critical
Publication of JP4515160B2 publication Critical patent/JP4515160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、内蔵するデバイスとしてキャパシタを有する配線板(キャパシタ内蔵配線板)および配線板内蔵型キャパシタ素子において、特に、キャパシタの静電容量を増大するのに好適なキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子に関する。
従来のキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子として、例えば下記非特許文献1に記載のものがある。この配線板およびキャパシタ素子の構造は、その誘電体として高比誘電率の樹脂層を使用し、この高比誘電率樹脂層の上下を配線層で挟む構造になっている。上下の配線層は、所定にパターニングされることによりキャパシタとしての両電極になる。この構造では、キャパシタの誘電体となる樹脂層としてより高比誘電率の材料を使用することにより、静電容量の増大を図ることができる。
島田、他2名、「RFモジュール向けキャパシタ内蔵配線板の開発」、エレクトロニクス実装学会誌、2002年、第5巻、第7号、p.636−640
しかしながら、有機材料のプリント配線板のプロセスで使用できるような高比誘電率の材料を用いてさらに静電容量を増大させようとすると、通常は、キャパシタとしての面積、すなわちその両電極の面積を増大させる必要があり、他の配線パターンを形成する領域を圧迫する。よって、配線板として小型化が要求される用途では、キャパシタとして利用できる実際の面積が限られるのが普通である。このため、キャパシタ内蔵配線板として、近年の電子機器の小型軽量化への貢献が限定されている。
本発明は、このような事情を考慮してなされたもので、内蔵するデバイスとしてキャパシタを有する配線板(キャパシタ内蔵配線板)および配線板内蔵型キャパシタ素子において、キャパシタの静電容量をさらに増大することが可能なキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子を提供することを目的とする。
上記の課題を解決するため、本発明に係るキャパシタ内蔵配線板は、配線板としての板基材である第1の誘電体樹脂層と、前記第1の誘電体樹脂層上に位置する第1の電極板と、前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する第2の電極板と、前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する、前記第2の電極板とは電気的に独立の第1の配線パターンと、前記第1の誘電体樹脂層上に、前記第2の電極板および前記第1の配線パターンを挟むように積層された、前記配線板としての板基材である第2の誘電体樹脂層と、前記第2の誘電体樹脂層の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する第3の電極板と、前記第2の誘電体樹脂層上の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する、前記第3の電極板とは電気的に独立の第2の配線パターンと、前記第2の誘電体樹脂層上に、前記第3の電極板および前記第2の配線パターンを挟むように積層された、前記配線板としての板基材である第3の誘電体樹脂層と、前記第3の誘電体樹脂層の、前記第3の電極板が位置する側の面とは反対の側の面上に位置する第4の電極板と、前記第1の配線パターンを中継して前記第1、第3の電極板を電気的につなげるように、前記第1、第2の誘電体樹脂層をそれぞれ貫通する、第1、第2の層間接続体と、前記第2の配線パターンを中継して前記第2、第4の電極板を電気的につなげるように、前記第2、第3の誘電体樹脂層をそれぞれ貫通する、第3、第4の層間接続体と、を具備し、前記第2の電極板が、前記第1の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置し、前記第3の電極板が、前記第3の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置していることを特徴とする。
また、本発明に係る配線板内蔵型キャパシタ素子は、配線板としての板基材である第1の誘電体樹脂層と、前記第1の誘電体樹脂層上に位置する第1の電極板と、前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する第2の電極板と、前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する、前記第2の電極板とは電気的に独立の第1の配線パターンと、前記第1の誘電体樹脂層上に、前記第2の電極板および前記第1の配線パターンを挟むように積層された、前記配線板としての板基材である第2の誘電体樹脂層と、前記第2の誘電体樹脂層の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する第3の電極板と、前記第2の誘電体樹脂層上の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する、前記第3の電極板とは電気的に独立の第2の配線パターンと、前記第2の誘電体樹脂層上に、前記第3の電極板および前記第2の配線パターンを挟むように積層された、前記配線板としての板基材である第3の誘電体樹脂層と、前記第3の誘電体樹脂層の、前記第3の電極板が位置する側の面とは反対の側の面上に位置する第4の電極板と、前記第1の配線パターンを中継して前記第1、第3の電極板を電気的につなげるように、前記第1、第2の誘電体樹脂層をそれぞれ貫通する、第1、第2の層間接続体と、前記第2の配線パターンを中継して前記第2、第4の電極板を電気的につなげるように、前記第2、第3の誘電体樹脂層をそれぞれ貫通する、第3、第4の層間接続体と、を具備し、前記第2の電極板が、前記第1の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置し、前記第3の電極板が、前記第3の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置していることを特徴とする。
すなわち、キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子いずれも、キャパシタとしての電極板の各間には誘電体樹脂層が板基材として存在する。そして、複数の層間接続体が、この誘電体樹脂層それぞれを貫通してこれらの電極板を層方向互い違いに電気的に別のノードとするように層間接続している。よって、キャパシタとしての電極板の両極は、その対向面積が電極板の積層数に応じて増加できる構造である。したがって、面積を増加させることなくキャパシタの静電容量をさらに増大することが可能である。
本発明によれば、内蔵するデバイスとしてキャパシタを有する配線板および配線板内蔵型キャパシタ素子において、デバイスとしての面積を増加させることなくキャパシタ電極板の対向面積を実質的に増大して、その静電容量をさらに増大することが可能である。
本発明の実施態様として、前記第1、第2、第3、第4の層間接続体は、それぞれ、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状である、とすることができる。これは、例えば、電極板の前段階である金属箔の上に導電性組成物からなる導電性バンプを形成して、この形成された導電性バンプを上記誘電体樹脂層に貫通させることで層間接続体とした場合である。
また、実施態様として、前記第1、第2、第3、第4の層間接続体は、それぞれ、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状である、とすることができる。これは、例えば、上記誘電体樹脂層にレーザでビアホールを形成して、この形成されたビアホールに導電性組成物を充填して、さらにその上に金属箔を積層一体化した場合である。
また、実施態様として、前記第1、第2、第3、第4の層間接続体は、それぞれ、金属からなり、かつ、層方向に一致する軸を有する柱状または錐台状の形状である、とすることができる。これは、例えば、電極板の前段階である金属板をエッチングしてまたは金属箔上にめっきを施して導電性バンプを形成し、この形成された導電性バンプを上記誘電体樹脂層に貫通させることで層間接続体とした場合である。
また、実施態様として、前記第1の電極板を含んでいる配線層と、前記配線層の前記第1の誘電体樹脂層の設けられた側とは反対の側に積層された絶縁層と、前記絶縁層の前記配線層が位置する側とは反対の側に積層された第2の配線層と、前記絶縁層を貫通して前記配線層と前記第2の配線層とを層間接続する第の層間接続体とをさらに具備するようにしてもよい。多層配線層化した構成である。
ここで、前記第の層間接続体は、パターンとして除去のない部位の前記配線層と、パターンとして除去のない部位の前記第2の配線層とを層間接続している、とし得る。すなわち、前記第の層間接続体が、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化しているかまたは変化していないかの形状であるような場合がそのひとつである。また、前記第の層間接続体が、金属からなり、かつ、層方向に一致する軸を有する柱状または錐台状の形状である場合がもうひとつである。
前者は、例えば、第2の配線層の前段階である金属箔の上に導電性組成物からなる導電性バンプを形成して、この形成された導電性バンプを上記絶縁層に貫通させることで第2の層間接続体とした場合である。または上記絶縁層にレーザでビアホールを形成して、この形成されたビアホールに導電性塑性物を充填して、さらにその上に金属箔を積層一体化した場合である。後者は、例えば、第2の配線層の前段階である金属板をエッチングしてまたは金属箔上にめっきを施して導電性バンプを形成し、この形成された導電性バンプを上記絶縁層に貫通させることで第2の層間接続体とした場合である。
また、前記第の層間接続体は、導電性組成物からなり、かつ、軸の方向が層方向に一致する円柱状の形状である、とし得る。これは例えば、上記絶縁層にレーザでビアホールを形成し、この形成されたビアホールに導電性組成物を充填した場合の構成である。さらに、前記第の層間接続体は、金属からなり、かつ、軸の方向が層方向に一致する円錐台状の形状であり前記円錐台の内部が空である、とすることもできる。これは例えば、上記絶縁層にレーザにより円錐台状のビアホールを形成し、さらにこの形成されたビアホールの内壁面にめっきで導電層を形成した場合である。
また、前記第の層間接続体は、前記配線層のうち前記第1の電極板である部位を、前記第2の配線層への層間接続における接続部位としているとしてもよい。これによれば、電極板が層間接続のためのランドとしても機能し、配線パターンの配置効率の向上に寄与できる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の製造過程を模式的断面で示す工程図である。図2、図3は、それぞれ、前の図の続図であって、本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の製造過程を模式的断面で示す工程図である。各図においては(a)から順に工程が進行する。これらの図において同一相当のものには同一符号を付してある。
まず、図1(a)に示すように、厚さ例えば5μmの銅箔13(=キャパシタの電極板になる前段階のもの)を用意し、その主面上の所定位置に導電性組成物からなる円錐形状のバンプ14(例えば底面直径0.1mm、高さ35μm)を例えばスクリーン印刷で形成する。スクリーン印刷では、円柱状の貫通孔が形成された例えばメタル製のスクリーンマスクを用い、ペースト状に調製された導電性組成物をこの貫通孔から銅箔13上に転写する。そして転写後にバンプ14を乾燥する。導電性組成物には、例えば銀粒などの導電性フィラーが樹脂中に分散されたものを用いることができる。
次に、このバンプ付き銅箔上に厚さ例えば20μmで高比誘電率(比誘電率数十:例えば50)の誘電体樹脂シートを配置し、加熱・加圧して、バンプ14を誘電体樹脂シートに貫通させつつ積層して一体化する。これにより、誘電体樹脂シートによる誘電体樹脂層11を貫通してバンプ14の頭部が露出する図1(b)に示すような状態のものを得ることができる。誘電体樹脂層11の上記のような高い比誘電率は、例えば、樹脂中にフィラーとして高比誘電率物質であるチタン酸バリウムの微粒子を分散させた構造により得ることができる。なお、図1(b)におけるバンプ14の頭部の破線部分は、この段階で頭部をつぶして塑性変形させておく場合と、させない場合の両者があり得ることを示す。
次に、図1(b)に示す状態の積層体の誘電体樹脂層11側に対向して銅箔12(=キャパシタの電極板になる前段階のもの:厚さ例えば5μm)を配置し、積層プレスによりこれらを一体化する。この一体化により、誘電体樹脂層11は完全に硬化し、かつ、バンプ14は全体として円錐台状の形状(塑性変形の具合より一般的には軸の方向に径の変化する形状)になり対向する銅箔12に圧接され電気的接続がされる。円錐台の軸の方向は積層方向に一致する。これにより、図1(c)の上側に示すような両面銅張り誘電体樹脂シート1(誘電体樹脂層11を貫通して所定の位置のバンプ14によって銅層12、13間が層間接続されている構造のもの)を得ることができる。
以上のような工程により得られた両面銅張り誘電体樹脂シート1を、図1(c)に示すようにこの実施形態では3枚(両面銅張り誘電体樹脂シート1、2、3)用意する。なお、両面銅張り誘電体樹脂シート1、2、3に内在する層間接続体であるバンプ14、24、34は、必ずしも図示するような太細の上下関係でなくてもよく、配置としては上下いずれが太くてもよい。また、符号22、23、32、33は銅箔12、13と同様な銅箔であり、符号21、31は誘電体樹脂層11と同様な誘電体樹脂層である。
次に、図1(d)に示すように、両面銅張り誘電体樹脂シート1、2、3それぞれについてその両側の銅箔(銅層)12、13、22、23、32、33を所定にパターン化しこれらをパターン形成された銅層12a、13a、22a、23a、32a、33aにする。パターン形成された銅層12a、13a等は、図示するように、少なくともバンプ14、24、34との接続部位(ランド)およびキャパシタとしての電極板の部位が残される。これに加えて必要な配線パターンを形成するようにしてももちろんよい。銅箔(銅層)12、13、22、23、32、33のパターン化は、例えば周知のフォトリソグラフィ法を利用しエッチング加工によりなすことができる。
次に、図1(e)に示すように、パターン形成された銅層13a上およびパターン形成された銅層32a上の所定位置に、それぞれ導電性組成物からなる円錐形状のバンプ41、51(例えば底面直径0.1mm、高さ40μm)を例えばスクリーン印刷で形成する。導電性組成物、スクリーン印刷については、図1(a)での説明と同様である。
次に、図2(a)に示すように、パターン形成された銅層を有する誘電体樹脂シートの各間に高比誘電率樹脂シート4、5を配置する。高比誘電率樹脂シート4、5はそれぞれ厚さ例えば30μm、比誘電率は数十(例えば50)である。そして、図2(a)に示すように各シートを位置合わせのうえ、積層方向に加熱プレスして一体化する(図2(b))。これにより、バンプ41、51はそれぞれ高比誘電率樹脂シート4、5を貫通し対向するパターン化された銅層22a、23aに圧接されて電気的接続される。
図2(b)で重要な点は、バンプ41、51およびバンプ14、24、34により、キャパシタの電極板となる銅層12a、13a、22a、23a、32a、33aの部位が、層方向互い違いに電気的に別のノードとするように接続されることである。これにより、この実施形態では多層(6層)の電極板を有するキャパシタを備えた積層板を得ることができる。この積層板の厚さ(総厚)は例えば130μmである。
図2(b)に示すように積層一体化されたとき、パターン形成された銅層13a、22a、23a、32aは、それぞれ高比誘電率樹脂シート4、5側に凸形状となっている。このようにするため、高比誘電率樹脂シート4、5は、両面銅張り誘電体樹脂シート1、2、3の誘電体樹脂層11、21、31と異なり、この加熱プレスにより可塑性を発揮するものを用いるのがより好ましい。これによれば、キャパシタの電極板として機能することになる各銅層13a、22a、23a、32a間の間隔を所定に制御しやすい。このような間隔制御はキャパシタとして静電容量値をばらつきなく作り込むのに重要である。静電容量値は電極間隔に依存する。
また、図2(b)に示す積層板は、キャパシタとしての電極板および誘電体を有しているが、同時に配線板としての板基材でもある。その意味で、すでに述べたように、各銅層12a、13a、22a、23a、32a、33aにおけるパターン化は、キャパシタの電極板とするためのパターン化およびバンプ14、24、34、41、51のランドとするためのパターン化のほかに、任意の配線パターンの形成を含むものであってもよい。
また、この図2(b)に示す形態でキャパシタ内蔵配線板として一応の機能を発揮することができる。すなわち、最外のパターン形成された銅層12a、33aが、いわゆる両面基板としての各配線層になっており、この両面の配線層のパターンにおける所定のノード間がキャパシタとして機能する。かつまた、キャパシタとしての電極板が、パターン形成された銅層12a、13a、22a、23a、32a、33aからなっている。このような積層構造により、キャパシタの電極板の対向面積を増大して、その静電容量が平面的な面積で得られる以上に増大され得る。
なお、以上説明の例では、キャパシタとしての電極板が3層+3層の計6層からなる構造のものを示したが、同様の考えにより、最低では2層+1層の計3層のものから6層を超えるさらに多層のものまで製造することが可能である。例えば計3層の場合には次の手順によることができる。まず、両面銅張り誘電体樹脂シート1と同様なシートを用意しその両面の銅層を所定にパターン形成する。そして、その片側の銅層上の所定位置に、導電性組成物からなる円錐形状のバンプをスクリーン印刷で形成する。次に、このバンプ付き両面銅張り誘電体樹脂シートのバンプ形成面側に高比誘電率の誘電体樹脂シートを対向配置し、加熱・加圧して、バンプを後者の誘電体樹脂シートに貫通させつつ積層して一体化する。次に、この後者の誘電体樹脂シート側に対向して銅箔を配置し、積層プレスによりこれらを一体化する。最後に、積層された銅箔に所定にパターン形成する。
また、図2(b)に示す形態で、図1(a)に示したようなスクリーン印刷によるバンプ14、24、34の形成に代えて、次のようなバンプの形成方法を採用することもできる。そのひとつは、金属(例えば銅)の板を用意し、この板をエッチングすることより、柱状、錐台状または錐状の導電性バンプ(いわゆるエッチングバンプ)を形成する方法である。導電性バンプを形成しない領域ではその板の厚み方向にエッチングして薄くし、導電性バンプはそのエッチングが及ばないようにして形成する。
または、銅箔13と同程度の厚さの金属箔(例えば銅箔)を用意し、その金属箔上にめっきにより全体として柱状、錐台状または錐状の導電性バンプ(いわゆるめっきバンプ)を形成する方法である。エッチング、めっきのいずれの方法でも、形成された金属のバンプを、スクリーン印刷による導電性バンプ14、24、34の代わりに取り扱うことにより以後の工程に供することができる。すなわち、結果としてほぼ図2(b)に示すような構成・形態になり、層間接続体としてのバンプはその軸の方向が積層方向に一致する。
さらに、図2(b)に示す形態で、図1(c)に示したような両面銅張り誘電体樹脂シート1、2、3に代えて、別の製造工程によるほぼ同様の構成のものを用いるようにすることもできる。その工程は、例えば、まず、誘電体樹脂シートを用意し、その所定位置に例えばレーザ加工でビアホールを形成してそのビアホール内に導電性組成物を充填する。そして、この誘電体樹脂シートの両面それぞれに対向して銅箔を配置し積層プレスで一体化するものである。これによる層間接続体は、軸の方向が積層方向に一致する円柱状(すなわち軸の方向に径が変化していない形状)になる。なお、このような層間接続体の形成工程を高比誘電率樹脂シート4、5に適用することでバンプ41、51に代えることもできる。
図2(b)に示す形態は、上記のように、キャパシタ内蔵配線板としての一態様であるが、引き続きこのキャパシタ内蔵配線板をコア板に用いて配線板として多層化する工程例を図3を参照して説明する。まず、図3(a)に示すように、厚さ例えば18μmの銅箔71、72上の所定の位置に、それぞれ導電性組成物からなるほぼ円錐形状のバンプ73、74を例えばスクリーン印刷により印刷・形成する。スクリーン印刷では、円柱状の貫通孔が形成された例えばメタル製のスクリーンマスクを用い、ペースト状に調製された導電性組成物をこの貫通孔から銅箔71、72上に転写する。そして転写後にバンプ73、74を乾燥する。導電性組成物には、例えば銀粒などの導電性フィラーが樹脂中に分散されたものを用いることができる。
次に、このバンプ付き銅箔上に厚さ例えば60μmのガラスエポキシ樹脂からなるプリプレグを配置し、ガラスエポキシ樹脂が軟化し、硬化反応が急速に進行しない程度の温度に加熱しながら加圧して、導電性バンプ73、74をプリプレグに貫通させつつ積層して一体化する。これにより、プリプレグによる絶縁層75、76を貫通して導電性バンプ73、74の頭部が露出する図3(b)に示すような状態のものを得ることができる。図3(b)において導電性バンプ73、74の頭部の破線部分は、この段階で頭部をつぶして塑性変形させておく場合と、させない場合の両者があり得ることを示す。
次に、図3(c)に示すように、図2(b)に示したキャパシタ内蔵配線板の両面に、バンプ73、74および絶縁層75、76付きの銅箔71、72をそれぞれ積層して加熱プレスにより一体化する。この一体化により、絶縁層75、76は完全に硬化し、かつ、導電性バンプ73、74は全体として円錐台状の形状(塑性変形の具合より一般的には軸の方向に径の変化する形状)になり対向するパターン形成された銅層12a、33aと圧接され電気的接続される。円錐台の軸の方向は積層方向に一致する。
導電性バンプ73、74は、パターンとして除去のない部位の銅層12a、33aと、パターンとして除去のない部位の銅箔71、72と間の層間接続用のビア(層間接続体)となるが、特に図3(c)に示すように、キャパシタとしての電極板の部位に直接接続される位置に配置されてもよい。このような直接の接続により、パターン形成された銅層12a、33aにキャパシタ用の接続ランドを別途設ける必要がなくなる。これはパターンレイアウト上好ましい。
次に、図4に示すように、積層後の最外層である銅箔71、72を周知の例えばフォトリソグラフィ法を利用してエッチング加工し配線パターン(第2の配線層)71a、72aを形成する。これにより、多層化されたキャパシタ内蔵配線板を得ることができる。図4は、本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の模式的構成を示す断面図である。なお、図3に示した工程を、図4に示す配線板にさらに続けることでさらに配線板として多層化することができる。このような多層化はさらに同様に続けることができる。
この実施形態の利点のひとつとして、多層化配線板としてレイアウト上の制限が小さいことが挙げられる。すなわち、配線パターン71a、72a上はその内部側に導電性バンプ73、74が配置されている場合でも配置されていない場合でも全く同じに利用することができる。例えば、その上にさらに導電性バンプを重ねて配置することも容易に実現する。なお、このような利点はないが、導電性バンプ73、74による層間接続に代えて、図3(c)に示す配線板全体に貫通孔を形成しその内壁面に導電層を形成して層間接続体とすることも当然可能である。
上記工程により得られた図4に示すような構成のキャパシタ内蔵配線板においてキャパシタの静電容量を測定した。その結果、1mm角あたりで110pFの値を得ることができた。これは、高比誘電率樹脂層が一層である従来のものに比較して約5倍の値であり、図4に示すように高比誘電率樹脂層がキャパシタとして5層(11、4、21、5、31)であることからほぼ理論値通りである。
なお、上記の実施形態で、図3(a)に示したようなスクリーン印刷による導電性バンプ73、74の形成に代えて、次のような導電性バンプの形成方法を採用することもできる。そのひとつは、金属(例えば銅)の板を用意し、この板をエッチングすることより、柱状、錐台状または錐状の導電性バンプ(いわゆるエッチングバンプ)を形成する方法である。導電性バンプを形成しない領域ではその板の厚み方向にエッチングして薄くし、導電性バンプはそのエッチングが及ばないようにして形成する。
または、銅箔71、72と同程度の厚さの金属箔(例えば銅箔)を用意し、その金属箔上にめっきにより全体として柱状、錐台状または錐状の導電性バンプ(いわゆるめっきバンプ)を形成する方法である。エッチング、めっきのいずれの方法でも、形成された金属の導電性バンプを、スクリーン印刷による導電性バンプ73、74の代わりに取り扱うことにより以後の工程に供することができる。すなわち、結果として図4に示すような構成・形態になり、層間接続体としての導電性バンプはその軸の方向が積層方向に一致する。
次に、本発明の別の実施形態に係るキャパシタ内蔵配線板を図5を参照して説明する。図5は、本発明の別の実施形態に係るキャパシタ内蔵配線板の模式的構成を示す断面図であり、すでに説明した部位と同一相当の部位には同一符号を付してある。その部分の説明は省略する。このキャパシタ内蔵配線板は、図示するように、図4の導電性バンプ73、74に代わる層間接続体として、軸の方向が積層方向に一致する円柱状の層間接続体83、84を有するものである。
このような構造は、例えば、次のような工程により製造することができる。図1(a)から図2(b)までに示した工程は同じである。続いて、絶縁層75、76、および配線パターン71a、72aの前段階である銅箔を別々に、またはあらかじめ銅箔がそれぞれ積層されている絶縁層75、76を、図2(b)に示したキャパシタ内蔵配線板の両面に積層し、加圧・加熱プレスにより一体化する。
次に、積層後の最外層である銅箔を周知の例えばフォトリソグラフィ法を利用してエッチング加工し配線パターン(第2の配線層)71a、72aを形成する。このとき、層間接続体83、84を形成する部位にも、銅箔のエッチング除去を行う。このエッチングのあと、例えば、形成された配線パターン71a、72aをマスクに絶縁層75、76の所定位置をレーザ加工し、パターン形成された内部の銅層12a、33aに達するビアホールを形成する。さらに、形成されたビアホール内に導電性組成物を充填して図5に示すような構造を得ることができる。この実施形態は、層間接続体83、84の直上を、部品実装ランドやさらに積層する場合の層間接続体の配置位置などとして使用するのがやや困難ではあるが、製造工程として簡易である。
次に、本発明のさらに別の実施形態に係るキャパシタ内蔵配線板を図6を参照して説明する。図6は、本発明のさらに別の実施形態に係るキャパシタ内蔵配線板の模式的構成を示す断面図であり、すでに説明した部位と同一相当の部位には同一符号を付してある。その部分の説明は省略する。このキャパシタ内蔵配線板は、図示するように、図4の導電性バンプ73、74に代わる層間接続体として、図5に示した場合と同様に、軸の方向が積層方向に一致する円柱状(すなわち軸の方向に径が変化していない形状)の層間接続体93、94を有するものである。ただし、図5に示した場合と異なり、外側の配線パターン71、72aの除去のない部位にこれらの層間接続体93、94が接続されている。
このような構造は、例えば、次のような工程により製造することができる。図1(a)から図2(b)までに示した工程は同じである。続いて、絶縁層75、76を、図2(b)に示したキャパシタ内蔵配線板の両面に積層し、加圧・加熱プレスにより一体化する。次に、絶縁層75、76の所定位置をレーザ加工し、パターン形成された内部の銅層12a、33aに達するビアホールを形成する。さらに、形成されたビアホール内に導電性組成物93、94を充填する。
続いて、配線パターン71a、72aの前段階である銅箔を絶縁層75、76上に積層し、加圧・加熱プレスにより一体化する。最後に、積層後の最外層である銅箔を周知の例えばフォトリソグラフィ法を利用してエッチング加工し配線パターン(第2の配線層)71a、72aを形成する。この製造方法は、図4に示した形態より工程がやや複雑化するがこれと同様に、多層化配線板としてレイアウト上の制限が小さい。
または、次のように製造することもできる。図1(a)から図2(b)までは同じにして、続いて、絶縁層75、76を用意しその所定位置にレーザ加工で貫通孔を形成する。そしてその貫通孔に導電性ペーストを充填しておく。続いて、この絶縁層75、76、さらにその外側に配線パターン71a、72aの前段階である銅箔を図2(b)に示したキャパシタ内蔵配線板の両面に配置・積層して加圧・加熱プレスにより一体化する。最後に、積層後の最外層である銅箔を周知の例えばフォトリソグラフィ法を利用してエッチング加工し配線パターン(第2の配線層)71a、72aを形成する。この製造方法は、外側の層を形成するのに積層一体化の工程が1回で済み工程がより簡略になる。
次に、本発明のさらに別の実施形態に係るキャパシタ内蔵配線板を図7を参照して説明する。図7は、本発明のさらに別の実施形態に係るキャパシタ内蔵配線板の模式的構成を示す断面図であり、すでに説明した部位と同一相当の部位には同一符号を付してある。その部分の説明は省略する。このキャパシタ内蔵配線板は、図示するように、図4の導電性バンプ73、74に代わる層間接続体として、層方向に軸の方向が一致する円錐台状の層間接続体103、104を有するものである。この円錐台状の層間接続体103、104は、その内部が空でありこのため俯瞰して見たときに窪んでいる。
このような構造は、例えば、次のような工程により製造することができる。図1(a)から図2(b)までに示した工程は同じである。続いて、図5に示した実施形態と同様に工程を進め、絶縁層75、76の所定位置をレーザ加工し、パターン形成された内部の銅層12a、33aに達するビアホールを形成する。このレーザ加工に際してビアホールが円錐台状の除去形状となるように加工調整する。
次に、各ビアホールの内壁に導電性のめっき層(金属層)を形成し、層間接続体103、104とする。この形成には、例えば、周知の、無電解めっきおよび電解めっきの2段階めっき層形成方法を使用することができる。最後に、最外層である銅箔を周知の例えばフォトリソグラフィ法を利用してエッチング加工し配線パターン(第2の配線層)71a、72aを形成する。この実施形態は、図5に示した実施形態と同様に層間接続体103、104の直上を、部品実装ランドやさらに積層する場合の層間接続体の配置位置などとして使用する場合に向かないが、製造工程として簡易である。
本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の製造過程を模式的断面で示す工程図。 図1の続図であって、本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の製造過程を模式的断面で示す工程図。 図2の続図であって、本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の製造過程を模式的断面で示す工程図。 本発明の一実施形態に係るキャパシタ内蔵配線板および配線板内蔵型キャパシタ素子の模式的構成を示す断面図。 本発明の別の実施形態に係るキャパシタ内蔵配線板の模式的構成を示す断面図。 本発明のさらに別の実施形態に係るキャパシタ内蔵配線板の模式的構成を示す断面図。 本発明のさらに別の実施形態に係るキャパシタ内蔵配線板の模式的構成を示す断面図。
符号の説明
1,2,3…両面銅張り誘電体樹脂シート、4,5…高比誘電率樹脂シート、11,21,31…誘電体樹脂層、12,13,22,23,32,33…銅箔(銅層)、12a,13a,22a,23a,32a,33a…パターン形成された銅層、14,24,34…バンプ(層間接続体)、41,51…バンプ、71,72…銅箔、71a,72a…配線パターン、73,74…導電性バンプ、75,76…絶縁層、83,84…導電性組成物充填による層間接続体、93,94…導電性組成物充填による層間接続体、103,104…めっきによる層間接続体。

Claims (13)

  1. 配線板としての板基材である第1の誘電体樹脂層と、
    前記第1の誘電体樹脂層上に位置する第1の電極板と、
    前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する第2の電極板と、
    前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する、前記第2の電極板とは電気的に独立の第1の配線パターンと、
    前記第1の誘電体樹脂層上に、前記第2の電極板および前記第1の配線パターンを挟むように積層された、前記配線板としての板基材である第2の誘電体樹脂層と、
    前記第2の誘電体樹脂層の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する第3の電極板と、
    前記第2の誘電体樹脂層上の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する、前記第3の電極板とは電気的に独立の第2の配線パターンと、
    前記第2の誘電体樹脂層上に、前記第3の電極板および前記第2の配線パターンを挟むように積層された、前記配線板としての板基材である第3の誘電体樹脂層と、
    前記第3の誘電体樹脂層の、前記第3の電極板が位置する側の面とは反対の側の面上に位置する第4の電極板と、
    前記第1の配線パターンを中継して前記第1、第3の電極板を電気的につなげるように、前記第1、第2の誘電体樹脂層をそれぞれ貫通する、第1、第2の層間接続体と、
    前記第2の配線パターンを中継して前記第2、第4の電極板を電気的につなげるように、前記第2、第3の誘電体樹脂層をそれぞれ貫通する、第3、第4の層間接続体と、を具備し、
    前記第2の電極板が、前記第1の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置し、
    前記第3の電極板が、前記第3の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置していること
    を特徴とするキャパシタ内蔵配線板。
  2. 前記第1、第2、第3、第4の層間接続体が、それぞれ、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状であることを特徴とする請求項1記載のキャパシタ内蔵配線板。
  3. 前記第1、第2、第3、第4の層間接続体が、それぞれ、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状であることを特徴とする請求項1記載のキャパシタ内蔵配線板。
  4. 前記第1、第2、第3、第4の層間接続体が、それぞれ、金属からなり、かつ、層方向に一致する軸を有する柱状または錐台状の形状であることを特徴とする請求項1記載のキャパシタ内蔵配線板。
  5. 前記第1の電極板を含んでいる配線層と、
    前記配線層の前記第1の誘電体樹脂層の設けられた側とは反対の側に積層された絶縁層と、
    前記絶縁層の前記配線層が位置する側とは反対の側に積層された第2の配線層と、
    前記絶縁層を貫通して前記配線層と前記第2の配線層とを層間接続する第の層間接続体と
    をさらに具備することを特徴とする請求項1記載のキャパシタ内蔵配線板。
  6. 前記第の層間接続体が、パターンとして除去のない部位の前記配線層と、パターンとして除去のない部位の前記第2の配線層とを層間接続していることを特徴とする請求項5記載のキャパシタ内蔵配線板。
  7. 前記第の層間接続体が、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状であることを特徴とする請求項6記載のキャパシタ内蔵配線板。
  8. 前記第の層間接続体が、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化していない形状であることを特徴とする請求項6記載のキャパシタ内蔵配線板。
  9. 前記第の層間接続体が、金属からなり、かつ、層方向に一致する軸を有する柱状または錐台状の形状であることを特徴とする請求項6記載のキャパシタ内蔵配線板。
  10. 前記第の層間接続体が、導電性組成物からなり、かつ、軸の方向が層方向に一致する円柱状の形状であることを特徴とする請求項5記載のキャパシタ内蔵配線板。
  11. 前記第の層間接続体が、金属からなり、かつ、軸の方向が層方向に一致する円錐台状の形状であり前記円錐台の内部が空であることを特徴とする請求項5記載のキャパシタ内蔵配線板。
  12. 前記第の層間接続体が、前記配線層のうち前記第1の電極板である部位を、前記第2の配線層への層間接続における接続部位としていることを特徴とする請求項5記載のキャパシタ内蔵配線板。
  13. 配線板としての板基材である第1の誘電体樹脂層と、
    前記第1の誘電体樹脂層上に位置する第1の電極板と、
    前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する第2の電極板と、
    前記第1の誘電体樹脂層上の、前記第1の電極板が位置する側の面とは反対の側の面上に位置する、前記第2の電極板とは電気的に独立の第1の配線パターンと、
    前記第1の誘電体樹脂層上に、前記第2の電極板および前記第1の配線パターンを挟むように積層された、前記配線板としての板基材である第2の誘電体樹脂層と、
    前記第2の誘電体樹脂層の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する第3の電極板と、
    前記第2の誘電体樹脂層上の、前記第2の電極板が位置する側の面とは反対の側の面上に位置する、前記第3の電極板とは電気的に独立の第2の配線パターンと、
    前記第2の誘電体樹脂層上に、前記第3の電極板および前記第2の配線パターンを挟むように積層された、前記配線板としての板基材である第3の誘電体樹脂層と、
    前記第3の誘電体樹脂層の、前記第3の電極板が位置する側の面とは反対の側の面上に位置する第4の電極板と、
    前記第1の配線パターンを中継して前記第1、第3の電極板を電気的につなげるように、前記第1、第2の誘電体樹脂層をそれぞれ貫通する、第1、第2の層間接続体と、
    前記第2の配線パターンを中継して前記第2、第4の電極板を電気的につなげるように、前記第2、第3の誘電体樹脂層をそれぞれ貫通する、第3、第4の層間接続体と、を具備し、
    前記第2の電極板が、前記第1の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置し、
    前記第3の電極板が、前記第3の誘電体樹脂層の側ではなく前記第2の誘電体樹脂層の側に凸状に位置していること
    を特徴とする配線板内蔵型キャパシタ素子。
JP2004173555A 2004-06-11 2004-06-11 キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子 Expired - Fee Related JP4515160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004173555A JP4515160B2 (ja) 2004-06-11 2004-06-11 キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004173555A JP4515160B2 (ja) 2004-06-11 2004-06-11 キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子

Publications (2)

Publication Number Publication Date
JP2005353868A JP2005353868A (ja) 2005-12-22
JP4515160B2 true JP4515160B2 (ja) 2010-07-28

Family

ID=35588067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004173555A Expired - Fee Related JP4515160B2 (ja) 2004-06-11 2004-06-11 キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子

Country Status (1)

Country Link
JP (1) JP4515160B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050193A1 (ja) * 2008-10-30 2010-05-06 住友ベークライト株式会社 多層配線基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007250A (ja) * 1999-06-25 2001-01-12 Ibiden Co Ltd パッケージ基板
JP2001168491A (ja) * 1999-12-09 2001-06-22 Toshiba Corp プリント配線基板、及びプリント配線基板の製造方法
JP2002043506A (ja) * 2000-07-31 2002-02-08 North:Kk 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002344106A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 回路部品内蔵基板とその製造方法
JP2004119483A (ja) * 2002-09-24 2004-04-15 Toppan Printing Co Ltd 素子内蔵基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007250A (ja) * 1999-06-25 2001-01-12 Ibiden Co Ltd パッケージ基板
JP2001168491A (ja) * 1999-12-09 2001-06-22 Toshiba Corp プリント配線基板、及びプリント配線基板の製造方法
JP2002043506A (ja) * 2000-07-31 2002-02-08 North:Kk 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002344106A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 回路部品内蔵基板とその製造方法
JP2004119483A (ja) * 2002-09-24 2004-04-15 Toppan Printing Co Ltd 素子内蔵基板

Also Published As

Publication number Publication date
JP2005353868A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
KR100534966B1 (ko) 인쇄 배선판 및 그 제조방법 및 반도체 장치
JP5188256B2 (ja) キャパシタ部品の製造方法
JP4935139B2 (ja) 多層プリント配線板
US7548432B2 (en) Embedded capacitor structure
US20120055706A1 (en) Printed circuit board and method of manufacturing the same
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JPWO2007135737A1 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
WO2017069093A1 (ja) 多層セラミック基板およびその製造方法
JP4515160B2 (ja) キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4536413B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP4305088B2 (ja) コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
JP2007053206A (ja) 電子部品及びその製造方法
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
JP4541051B2 (ja) 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
JP5448354B2 (ja) 配線基板およびその製造方法
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
JP4588358B2 (ja) キャパシタ内蔵配線板の製造方法
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2009129933A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4978709B2 (ja) 電子部品内蔵配線基板
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees