WO2017069093A1 - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
WO2017069093A1
WO2017069093A1 PCT/JP2016/080739 JP2016080739W WO2017069093A1 WO 2017069093 A1 WO2017069093 A1 WO 2017069093A1 JP 2016080739 W JP2016080739 W JP 2016080739W WO 2017069093 A1 WO2017069093 A1 WO 2017069093A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
pattern
ceramic substrate
multilayer ceramic
ceramic green
Prior art date
Application number
PCT/JP2016/080739
Other languages
English (en)
French (fr)
Inventor
林 健児
Original Assignee
日立金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立金属株式会社 filed Critical 日立金属株式会社
Priority to EP16857408.5A priority Critical patent/EP3367764A4/en
Priority to US15/547,882 priority patent/US10455699B2/en
Priority to JP2017546543A priority patent/JP6819603B2/ja
Priority to CN201680008076.6A priority patent/CN107211547B/zh
Publication of WO2017069093A1 publication Critical patent/WO2017069093A1/ja
Priority to US16/577,622 priority patent/US10709017B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Definitions

  • the present disclosure relates to a multilayer ceramic substrate and a manufacturing method thereof.
  • Multi-layer ceramic substrates are used in antenna switch modules, amplifier modules, filter modules, antennas, and the like that incorporate a front-end circuit for a package, interposer, or communication device that contains semiconductor elements.
  • a multilayer ceramic substrate a plurality of ceramic layers are laminated, and a wiring layer composed of an electrode pattern formed by screen printing and a reactance function layer constituting inductance and capacitance are provided between the layers. Electrode patterns provided between different ceramic layers are appropriately connected to each other via via wirings penetrating the ceramic layers. Connection by via wiring may be performed over three or more layers by connecting via wiring in the thickness direction of the multilayer ceramic substrate. In some cases, via wiring is used as a thermal via so that heat generated from a semiconductor such as an amplifier mounted on a multilayer ceramic substrate is transferred to the circuit board.
  • the multilayer ceramic substrate is produced by laminating ceramic green sheets on which electrodes and wiring patterns and via wiring are formed.
  • the via wiring is formed by forming a via hole in a ceramic green sheet and filling a conductor paste.
  • the conductive paste is arranged in a slightly larger area than the via hole and filled higher than the opening of the via hole.
  • the portion protruding from the via hole is called a pad.
  • Patent Document 1 discloses using a via wiring having no pad in order to form the via wiring with high density.
  • Patent Document 2 after laminating ceramic green sheets in two or more layers, via holes were formed that penetrated the obtained laminate, and the conductor paste was filled into the via holes, thereby stacking without forming pads between the layers. It discloses that a via wiring is formed.
  • One non-limiting exemplary embodiment of the present application provides a multilayer ceramic substrate capable of arranging via wiring at high density and a method for manufacturing the same.
  • a multilayer ceramic substrate includes a plurality of ceramic layers stacked on each other, via holes provided in the plurality of ceramic layers and connected in the stacking direction of the plurality of ceramic layers, and a conductor filled in each via hole.
  • a via wiring including: an annular or partially annular first conductor located on an upper surface of at least one ceramic layer of the plurality of ceramic layers; and an upper surface of the at least one ceramic layer.
  • Another multilayer ceramic substrate of the present disclosure includes a ceramic sintered body, a via wiring located inside the ceramic sintered body, and a plane substantially perpendicular to a central axis of the via wiring.
  • An annular or partial annular first conductor surrounding the via wiring on the upper side, a first part located outside the first conductor on the plane, and the first conductor are overlapped, and an inner edge is the first conductor
  • the second conductor may have an opening larger than the inner edge of the first conductor, and the edge of the opening may be located inside the outer edge of the first conductor.
  • the via wiring may have a columnar shape or a truncated cone shape.
  • the first conductor may have an annular shape.
  • the second portion of the second conductor may be located on the first conductor.
  • the second portion of the second conductor may be located under the first conductor.
  • the lower surface of the first conductor may be positioned below the lower surface of the first portion of the second conductor.
  • the second conductor may be a ground electrode or an internal electrode of a capacitor.
  • Each of the plurality of ceramic layers has another via hole and another via wiring made of a conductor filled in the other via hole.
  • the other via wiring is The other via wirings of the plurality of ceramic layers may be connected to each other, surrounded by the first conductor.
  • the first multilayer ceramic substrate manufacturing method of the present disclosure includes a first step of forming via holes in a plurality of ceramic green sheets, respectively, and printing the conductive paste on the upper surface of each ceramic green sheet so that the via holes are the conductors.
  • a first step positioned outside the first conductor on the top surface of the at least one ceramic green sheet by printing a conductor paste on the top surface of the at least one ceramic green sheet.
  • a second multilayer ceramic substrate manufacturing method of the present disclosure includes a first step of forming via holes in a plurality of ceramic green sheets, and a conductive paste on an upper surface of at least one of the plurality of ceramic green sheets.
  • the via hole may be formed by a laser or a punching die, and the via hole may have a columnar shape or a truncated cone shape. .
  • a fifth step of reducing the height of the first conductor pattern may further be included between the second step and the third step of the method for manufacturing the first multilayer ceramic substrate.
  • a part of the first conductor pattern may be buried in the ceramic green sheet from the upper surface.
  • the via wiring pattern and the first conductor pattern may be printed using the same mask.
  • the via wiring pattern and the first conductor pattern may be printed using the same mask.
  • a multilayer ceramic substrate capable of arranging via wiring at a high density and a manufacturing method thereof are provided.
  • (A) And (b) is the top view and sectional drawing which show one Embodiment of a multilayer ceramic substrate.
  • (A) to (e) are process cross-sectional views illustrating an embodiment of a method for manufacturing a multilayer ceramic substrate
  • (f) to (h) are plan views corresponding to the processes shown in (a) to (c). It is.
  • (A) And (b) is the top view and sectional drawing which show other embodiment of a multilayer ceramic substrate.
  • (A) And (b) is the top view and sectional drawing which show other embodiment of a multilayer ceramic substrate. It is a top view which shows other embodiment of a multilayer ceramic substrate.
  • (A) to (d) is a process cross-sectional view showing another embodiment of a method for producing a multilayer ceramic substrate.
  • (A) to (e) are process cross-sectional views illustrating a conventional method for producing a multilayer ceramic substrate by a ceramic green sheet lamination method. It is a top view of the ceramic green sheet used for the conventional multilayer ceramic substrate. It is sectional drawing which shows the other example of the ceramic green sheet by the manufacturing method of the conventional multilayer ceramic substrate by the ceramic green sheet lamination
  • FIGS. 7A to 7E are views for explaining a method of manufacturing a multilayer ceramic substrate by a ceramic green sheet lamination method.
  • the cross section of the ceramic green sheet including the via wiring is shown in an enlarged manner, and shows a process until an unsintered ceramic green sheet to be a ceramic layer is laminated.
  • a via hole 400 a ′ is formed in the ceramic green sheet 300 a ′ supported by the resin film 500.
  • the ceramic green sheet 300a ' is manufactured by a known method such as a doctor blade method, and the via hole 400a' is punched with a punching die or formed by laser processing.
  • the via hole 400a ' is filled with a conductive paste by using a printing machine to form a via wiring pattern 406a' having a main body pattern 401a 'and a pad pattern 402a'.
  • the mask for printing (not shown) has an opening larger than the diameter of the via hole 400a ′ at a position corresponding to the via hole 400a
  • a pad pattern 402a ′ having a size corresponding to the opening is formed on the surface of the ceramic green sheet 300a ′, which is connected to the main body pattern 401a ′.
  • the electrode pattern 407a ' is, for example, an electrode pattern for a large-area ground or capacitor that is not electrically connected to the main body pattern 401a' and is formed on one surface with a large space.
  • FIG. 8 shows a plan view of a ceramic green sheet as an example.
  • the electrode pattern 407a ′ has an opening 410 ′ (see FIG.
  • a ceramic green sheet 300b ′ in which a via hole 400b, a main body pattern 401b ′ and a pad pattern 402b ′ constituting the via wiring pattern 406 ′, and an electrode pattern 407b ′ on the surface 300bu ′ are formed.
  • the ceramic green sheets 300a ′ and 300b ′ are stacked and stacked so that the via wiring patterns 406a ′ and 406b ′ are continuous. Heating to such an extent that the binder contained in the ceramic green sheets 300a ′ and 300b ′ is softened, pressure is applied in the laminating direction, the ceramic green sheets are brought into close contact with each other, and a molded body (laminated body) as shown in FIG.
  • the multilayer body is fired to obtain a multilayer ceramic substrate in which a plurality of ceramic layers are stacked.
  • the multilayer ceramic substrate is constituted by two layers of ceramic green sheets has been shown, but there are naturally cases where the multilayer ceramic substrate is constituted by three or more layers.
  • the centers of the via holes 400a 'and 400b' and the centers of the pad patterns 402a 'and 402b' ideally coincide with each other.
  • the pad patterns 402a ′ and 402b ′ are formed on the ceramic grease sheet with respect to the body patterns 401a ′ and 401b ′ of the via wirings 406a ′ and 406b ′ due to the deflection of the ceramic grease sheet and misalignment of the metal mask, the screen mask, and the like.
  • the electrode patterns 407a ′ and 407b ′ are also formed with a positional shift in the same manner.
  • the edges of the pad patterns 402a 'and 402b' and the electrode patterns 407a 'and 407b' may be formed wider than desired dimensions. Since the electrode patterns 407a ′ and 407b ′ formed for the ground or the capacitor are formed in a wide area, they are formed thinner than the pad patterns 402a ′ and 402b ′ so as to prevent delamination. Is done.
  • the conductive paste for the electrode patterns 407a ′ and 407b ′ is adjusted to have a low viscosity so that it can be printed with a thin thickness, tends to spread during printing, and the amount of bleeding tends to be larger than that of the pad patterns 402a ′ and 402b ′. is there.
  • the print misalignment is performed in advance. It is necessary to set the clearance in consideration of bleeding.
  • the ceramic green sheets 300a 'and 300b' are laminated, there may be a deviation (lamination deviation) between the ceramic green sheets 300a 'and 300b' according to the overlay accuracy.
  • the size of the clearance must be determined in consideration of the amount of misalignment so that the via wiring pattern 406a ′ of the ceramic green sheet 300a ′ and the electrode pattern 407b ′ of the ceramic green sheet 300b ′ are not connected by overlapping. . Therefore, in order to form the via wiring with high density, it is necessary to reduce the clearance, and it is important to reduce the above-described positional deviation, printing bleeding, stacking deviation, and the like that affect the clearance.
  • Patent Document 1 discloses a configuration in which pads are not formed as means for forming via wirings at high density. As shown in FIG. 9, via holes are formed through a resin film 500 disposed on the surface of the ceramic green sheet 600 ′, and a conductor paste is filled into the via holes from the resin film 500 side to fill the body pattern 601 ′ and the pad pattern 602. A via wiring pattern 606 including 'is formed. After filling, the resin film 500 is peeled from the ceramic green sheet 600 ′, and the pad pattern 602 ′ is removed together with the resin film 500. The pad pattern 602 ′ plays an auxiliary role for connection between via wirings. However, by removing the pads, the body pattern 601 ′ of the via wiring pattern 606 ′ can be closely arranged and closely arranged. It becomes possible.
  • Patent Document 2 after laminating ceramic green sheets in two or more layers, a via hole is formed through the obtained laminate, and a pad is formed between the layers by filling the via hole with a conductive paste. It has been disclosed to form via wirings that are completely stacked. According to this method, the positional deviation of the via hole between the laminated ceramic green sheets can be reduced.
  • Patent Document 1 when the portion corresponding to the pad is removed together with the resin film, there is a problem that the conductive paste that is discarded and wasted is increased. It is possible to collect and reuse the dried conductor paste that adheres to the resin film, but the cost is unavoidable. Also, when removing the resin film from the ceramic green sheet, the via wiring conductor is easily taken to the side of the push pin-shaped conductor on the resin film side, the via wiring is formed with a recessed surface side, and the connection between the via wiring is made It can be difficult. In addition, there is no description about providing an electrode pattern such as the above-mentioned electrode around the via wiring, and naturally, the problem that the via wiring and the electrode pattern are short-circuited due to misalignment of the ceramic green sheets is recognized. Not.
  • Patent Document 2 when a via hole is formed after stacking ceramic green sheets to form a laminate, as the number of stacked layers increases, it becomes more difficult to form the via hole or fill the conductor paste. In addition, since the positional relationship of the electrode pattern formed in the inner layer of the laminate cannot be confirmed, via holes are formed in the region where the electrode pattern is formed due to misalignment of the ceramic green sheets, and the via wiring and the electrode pattern are short-circuited. May occur.
  • the size, positional relationship, and the like of the components shown in the drawings may be exaggerated for ease of understanding, and may be exaggerated in size in an actual multilayer ceramic substrate or between components in an actual multilayer ceramic substrate. It may not reflect the magnitude relationship.
  • an electrode, an electrode pattern, and the like may be shown thicker than the actual thickness for easy understanding.
  • FIG. 1 (a) and 1 (b) are a plan view and a cross-sectional view of the multilayer ceramic substrate of the present embodiment.
  • FIG. 2 is a process cross-sectional view for explaining the method for manufacturing the multilayer ceramic substrate of the present embodiment.
  • the multilayer ceramic substrate of the present embodiment can be manufactured, for example, by a manufacturing process of a ceramic green sheet lamination method similar to a conventional multilayer ceramic substrate.
  • the multilayer ceramic substrate 101 includes ceramic layers 300a and 300b stacked on each other, via holes 400a and 400b provided in the ceramic layers 300a and 300b, via wirings 406a and 406b, first conductors 404a and 404b, Conductors 403a and 403b are provided.
  • the multilayer ceramic substrate 100 includes ceramic layers 300a and 300b formed by laminating and sintering two green sheets is shown, but the multilayer ceramic substrate 101 has three or more green sheets. It may be formed from.
  • the multilayer ceramic substrate 101 of the present embodiment has other electrodes, wirings, via wirings, and the like.
  • various other components such as various passive components such as capacitors, resistors, and inductors, wiring connecting these passive components, pads connecting active components, and heat-dissipating conductors may be provided.
  • the ceramic layers 300 a and 300 b constitute a ceramic sintered body 300.
  • the ceramic sintered body 300 includes the ceramic layers 300a and 300b corresponding to the two ceramic green sheets.
  • the ceramic sintered body 300 includes two or more ceramic layers. Including.
  • the ceramic sintered body 300 may include a ceramic layer in which the via holes 400a and 400b and the via wirings 406a and 406b are not provided.
  • the plurality of ceramic layers included in the ceramic sintered body 300 may not have a clear boundary. In this case, the boundary between the two ceramic layers that sandwich the electrode may be defined by the position of the bottom surface of the electrode formed on the upper surface of the ceramic green sheet.
  • Via holes 400a and 400b are provided in the ceramic layers 300a and 300b, respectively, and are connected in the stacking direction of the ceramic layers 300a and 300b.
  • the stacking direction is perpendicular to the upper surfaces of the ceramic layers 300a and 300b.
  • the via holes 400a and 400b may have the same or different opening sizes in the upper surfaces 300au and 300bu and the lower surfaces 300ad and 300bd of the ceramic layers 300a and 300b. That is, the via holes 400a and 400b may have a columnar shape or a truncated prefix (frustum) shape.
  • the opening may be a circle or a polygon.
  • a plurality of via holes may be provided in the ceramic layers 300a and 300b. In this case, it is sufficient that at least one via hole has the structure of this embodiment, and the other via holes do not have to have the structure of this embodiment.
  • the via wirings 406a and 406b are located inside the ceramic sintered body 300 and include at least main bodies 401a and 401b made of a conductor filled in the via holes 400a and 400b.
  • the via wirings 406a and 406b further include pads 402a and 402b.
  • the pads 402a and 402b are also made of a conductor. That is, the via wirings 406a and 406b are conductors.
  • the pads 402a and 402b are located on the upper surfaces 300au and 300bu of the ceramic layers 300a and 300b, respectively, and are connected to the main bodies 401a and 401b, respectively.
  • the diameters of the pads 402a and 402b may be larger than or the same as the diameters of the via holes 400a and 400b. That is, the wrinkles of the pads 402a and 402b are not necessary. Further, the via wirings 406a and 406b may not have the pads 402a and 402b.
  • the shapes of the main bodies 401a and 401b of the via wirings 406a and 406b reflect the shapes of the via holes 400a and 400b. That is, the main bodies 401a and 401b of the via wirings 406a and 406b may have a columnar shape or a truncated prefix frustum shape. Specifically, it may have a cylindrical shape or a truncated cone (conical frustum) shape.
  • the pads 402a and 402b are provided in order to more reliably fill the conductor paste into the via hole formed in the ceramic green sheet when the multilayer ceramic substrate 101 is manufactured. In addition, when the ceramic green sheets are laminated, the conductor paste filled in the via hole is more reliably connected while allowing a positional shift.
  • the first conductors 404a and 404b are located on the upper surfaces 300au and 300bu of the ceramic layers 300a and 300b and have a ring shape or a partial ring shape surrounding the via wirings 406a and 406b.
  • An annular shape has no interrupted portions and surrounds via wirings 406a and 406b on the upper surfaces 300au and 300bu, and a partial annular shape surrounds the via wirings 406a and 406b on the upper surfaces 300au and 300bu, but is disconnected. That there is a part.
  • the ring and the partial ring may be a circle, or may be a polygon or a shape other than a polygon.
  • the first conductors 404a and 404b are located on a plane substantially perpendicular to the central axis of the via wirings 406a and 406b. it can. “Substantially vertical” means, for example, within an angle range of 90 ° ⁇ 10 °.
  • the second conductors 403a and 403b are upper surfaces 300au and 300bu of the ceramic layers 300a and 300b, or first portions 403a1 and 403b1 located outside the first conductors 404a and 404b in the plane defined above, and the first conductor 404a. 404b, and the inner edges 403ai and 403bi have second portions 403a2 and 403b2 located outside the inner edges 404ai and 404bi of the first conductors 404a and 404b.
  • the inner edges 403ai and 403bi define the openings 410a and 410b of the second conductors 403a and 403b.
  • the second conductors 403a and 403b have openings 410a and 410b larger than the inner edges 404ai and 404bi of the first conductors 404a and 404b, and the inner edges 403ai and 403bi of the openings 410a and 410b correspond to the first conductors 404a and 404b. It is located inside the outer edge.
  • the second conductors 403a and 403b are conductor layers having a larger area than the wiring.
  • the thickness of the second conductors 403a and 403b is smaller than the thickness of the first conductors 404a and 404b. In other words, the thickness of the first conductors 404a and 404b is larger than the thickness of the second conductors 403a and 403b.
  • the second conductors 403a and 403b constitute electrodes 407a and 407b corresponding to a ground electrode, a shield electrode, an internal electrode of a capacitor and the like in a conventional multilayer ceramic substrate.
  • the second conductors 403a and 403b are also called solid electrodes.
  • the electrodes 407a and 407b are formed on the upper surfaces 300au and 300bu of the ceramic layers 300a and 300b, respectively, but may be formed on the upper surface of at least one of the ceramic layers.
  • the shapes of the second portions 403a2 and 403b2 of the second conductors 403a and 403b may be the same or different.
  • the ceramic layers 300a and 300b, the via wirings 406a and 406b, the first conductors 404a and 404b, and the second conductors 403a and 403b are configured using a general material used for a multilayer ceramic substrate such as an LTCC substrate or an HTCC substrate. .
  • the material of the second conductors 403a and 403b may be the same as or different from the material of the first conductors 404a and 404b.
  • Table 1 summarizes the symbols indicating the maximum amount of ceramic green sheet lamination deviation, pad and electrode printing deviation, and printing bleeding caused by the ceramic green sheet lamination method.
  • the shift amount shown below is a value seen from the ceramic layer stacking direction, that is, a value in a top view.
  • the stacking deviation of ceramic green sheets is a deviation amount between the centers of via holes to be connected to each other in adjacent ceramic green sheets, and the maximum amount that can occur in the process is defined as Sz.
  • the center of the via hole becomes the center of the via wiring.
  • the printing misalignment of the pad is the amount of misalignment between the center of the via hole and the center of the pad that are to be formed, and the maximum amount that can occur during the process is defined as Pz.
  • the printing deviation of the electrode is a deviation amount between the center of the via hole and the center of the opening formed in the electrode so as not to overlap the via hole, and the maximum amount that can occur in the process is defined as Rz.
  • FIG. 10 is a plan view for explaining printing misalignment of pads and electrodes, which is a ceramic green sheet used for a multilayer ceramic substrate.
  • a part of the via wiring main body 401a located below the pad 402a appears on the surface due to printing misalignment of the pad 402a.
  • the via hole, the pad, and the electrode have a circular shape in a top view because of their ease of formation. For this reason, in the following description, each shape in the top view is described as a circle.
  • a mask used for screen printing appropriately fills the mesh gaps with an emulsion corresponding to the pad and electrode patterns formed on the ceramic green sheet to be printed, thereby closing the gaps.
  • a metal mask in which an opening corresponding to the pattern is provided in a thin stainless steel plate is used.
  • the outer edge thereof ideally coincides with the part where the mesh gap formed in the screen mask is not filled with the emulsion (mask opening) or the edge of the opening of the metal mask.
  • the printing blur is defined as a portion protruding from the outer edge of the pad 402a determined by the mask opening portion of the screen mask, and the maximum amount that can occur during the process is defined as Pn.
  • the inner edge of the electrode coincides with the edge of the portion (mask closed portion) in which the mesh gap formed in the screen mask corresponding to the opening formed in the electrode is filled with the emulsion. Therefore, the printing blur is defined as a portion protruding from the inner edge of the opening of the electrode determined by the mask closing portion of the screen mask, and the maximum amount that can occur during the process is defined as Rn.
  • the laminating deviation, the printing deviation, and the printing bleeding occurring in the process are generally likely to be larger than the printing deviations Pz and Rz (Sz> Pz, Sz> Rz). It is known that the printing deviation Pz of the pad and the printing deviation Rz of the electrode are substantially equal (Pz ⁇ Rz). Further, the print blur Rn of the electrode formed relatively thinner than the pad tends to be larger than the print blur Pn of the pad (Rn> Pn). This is because the conductive paste for forming the thin electrode has a smaller viscosity than the conductive paste for forming the thick electrode as described above.
  • the interval w1 is set for each printing. It must be set larger than the sum of misalignment and printing blur (w1> Pz + Pn + Rz + Rn). Therefore, it is preferable to configure the external dimensions of the pad 402a 'as small as possible. More preferably, the outer edge of the pad coincides with the outer edge of the via hole.
  • the main body pattern 401a ′ of the via wiring pattern 406a is formed on the surface of the ceramic green sheet as the external dimensions of the pad 402a ′ are reduced so that the plurality of via wirings 406a ′ are arranged with high density.
  • a state in which it appears is likely to occur, and a connection function between via wirings by the pad 402a ′ cannot be expected.
  • the diameter D of the body pattern of the via wiring pattern determined by the diameter of the via hole is required to be larger than the stacking deviation Sz (D> Sz) so that the via wirings can be connected.
  • the shape of the via wiring is preferably a columnar shape or a truncated cone shape, but the condition for connecting adjacent via wirings in the case of the truncated cone shape is the small diameter side (diameter Ds) of the via wiring. Is connected to the large diameter side (diameter Dl), it is necessary that 1/2 of the sum of the small diameter side diameter Ds and the large diameter side diameter Dl is larger than the stacking deviation Sz ((Ds + Dl) / 2> Sz). Become.
  • the small diameter side diameter Ds needs to be larger than the stacking deviation Sz (Ds> Sz), and the via wiring has a large diameter.
  • the large diameter side diameter Dl is larger than the stacking deviation Sz (Dl> Sz).
  • FIG. 12 is a cross-sectional view of a conventional laminate in the case of using a ceramic green sheet in which lamination deviation and printing deviation have occurred in pads and electrodes.
  • the interval w2 between the outer edge of the body pattern 401b ′ of the via wiring pattern and the inner edge of the electrode 407b ′ must be larger than the sum of the stacking deviation Sz, the printing deviation Rz of the electrode 407b ′, and the printing blur Rn (w2> Sz + Rz + Rn). .
  • the condition that the edge of the pad 402b 'and the inner edge of the electrode 407b' are not electrically connected is as described with reference to FIG.
  • the pads and electrodes formed on the same ceramic green sheet are not short-circuited, and the via wirings and electrodes formed on different ceramic green sheets are not short-circuited.
  • the structural design may be performed so as to satisfy the above condition. w1> Pz + Pn + Rz + Rn w2> Sz + Rz + Rn w1 ⁇ w2 w1: distance between the edge of the pad and the edge of the electrode, w2: distance between the outer edge of the via wiring and the inner edge of the electrode, Sz: misalignment of the ceramic green sheet, Pz: misalignment of the pad, Pn: printing blur of the pad, Rz : Electrode printing misalignment, Rn: electrode printing bleeding
  • the present inventor has intensively studied the high density arrangement of via wiring in the multilayer ceramic substrate, and in view of such a basic condition of the structural design, the electrode has the same printing deviation as the pad, but the printing bleeding Focused on the fact that is large. If the electrode is formed thick, and preferably the electrode thickness is about the same as that of the pad, it is possible to use a conductor paste having the same viscosity, and the electrode print blur Rn is about the pad print blur Pn. Can be reduced.
  • the electrode and the pad can be printed and formed together. As a result, printing deviation between the electrode and the pad does not occur, and a constant interval w1 is always secured. Accordingly, the interval w1 may be determined in consideration of only the print blur Pn of the pad and the print blur Rn of the electrode. That means w1> Pz + Rz Should be satisfied.
  • the ceramic layer is likely to be peeled off (delamination). Therefore, by forming a portion in the vicinity surrounding the via wiring of the electrode thick, and forming the other portions relatively thin, and forming the pad thick, it is possible to suppress the occurrence of delamination while preventing the occurrence of delamination.
  • the distance w1 from the edge and the distance w2 from the outer edge of the via wiring to the inner edge of the electrode can be reduced by Rn (electrode printing bleeding) ⁇ Pn (pad printing bleeding), and the distances w1 and w2 can be reduced. Only found that via wiring can be arranged at high density.
  • a method for manufacturing a multilayer ceramic substrate having such a configuration will be described.
  • a ceramic green sheet 300a ′ having a thickness of, for example, 20 to 200 ⁇ m supported by a resin film 500 such as PET (polyethylene terephthalate) is prepared (first step).
  • the ceramic green sheets 300a 'and 300b' become ceramic layers 300a and 300b constituting the multilayer ceramic substrate after firing.
  • the ceramic green sheets 300a 'and 300b' are formed by a known sheet forming method such as a doctor blade method using, for example, a low temperature sinterable ceramic material (LTCC: Low Temperature Co-fired Ceramics).
  • LTCC Low Temperature Co-fired Ceramics
  • the material constituting the ceramic layer examples include celsian, cordierite, alumina-cordierite, and alumina-anosite ceramic materials.
  • the ceramic green sheets 300a ′ and 300b ′ are, for example, a sheet-like slurry in which an oxide powder of an element constituting the ceramic material is dispersed in an organic binder made of polyvinyl butyral resin or the like, or a plasticizer such as dibutyl phthalate. It is obtained by molding into Ceramic green sheets 300 a ′ and 300 b ′ may be manufactured using a slurry prepared by adding an organic binder and a plasticizer to a pulverized powder obtained by mixing and calcining and pulverizing oxide powder and glass powder.
  • Via holes 400a 'and 400b' are formed in the ceramic green sheets 300a 'and 300b'.
  • a punching die having a plurality of punching pins may be used for forming the via holes 400a 'and 400b'.
  • the via holes 400a 'and 400b' may be formed by laser processing.
  • the via holes 400a 'and 400b' formed by laser processing may have a cylindrical shape depending on the output intensity of the laser. It may have a truncated cone shape. In punching with a die, the via hole generally has a cylindrical shape. In FIG.
  • through holes corresponding to the via holes 400 a ′ and 400 b ′ are also formed in the resin film 500, but the through holes may not be formed in the resin film 500.
  • recesses corresponding to the via holes 400 a ′ and 400 b ′ may be formed in the resin film 500.
  • ceramic green sheets 300a ′ and 300b ′ and a screen mask are set on the printing machine, and via holes formed in the ceramic green sheets 300a ′ and 300b ′ using a squeegee as shown in FIGS. 2B and 2G.
  • 400a ′ and 400b ′ are filled with a conductive paste by printing to form body patterns 401a ′ and 401b ′ of via wirings 406a ′ and 406b ′.
  • the ceramic green sheets 300a ′ and 300b ′ are surrounded by pad patterns 402a ′ and 402b ′ that are continuous with the main body patterns 401a ′ and 401b ′ and the pad patterns 402a ′ and 402b ′ on the upper surfaces 300au ′ and 300bu ′.
  • 1 conductor pattern 404a ', 404b' is formed (2nd process).
  • the conductive paste for example, a known paste in which a conductor is dispersed in a resin or the like, such as a silver paste, a copper paste, or a silver-palladium paste, can be used. In FIG.
  • the conductor paste is also filled in the through hole of the resin film 500, but the conductor paste may not be filled in the through hole of the resin film 500.
  • Via wiring patterns 406a 'and 406b' are constituted by the body patterns 401a 'and 401b' and the pad patterns 402a 'and 402b'.
  • the pad patterns 402a ′ and 402b ′ and the first conductor patterns 404a ′ and 404b ′ can be obtained by performing screen printing only once.
  • the patterns 404a ′ and 404b ′ can be formed simultaneously.
  • the first conductor patterns 404a 'and 404b' are located around the pad patterns 402a 'and 402b' and are formed with a predetermined gap (clearance). Since it is formed by one-time printing, the pad patterns 402a 'and 402b' are not displaced with respect to the first conductor patterns 404a 'and 404b'.
  • the first conductor patterns 404a 'and 404b' and the pad patterns 402a 'and 402b' are formed with substantially the same thickness.
  • the thickness of the first conductor patterns 404a 'and 404b' and the pad patterns 402a 'and 402b' when printing is preferably 14 [mu] m or more.
  • the second conductor patterns 403a ′ and 403b ′ include first portions 403a1 ′ and 403b1 ′ located outside the first conductor patterns 404a ′ and 404b ′ on the upper surfaces 300au ′ and 300bu ′ and the first conductor patterns 404a ′ and 404b. Second portions 403a2 'and 403b2' overlapping "'.
  • the second portions 403a2 'and 403b2' are located on the first conductor patterns 404a 'and 404b'.
  • the inner edges 403ai 'and 403bi' of the second portions 403a2 'and 403b2' are located outside the inner edges 404ai 'and 404bi' of the first conductor patterns 404a 'and 404b'.
  • the second conductor patterns 403a 'and 403b' can also be formed using a known conductor paste such as a silver paste, a copper paste, or a silver-palladium paste.
  • the thickness of the second conductor patterns 403a 'and 403b' is smaller than the thickness of the first conductor patterns 404a 'and 404b'.
  • the thickness of the second conductor patterns 403a ′ and 403b ′ is 10 ⁇ m or less.
  • wirings such as capacitor electrode patterns and other conductor patterns for passive components may be formed.
  • the resin film 500 is peeled from the ceramic green sheets 300a and 300b on which the one conductor patterns 404a ′ and 404b ′ are formed.
  • the resin film may be peeled after the ceramic green sheets are laminated and pressure-bonded.
  • a plurality of ceramic green sheets 300a 'and 300b' are stacked, and via wiring patterns between different ceramic green sheets are connected (fourth step).
  • the ceramic green sheet 300b ' is fixed to the press machine with an adhesive sheet, and the ceramic green sheets 300a' and 300b 'are arranged so that the via wiring patterns 406a' and 406b 'overlap each other, and pressure is applied in the vertical direction.
  • the binder is softened, for example, at 30 to 90 ° C., and held for 10 to 100 seconds with a pressure of 1 to 10 MPa being applied.
  • the ceramic green sheets 300a 'and 300b' are pressure-bonded to obtain a green sheet laminate.
  • the adhesion between the layers is increased in the lamination of the ceramic green sheets 300a ′ and 300b ′, and even if a laminate is produced with a low pressing force, the layers are peeled off. (Delamination) can be prevented from occurring.
  • the smaller the crimping force at the time of lamination the less the lamination deviation and the deformation of the ceramic green sheets 300a ′ and 300b ′, the ceramic green sheets 300a ′ and 300b ′ are torn, and the via wiring patterns 406a ′ and 406b ′ are disconnected. Can be prevented.
  • the above laminate is fired (sintering step). Although depending on the type of the conductor paste, this firing is performed, for example, in the air or N 2 atmosphere at a temperature of 800 ° C. to 1000 ° C. for about 30 minutes to 10 hours. Thereby, a ceramic sintered body is formed from the green sheet laminate.
  • the main body pattern and the pad pattern formed using the conductive paste become via wirings made of a conductor.
  • the first conductor and the second conductor are formed from the first conductor pattern and the second conductor pattern formed using the conductor paste. Therefore, the multilayer ceramic substrate 101 shown in FIG. 1 is obtained.
  • the stacking deviation Sz, the printing deviation Pz of the pad, the printing blur Pn, the printing deviation Qz of the first conductor, the printing bleeding Qn, the printing deviation Rz ′ of the second conductor, and the printing bleeding Rn ′ Indicates the maximum value. Since it is produced by the same ceramic green sheet laminating method as before, the maximum values of the laminating deviation Sz, the pad printing deviation Pz, and the printing blur Pn in the present invention are the same as the conventional one, and the second conductor printing deviation Rz ′.
  • the printing blur Rn ′ is the same as the conventional electrode printing deviation Rz and printing blur Rn.
  • the printing deviation Qz of the first conductor is the same as the printing deviation of the pad or the second conductor, and the printing blur Qn is smaller than the printing blur Rn ′ of the second conductor.
  • Table 2 shows the print bleeding Qn when the thickness of the first conductor is the same as that of the pad.
  • the printing bleeding can be also approximately the same. Therefore, the distance w1 between the edge of the pad and the edge of the electrode and the outer edge of the via wiring to the inner edge of the electrode.
  • the interval w2 can be reduced as compared with the conventional case by the difference between the print blur Rn of the electrode and the print blur Qn of the first conductor.
  • the interval w1 between the edges of the pads 402a and 402b and the edges of the electrodes 407a and 407b (first conductors 404a and 404b) is 60 ⁇ m (Pz + Pn + Qz + Qn), compared to 70 ⁇ m (Pz + Pn + Rz + Rn) in the related art.
  • the interval w2 is 90 ⁇ m (Sz + Rz + Rn), whereas it is 80 ⁇ m (Sz + Qz + Qn). That is, w1 and w2 can be reduced by 10 ⁇ m, respectively.
  • the first conductors 404a and 404b that are electrically connected to the second conductors 403a and 403b can be formed close to the via wirings 406a and 406b, the interval between the adjacent via wirings 406a and 406b can also be narrowed and relative to each other. Highly dense arrangement is possible.
  • the electrodes such as the ground electrode, the shield electrode, and the capacitor internal electrode formed around the via wiring are connected to the annular or partially annular first conductor surrounding the via wiring.
  • the second conductor overlaps with the first conductor, but is not located on the inner side of the first conductor and is formed by the second conductor that spreads outside the first conductor.
  • the thickness of the first conductor is made larger than the thickness of the second conductor. If the conductor thickness increases, the viscosity of the conductor paste that forms the conductor can be increased. Therefore, when the electrode pattern is formed on the green sheet by printing, the electrode pattern is printed at the opening on the via wiring side. Bleeding can be reduced. Therefore, the gap between the via wiring and the electrode can be reduced, and the via wiring can be arranged at a higher density.
  • FIG. 3 shows another embodiment of the multilayer ceramic substrate of the present disclosure.
  • FIGS. 3A and 3B are a plan view and a cross-sectional view of the multilayer ceramic substrate 102.
  • the second portions 403a2 and 403b2 of the second conductors 403a and 403b are located below the first conductors 404a and 404b.
  • the shapes of the first conductor and the second conductor formed on the two ceramic layers are the same, but as described in the above embodiment, the two ceramic layers are formed on the two ceramic layers.
  • first conductor and the second conductor to be formed may be different.
  • the first conductor and the second conductor may be formed on at least one ceramic layer.
  • symbol as FIG. 1 is attached
  • the multilayer ceramic substrate 102 can be manufactured, for example, by the following method. First, via holes are respectively formed in a plurality of ceramic green sheets (first step). Thereafter, a conductor paste is printed on the upper surface of each ceramic green sheet to form a second conductor pattern surrounding the via hole on the upper surface of each ceramic green sheet (second step).
  • FIG. 4 shows still another embodiment of the multilayer ceramic substrate of the present disclosure.
  • 4A and 4B are a plan view and a cross-sectional view of the multilayer ceramic substrate 103.
  • the multilayer ceramic substrate 103 includes third conductors 405a and 405b connected to the pads 402a and 402b on the upper surfaces 300au and 300bu of the ceramic layers 300a and 300b.
  • the third conductors 405a and 405b have a strip shape, and are a signal path and a power line, an electrode for forming an inductance, and the like.
  • the electrodes 407a and 407b functioning as ground electrodes or shield electrodes except for the region where the third conductors 405a and 405b are formed and with the third conductors 405a and 405b. It arrange
  • symbol as FIG. 1 is attached
  • FIG. 5 is a plan view showing still another aspect of the multilayer ceramic substrate of the present disclosure.
  • the first conductor 404a has a substantially triangular shape surrounding the three via wirings 406a.
  • the second conductor 403a also has an opening that matches the shape of the first conductor 404a, and neither the first conductor 404a nor the second conductor 403a is positioned between the three via wirings 406a. According to such a configuration, the via wirings 406a can be arranged closer to each other, and the effect of increasing the density of the via wiring can be obtained.
  • the number of via wirings 406a is not limited to three, and two or more via wirings 406a are surrounded by the first conductors 404a. As long as the first conductor 404a and the second conductor 403a are not formed between the via wirings 401a, the same effect can be obtained.
  • FIGS. 6A and 6B are process cross-sectional views illustrating another method for manufacturing the multilayer ceramic substrate of the present disclosure.
  • FIGS. 6A and 6B after the via holes 400a ′ and 400b ′ are formed in the ceramic green sheets 300a ′ and 300b ′ supported by the resin film 500 (first step), as described above.
  • Via holes 400a ′ and 400b ′ are filled with a conductive paste to form body patterns 401a ′ and 401b ′.
  • the pad patterns 402a ′ and 402b ′ continuous with the main body patterns 401a ′ and 401b ′ and the pad patterns 402a ′ and 402b ′ are surrounded.
  • 1 conductor pattern 404a ', 404b' is formed (2nd process).
  • the height h of the pad patterns 402a ′ and 402b ′ and the first conductor patterns 404a ′ and 404b ′ from the upper surfaces 300au ′ and 300bu ′ is reduced (fifth step).
  • pressure is applied to the pad patterns 402a ′ and 402b ′ and the first conductor patterns 404a ′ and 404b ′ using, for example, a plate, and a part of the pad patterns 402a ′ and 402b ′ and the first conductor patterns 404a ′ and 404b ′.
  • the height is set to h ′ (h ′ ⁇ h).
  • the ratio h ′: d ′ of the length d ′ is 1/3 or more and 1 or less (range of 1: 1 to 1: 3).
  • the pressure to be applied can be, for example, a pressure smaller than the pressure used when the ceramic green sheets are laminated and temporarily pressed.
  • a slurry of the same material as the ceramic green sheet 300a ′ is printed in a region other than the pad patterns 402a ′ and 402b ′ and the first conductor patterns 404a ′ and 404b ′ on the upper surfaces 300au ′ and 300bu ′, and the pad patterns 402a ′ and Part of 402b ′ and the first conductor patterns 404a ′ and 404b ′ may be embedded in the printed slurry.
  • second conductive patterns 403a ′ and 403b ′ are formed by printing a conductive paste on the upper surfaces 300au ′ and 300bu ′ of the ceramic green sheets 300a ′ and 300b ′ (the first conductive patterns 403a ′ and 403b ′). 3 steps). At this time, since the heights of the first conductor patterns 404a 'and 404b' are reduced, the steps between the first conductor patterns 404a 'and 404b' and the upper surfaces 300au 'and 300bu' are reduced. Accordingly, it is possible to reduce bleeding when the second conductor patterns 403a 'and 403b' are printed.
  • a multilayer ceramic substrate can be manufactured by the same process as the above-described embodiment. According to this embodiment, it is possible to reduce bleeding Rn when printing the second conductor patterns 403a 'and 403b'. Therefore, the intervals w1 and w2 in consideration of Rn can be further reduced, and a multilayer ceramic substrate in which via wirings are arranged at a higher density can be realized.
  • the multilayer ceramic substrate of the present disclosure can be applied to multilayer ceramic substrates for various applications, and in particular, a multilayer ceramic substrate including a via wiring, a ground electrode, a shield electrode, and an internal electrode of a capacitor, for example, a high frequency module It is suitably used for a multilayer ceramic substrate used for, for example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)

Abstract

多層セラミック基板は、互いに積層された複数のセラミック層300a、300bと、複数のセラミック層にそれぞれ設けられ、複数のセラミック層の積層方向につながったビアホール400a、400bと、各ビアホールに充填された導電体を含むビア配線406a、406bと、複数のセラミック層のうち少なくとも1つのセラミック層の上面上に位置し、ビア配線を囲む環状または部分環状の第1導体404a、404bと、少なくとも1つのセラミック層の上面上における第1導体の外側に位置する第1部分と、第1導体と重なっており、内縁が第1導体の内縁よりも外側に位置する第2部分とを有する第2導体403a、403bとを備え、第1導体404a、404bの厚さは第2導体403a、403bの厚さよりも大きい。

Description

多層セラミック基板およびその製造方法
 本開示は、多層セラミック基板およびその製造方法に関する。
 多層セラミック基板は、半導体素子などを収納するパッケージ、インターポーザ、通信装置用のフロントエンド回路を組み込んだアンテナスイッチモジュール、アンプモジュール、フィルタモジュール、アンテナ等に用いられている。
 多層セラミック基板においては、複数のセラミック層が積層され、各層の間には、スクリーン印刷によって形成された電極パターンでなる配線層や、インダクタンスやキャパシタンスを構成するリアクタンス機能層が設けられている。異なるセラミック層間に設けられた電極パターンは、適宜、セラミック層を貫通するビア配線を介して相互に接続されている。ビア配線による接続は、多層セラミック基板の厚さ方向にビア配線を連ねることで、3層以上に亘って行なう場合もある。また、ビア配線をサーマルビアとして、多層セラミック基板に実装される増幅器等の半導体から生じた熱を回路基板側へ伝熱するように用いる場合もある。
 このような多層セラミック基板においては、各種電子部品の小型化にともなって、限られた面積内に複数のビア配線を高密度で形成することが求められている。また、近年、回路設計における配線パターン等の高密度化によって配線幅の狭小化が進むと同時に、コプレーナ線路やグランドコプレーナ線路のように、ビア配線およびビア配線に接続した線路と隣接するグランド電極との距離をより狭小化することが求められている。
 多層セラミック基板は、電極や配線のパターンおよびビア配線が形成されたセラミックグリーンシートを積層することによって作製される。ビア配線は、セラミックグリーンシートにビアホールを形成し、導体ペーストを充填することによって形成される。このとき、ビアホールへの導体ペーストの確実な充填およびビア配線間の確実な接続を担保するために、導体ペーストは、ビアホールよりもすこし大きい領域に配置され、かつ、ビアホールの開口よりも高く充填される。このビアホールからはみ出た部分はパッドと呼ばれる。
 特許文献1はビア配線を高密度で形成するために、パッドを有しないビア配線を用いることを開示している。特許文献2は、2層以上にセラミックグリーンシートを積層した後、得られた積層体を貫通するビアホールを形成し、導体ペーストをビアホールに充填することで、層間にパッドを形成することなく積み重なったビア配線を形成することを開示している。
特開平4-15991号公報 特開平11-74645号公報
 本願発明者の検討によれば、上述した従来の技術では新たな課題が生じ得ることが分かった。本願の、限定的ではない例示的なある実施形態は、高密度でビア配線を配置し得る多層セラミック基板およびその製造方法を提供する。
 本開示の多層セラミック基板は、互いに積層された複数のセラミック層と、前記複数のセラミック層にそれぞれ設けられ、前記複数のセラミック層の積層方向につながったビアホールと、各ビアホールに充填された導電体を含むビア配線と、前記複数のセラミック層のうち少なくとも1つのセラミック層の上面上に位置し、前記ビア配線を囲む環状または部分環状の第1導体と、前記少なくとも1つのセラミック層の上面上における前記第1導体の外側に位置する第1部分と、前記第1導体と重なっており、内縁が前記第1導体の内縁よりも外側に位置する第2部分とを有する第2導体とを備え、前記第1導体の厚さは前記第2導体の厚さよりも大きい。
 本開示の他の多層セラミック基板は、セラミック焼結体と、前記セラミック焼結体の内部に位置するビア配線と、前記ビア配線の中心軸に対して略垂直な平面上に位置し、前記平面上において前記ビア配線を囲む環状または部分環状の第1導体と、前記平面上における前記第1導体の外側に位置する第1部分と、前記第1導体と重なっており、内縁が前記第1導体の内縁よりも外側に位置する第2部分とを有する第2導体とを備え、前記第1導体の厚さは前記第2導体の厚さよりも大きい。
 前記第2導体は前記第1導体の内縁よりも大きい開口を有し、前記開口の縁は、前記第1導体の外縁よりも内側に位置していてもよい。
 前記ビア配線は円柱状または切頭円錐形状を有していてもよい。
 前記第1導体は円環形状を有していてもよい。
 前記第2導体の第2部分は前記第1導体上に位置していてもよい。
 前記第2導体の第2部分は前記第1導体の下に位置していてもよい。
 前記第1導体の下面は、前記第2導体の第1部分の下面よりも下方に位置していてもよい。
 前記第2導体は、接地電極またはキャパシタの内部電極であってもよい。
 前記複数のセラミック層のそれぞれは、他のビアホールと、前記他のビアホール内に充填された導電体からなる他のビア配線とを有し、前記少なくとも1つのセラミック層において、前記他のビア配線は、前記第1導体に囲まれており、前記複数のセラミック層の前記他のビア配線は、互いに接続されていてもよい。
 本開示の第1の多層セラミック基板の製造方法は、複数のセラミックグリーンシートにビアホールをそれぞれ形成する第1工程と、各セラミックグリーンシートの上面に導体ペーストを印刷することによって、前記ビアホールが前記導体ペーストで充填されたビア配線パターンを形成し、かつ、前記複数のセラミックグリーンシートのうち、少なくとも1つのセラミックグリーンシートの上面上に位置し、前記ビア配線パターンを囲む環状または部分環状の第1導体パターンとを形成する第2工程と、前記少なくとも1つのセラミックグリーンシートの上面に導体ペーストを印刷することによって、前記少なくとも1つのセラミックグリーンシートの上面上における前記第1導体の外側に位置する第1部分と、前記第1導体上において重なっており、内縁が前記第1導体の内縁よりも外側に位置する第2部分とを有し、前記第1導体パターンよりも小さい厚さを有する第2導体パターンを形成する第3工程と、複数のセラミックグリーンシートを積層し、前記ビア配線パターンを接続する第4工程とを包含する。
 本開示の第2の多層セラミック基板の製造方法は、複数のセラミックグリーンシートにビアホールをそれぞれ形成する第1工程と、前記複数のセラミックグリーンシートのうち少なくとも1つのセラミックグリーンシートの上面に導体ペーストを印刷することによって、前記少なくとも1つのセラミックグリーンシートの上面上において、前記ビアホールを囲む第2導体パターンを形成する第2工程と、各セラミックグリーンシートの上面に導体ペーストを印刷することによって、前記ビアホールが前記導体ペーストで充填されたビア配線パターンを形成し、かつ、前記少なくとも1つのセラミックグリーンシートの上面上において、前記第2導体パターンの内縁を挟んで位置する前記第2導体パターンの一部分上および前記第2導体パターンの内縁より内側に位置する前記上面の一部分上に、前記第2導体パターンよりも大きい厚さを有し、前記ビア配線を囲む環状または部分環状の第1導体パターンとを形成する第3工程と、複数のセラミックグリーンシートを積層し、前記ビア配線パターンを接続する第4工程と
を包含する。
 前記第1または前記第2の多層セラミック基板の製造方法の前記第1工程において、前記ビアホールをレーザーまたは打ち抜き金型により形成し、前記ビアホールは円柱状または切頭円錐形状を有していてもよい。
 前記第1の多層セラミック基板の製造方法の前記第2工程と前記第3工程との間に、前記第1導体パターンの高さを低減させる第5工程をさらに包含していてもよい。
 前記第5工程は、前記第1導体パターンの一部を前記上面から前記セラミックグリーンシートの内部に埋没させてもよい。
 前記第1の多層セラミック基板の製造方法の前記第2工程において、ビア配線パターンと、第1導体パターンとは同じマスクを用いて印刷されてもよい。
 前記第2の多層セラミック基板の製造方法の前記第3工程において、ビア配線パターンと、第1導体パターンとは同じマスクを用いて印刷されてもよい。
 本開示の一実施形態によれば、高密度でビア配線を配置し得る多層セラミック基板およびその製造方法が提供される。
(a)および(b)は多層セラミック基板の一実施形態を示す平面図および断面図である。 (a)から(e)は多層セラミック基板の製造方法の実施形態を説明する工程断面図であり、(f)から(h)は、(a)から(c)に示す工程に対応する平面図である。 (a)および(b)は多層セラミック基板の他の実施形態を示す平面図および断面図である。 (a)および(b)は多層セラミック基板の他の実施形態を示す平面図および断面図である。 多層セラミック基板の他の実施形態を示す平面図である。 (a)から(d)は多層セラミック基板の製造方法の他の実施形態を示す工程断面図である。 (a)から(e)は、セラミックグリーンシート積層法による従来の多層セラミック基板の製造方法を説明する工程断面図である。 従来の多層セラミック基板に用いるセラミックグリーンシートの平面図である。 セラミックグリーンシート積層法による従来の多層セラミック基板の製造方法によるセラミックグリーンシートの他の例を示す断面図である。 多層セラミック基板に用いるセラミックグリーンシートであって、パッドや電極の印刷ずれを説明するための平面図である。 セラミックグリーンシート積層法で用いる導体ペーストの印刷による印刷滲みを説明するための平面図である。 従来の多層セラミック基板のセラミックグリーンシートの積層状態を説明するための断面図である。
 本願発明者は、従来の多層セラミック基板において、短絡が発生する原因を詳細に検討した。図を用いて、従来の多層セラミック基板の製造方法を簡単に説明する。図7(a)~(e)はセラミックグリーンシート積層法による多層セラミック基板の製造方法を説明するための図である。ビア配線を含むセラミックグリーンシートの断面を拡大して示し、セラミック層となる未焼結のセラミックグリーンシートが積層されるまでの工程を表している。
 まず図7(a)に示すように、樹脂フィルム500に支持されたセラミックグリーンシート300a’にビアホール400a’を形成する。セラミックグリーンシート300a’はドクターブレード法等の周知の方法で作製され、ビアホール400a’は打ち抜き金型で打ち抜いたり、レーザー加工によって形成される。
 その後、印刷機を用いてビアホール400a’に導体ペーストを充填し、本体パターン401a’およびパッドパターン402a’を有するビア配線パターン406a’を形成する。印刷用のマスク(図示せず)はビアホール400aと対応する位置でビアホール400a’の径よりも大きい開口を有しているため、ビアホール400a’に導体ペーストを充填した後には、図7(b)に示すように、セラミックグリーンシート300a’の表面に本体パターン401a’と接続されており開口に対応した大きさを有するパッドパターン402a’が形成される。
 次いで印刷機を用いて本体パターン401a’、パッドパターン402a’を囲うように導体ペーストを印刷し、図7(c)に示すように電極パターン407a’を形成する。ここで電極パターン407a’は、例えば、本体パターン401a’と電気的接続が無く、広がりを持って一面に形成された広面積のグランド用、あるいはキャパシタ用の電極パターンである。図8にセラミックグリーンシートの平面図を一例として示す。電極パターン407a’はパッドパターン402a’の形状に倣って、円形にくり抜かれた開口410’(図8参照)を有し、それによってビア配線パターン406a’の本体パターン401a’およびパッドパターン402a’と、電極パターン407a’の内縁407au’との間に所定の間隙(クリアランス)を確保している。導体ペーストが乾燥してから図7(d)に示すように樹脂フィルム500をセラミックグリーンシート300a’から剥離する。
 セラミックグリーンシート300a’と同様に、ビアホール400b、ビア配線パターン406’を構成する本体パターン401b’及びパッドパターン402b’、表面300bu’上の電極パターン407b’を形成したセラミックグリーンシート300b’を作製し、セラミックグリーンシート300a’、300b’をビア配線パターン406a’、406b’が連なるように積み重ねて積層する。セラミックグリーンシート300a’、300b’に含まれるバインダが軟化する程度に加温し、積層方向に圧力をかけてセラミックグリーンシートを密着して図7(e)に示すような成形体(積層体)とする。しかる後、積層体を焼成して複数のセラミック層が積み重なった多層セラミック基板とする。なお説明では2層のセラミックグリーンシートで多層セラミック基板を構成する場合を示したが、当然に3層以上で構成する場合もある。
 図7(a)~(e)に示したように、ビアホール400a’、400b’の中心とパッドパターン402a’、402b’の中心は理想的には一致する。しかし、セラミックグリーシートのたわみや、メタルマスク、スクリーンマスク等の位置調整ずれによって、ビア配線406a’、406b’の本体パターン401a’、401b’に対してパッドパターン402a’、402b’はセラミックグリーシートの面方向に位置ずれをもって形成され、また、電極パターン407a’、407b’の印刷形成においても同様に位置ずれをもって形成される場合が多い。更に、印刷パターンの滲みによって、パッドパターン402a’、402b’や電極パターン407a’、407b’の縁部が所望の寸法よりも広がって形成されてしまう場合がある。グランド用、あるいはキャパシタ用として形成される電極パターン407a’、407b’は広い面積に形成されるため、層剥離(デラミネーション)が生じるのを防ぐようにパッドパターン402a’、402b’よりも薄く形成される。電極パターン407a’、407b’用の導体ペーストは薄い厚さで印刷可能なように低粘度に調整されていて、印刷時に滲み易く、滲む量もパッドパターン402a’、402b’よりも大きくなる傾向がある。従って、ビア配線パターン406a’、406b’を構成する本体パターン401a’、401b’およびパッドパターン402a’、402b’と、電極パターン407a’、407b’とが電気的に接続しないように、予め印刷ずれや滲みを考慮してクリアランスを設定する必要がある。
 また、セラミックグリーンシート300a’、300b’を積層する際には、重ね合わせ精度に応じたセラミックグリーンシート300a’、300b’間のずれ(積層ずれ)が生じる場合がある。セラミックグリーンシート300a’のビア配線パターン406a’とセラミックグリーンシート300b’の電極パターン407b’とが、重ね合わせで接続しないように、クリアランスの大きさは積層ずれ量も考慮して決定しなければならない。従って、ビア配線を高密度で形成するには、クリアランスを小さくする必要があり、クリアランスに影響する上述した位置ずれ、印刷滲み、積層ずれ等を小さくすることが重要である。
 特許文献1ではビア配線を高密度で形成する手段として、パッドを形成しない構成を開示している。図9に示すように、セラミックグリーンシート600’の表面に配置された樹脂フィルム500を介してビアホールを形成し、樹脂フィルム500側から導体ペーストをビアホールに充填して本体パターン601’およびパッドパターン602’を含むビア配線パターン606’を形成する。充填後、前記樹脂フィルム500をセラミックグリーンシート600’から剥離してパッドパターン602’が樹脂フィルム500とともに除かれる。パッドパターン602’はビア配線間の接続のための補助的な役割を担うが、パッドを除くことで、その分、ビア配線パターン606’の本体パターン601’を近接させて密に配置することが可能となる。
 また特許文献2には、2層以上にセラミックグリーンシートを積層した後、得られた積層体を貫通するビアホールを形成し、導体ペーストを前記ビアホールに充填することで、層間にパッドを形成すること無く積み重なったビア配線を形成することが開示されている。この方法によれば、積層したセラミックグリーンシート間のビアホールの位置ずれを低減することができる。
 しかしながら特許文献1のように、パッドに相当する部分を樹脂フィルムとともに取り除く場合、その分、廃棄し無駄になる導体ペーストが多くなる問題がある。樹脂フィルムに付着した乾燥後の導体ペーストを回収し、再利用することは可能だがコストの増加は免れない。また樹脂フィルムをセラミックグリーンシートから除去する際に、ビア配線の導体が樹脂フィルム側の押しピン状の導体側にとられ易く、ビア配線の表面側が窪んで形成されて、ビア配線間の接続が困難となる場合がある。また、ビア配線の周囲に前述の電極のような電極パターンを設けることについては記載が無く、当然に、セラミックグリーンシートの積層ずれによって、ビア配線と電極パターンとが短絡するという問題については認識されていない。
 また特許文献2のように、セラミックグリーンシートを重ねて積層体とした後、ビアホールを形成する場合は、積み重ね数が多くなるほど、ビアホールの形成や導体ペーストの充填が困難となる。また、積層体の内層に形成された電極パターンの位置関係が確認できないため、セラミックグリーンシートの積層ずれによって、電極パターンが形成された領域にビアホールが形成されて、ビア配線と電極パターンとの短絡が生じる場合もある。
 このような点に鑑み、本願発明者は、高密度でビア配線を配置し得る新規な多層セラミック基板およびその製造方法を想到した。以下、図面を参照しながら、本開示の多層セラミック基板およびその製造方法の実施形態を説明する。以下の説明では、特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」およびそれらの用語を含む別の用語)を用いる場合がある。それらの用語は、参照した図面における相対的な方向や位置を、分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向や位置の関係が同一であれば、本開示以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。また、図面が示す構成要素の大きさや位置関係等は、分かり易さのため、誇張されている場合があり、実際の多層セラミック基板における大きさ、あるいは、実際の多層セラミック基板における構成要素間の大小関係を反映していない場合がある。特に電極、電極パターン等は、分かりやすさのため、実際の厚さよりも厚く図示されている場合がある。
 図1(a)および(b)は本実施形態の多層セラミック基板の平面図および断面図である。図2は本実施形態の多層セラミック基板の製造方法を説明するための工程断面図である。本実施形態の多層セラミック基板は、例えば、従来の多層セラミック基板と同様のセラミックグリーンシート積層法の製造プロセスによって製造することができる。
 多層セラミック基板101は、互いに積層されたセラミック層300a、300bと、セラミック層300a、300bにそれぞれ設けられたビアホール400a、400bと、ビア配線406a、406bと、第1導体404a、404bと、第2導体403a、403bとを備える。以下の実施形態では、多層セラミック基板100は、2つのグリーンシートを積層し、焼結することによって形成されるセラミック層300a、300bを備える例を示すが、多層セラミック基板101は3以上のグリーンシートから形成されていてもよい。
 また、本実施形態の多層セラミック基板101の1つの特徴であるビア配線406a、406b近傍の構造を中心に説明するが、本実施形態の多層セラミック基板101は、他の電極、配線、ビア配線等によってキャパシタ、抵抗、インダクタ等の種々の受動部品、これら受動部品間を接続する配線、能動部品を接続するパッド、放熱用導電体等、種々の他の構成を備えていてもよい。
 セラミック層300a、300bは、セラミック焼結体300を構成している。前述したように、セラミック焼結体300は、本実施形態では、2つのセラミックグリーンシートに対応するセラミック層300a、300bを含んでいるが、一般的には、2以上数十以下のセラミック層を含む。セラミック焼結体300は、ビアホール400a、400bおよびビア配線406a、406bが設けられていないセラミック層を含んでいてもよい。セラミック焼結体300に含まれる複数のセラミック層は、明確な境界を有していない場合もある。この場合、セラミックグリーンシートの上面に形成される電極の底面の位置によって、電極を挟む2つのセラミック層の境界を定義してもよい。
 セラミック層300a、300bには、それぞれビアホール400a、400bが設けられ、複数のセラミック層300a、300bの積層方向につながっている。積層方向はセラミック層300a、300bの上面に垂直である。ビアホール400a、400bは、セラミック層300a、300bの上面300au、300buおよび下面300ad、300bdにおける開口の大きさが等しくてもよいし、異なっていてもよい。つまり、ビアホール400a、400bは柱形状を有していてもよし、切接頭錐(錐台)形状を有していてもよい。開口は円であってもよいし多角形等であってもよい。セラミック層300a、300bには、複数のビアホールが設けられていてもよい。この場合、少なくとも1つのビアホールが本実施形態の構造を備えていればよく、他のビアホールは本実施形態の構造を備えていてなくてもよい。
 ビア配線406a、406bは、セラミック焼結体300の内部に位置しており、少なくともビアホール400a、400bに充填された導電体からなる本体401a、401bを含む。本実施形態では、ビア配線406a、406bは、さらにパッド402a、402bを含んでいる。パッド402a、402bも導電体からなる。つまり、ビア配線406a、406bは導電体である。パッド402a、402bはセラミック層300a、300bの上面300au、300buにそれぞれ位置しており、本体401a、401bとそれぞれ接続されている。セラミック層300a、300bの上面視において、パッド402a、402bの直径は、ビアホール400a、400bの直径よりも大きくてもよいし、同じであってもよい。つまり、パッド402a、402bの鍔はなくてもよい。また、ビア配線406a、406bはパッド402a、402bを有していなくてもよい。
 ビア配線406a、406bの本体401a、401bの形状は、ビアホール400a、400bの形状を反映する。つまり、ビア配線406a、406bの本体401a、401bは、柱形状を有していてもよし、切接頭錐(錐台)形状を有していてもよい。具体的には、円柱または切頭円錐(円錐台)形状を有していてもよい。
 パッド402a、402bは、多層セラミック基板101の作製時に、セラミックグリーンシートに形成されたビアホールへ導体ペーストをより確実に充填するために設けられる。また、セラミックグリーンシートを積層する際に、位置ずれを許容しつつ、より確実にビアホールに充填された導体ペースト間の接続を行う。
 第1導体404a、404bは、セラミック層300a、300bの上面300au、300bu上に位置し、ビア配線406a、406bを囲む環状(ring)または部分環状(partial ring)形状を有する。環状とは、途切れた部分がなく、上面300au、300bu上においてビア配線406a、406bを囲んでおり、部分環状とは、上面300au、300bu上においてビア配線406a、406bを囲んでいるが、途切れた部分があることをいう。環状および部分環状は円であってもよいし、多角形あるいは多角形以外の形状であってもよい。セラミック層300a、300b間の境界が明瞭でない場合には、第1導体404a、404bは、ビア配線406a、406bの中心軸に対して略垂直なある平面上に位置していると定義することができる。略垂直とは、例えば、90°±10°の角度範囲内をいう。
 第2導体403a、403bは、セラミック層300a、300bの上面300au、300bu、あるいは、前述した定義による平面における第1導体404a、404bの外側に位置する第1部分403a1、403b1と、第1導体404a、404bと重なっており、内縁403ai、403biが第1導体404a、404bの内縁404ai、404biよりも外側に位置する第2部分403a2、403b2とを有する。内縁403ai、403biは、第2導体403a、403bの開口410a、410bを規定している。言い換えると第2導体403a、403bは、第1導体404a、404bの内縁404ai、404biよりも大きい開口410a、410bを有し、開口410a、410bの内縁403ai、403biは、第1導体404a、404bの外縁よりも内側に位置している。
 第2導体403a、403bは、配線に比べて広い面積を有する導体層である。第2導体403a、403bの厚さは、第1導体404a、404bの厚さよりも小さい。言い換えると、第1導体404a、404bの厚さは第2導体403a、403bの厚さよりも大きい。
 第2導体403a、403bは、従来の多層セラミック基板における接地電極、シールド電極、キャパシタの内部電極等に相当する電極407a、407bを構成する。第2導体403a、403bはベタ電極とも呼ばれる。電極407a、407bは本実施形態では、セラミック層300a、300bの上面300au、300buにそれぞれ形成されているが、複数のセラミック層のうち、少なくとも1つのセラミック層の上面に形成されていればよい。また、特に、第2導体403a、403bの第2部分403a2、403b2の形状は同じであってもよいし、異なっていてもよい。
 セラミック層300a、300b、ビア配線406a、406b、第1導体404a、404bおよび第2導体403a、403bは、LTCC基板あるいはHTCC基板など多層セラミック基板に用いられる一般的な材料を用いて構成されている。第2導体403a、403bの材料は、第1導体404a、404bの材料と同じであってもよいし、異なっていてもよい。
 前述の通り、従来の多層セラミック基板において、ビア配線の高密度配置を阻害する要因としては、積層ずれ、印刷ずれ、印刷滲みが上げられる。以下この点について更に説明する。表1に、セラミックグリーンシート積層法によって生じるセラミックグリーンシート積層ずれや、パッド、電極の印刷ずれ、印刷滲みの最大量を示す記号をまとめる。以下に示すずれ量は、セラミック層の積層方向からみた、つまり、上面視における値を示す。
Figure JPOXMLDOC01-appb-T000001
 セラミックグリーンシートの積層ずれは、隣接するセラミックグリーンシートにおいて、それぞれに設けられた互いに接続すべきビアホールの中心間のずれ量であって、工程中に生じ得るその最大量をSzとして定義する。ビアホールの中心がビア配線の中心となる。
 パッドの印刷ずれは、重ねて形成されるべきビアホールの中心とパッドの中心とのずれ量であって、工程中に生じ得るその最大量をPzとして定義する。また電極の印刷ずれは、ビアホールの中心と、前記ビアホールと重複しないように電極に形成された開口の中心とのずれ量であって、工程中に生じ得るその最大量をRzとして定義する。
 図10は、多層セラミック基に用いるセラミックグリーンシートであって、パッドや電極の印刷ずれを説明するための平面図である。ビアホールの中心を基準として、図中x方向にパッド402aの中心が-Pzだけずれていて、電極407aの開口の中心が+Rzだけずれている例を示している。パッド402aの印刷ずれにより、その下部に位置するビア配線の本体401aの一部が表面に現われた状態を示している。ビアホール、パッド、および電極は、それぞれの形成の容易さ等から上面視において円形状を有する。このため、以降の説明では、それぞれの上面視における形状を円形として説明する。
 図11を参照して印刷滲みの定義を説明する。スクリーン印刷に用いるマスクは、被印刷対象物となるセラミックグリーンシートに形成するパッドや電極のパターンに対応して、適宜メッシュの隙間に乳剤を充填して隙間を閉塞している。また、ステンレスの薄板に前記パターンに対応した開口を設けたメタルマスクを用いる場合もある。例えば、パッド402aの印刷形成において、その外縁は理想的にはスクリーンマスクに形成されたメッシュの隙間が乳剤で充填されていない部分(マスク開部)、あるいはメタルマスクの開口の縁と一致する。そこで印刷滲みを、スクリーンマスクのマスク開部で定まるパッド402aの外縁から突出する部分とし、工程中に生じ得るその最大量をPnとして定義する。また電極の内縁は、電極に形成された開口に対応するスクリーンマスクに形成されたメッシュの隙間が乳剤で充填された部分(マスク閉部)の縁と一致する。そこで印刷滲みをスクリーンマスクのマスク閉部で定まる電極の開口の内縁から突出する部分とし、工程中に生じ得るその最大量をRnとして定義する。
 セラミックグリーンシート積層法において、工程中において生じる積層ずれ、印刷ずれ、印刷滲みについては、一般的に、積層ずれSzは印刷ずれPz、Rzよりも大きくなりやすいこと(Sz>Pz、Sz>Rz)、パッドの印刷ずれPzと、電極の印刷ずれRzは略等しい(Pz≒Rz)ことが知られている。また、パッドよりも相対的に薄く形成される電極の印刷滲みRnはパッドの印刷滲みPnよりも大きくなりやすい(Rn>Pn)。上述したように、薄い電極を形成するための導体ペーストは、厚い電極を形成するための導体ペーストに比べて、小さな粘度を有するからである。
 図8に示すように、従来のセラミックグリーンシート積層体において、パッド402a’の縁と電極407a’の内縁407au’とが電気的に接続しないようにするには、その間隔w1は、それぞれの印刷ずれ、印刷滲みの総和よりも大きく設定しなければならない(w1>Pz+Pn+Rz+Rn)。従って、パッド402a’の外形寸法を極力小さく構成するのが好ましい。より好ましくはパッドの外縁とビアホールの外縁が一致する状態である。複数のビア配線406a’を高密度で配置するように、パッド402a’の外形寸法を小さくする程に、パッド402a’の印刷ずれによってビア配線パターン406aの本体パターン401a’がセラミックグリーンシートの表面に現われる状態が生じ易くなって、パッド402a’によるビア配線間の接続機能が期待できない場合がある。その為、ビア配線同士による接続が可能なように、ビアホールの直径で定まるビア配線パターンの本体パターンの直径Dは、積層ずれSzよりも大きい(D>Sz)ことが必要となる。
 ここでビア配線の形状は円柱状または切頭円錐形状であるのが好ましいが、切頭円錐形状である場合の隣り合うビア配線を接続するための条件は、ビア配線の小径側(直径Ds)と大径側(直径Dl)を接続する場合は、小径側直径Dsと大径側直径Dlの和の1/2が積層ずれSzよりも大きい((Ds+Dl)/2>Sz)ことが必要となる。また、ビア配線の小径側(直径Ds)と小径側(直径Ds)を接続する場合は、小径側直径Dsが積層ずれSzよりも大きい(Ds>Sz)ことが必要となり、ビア配線の大径側(直径Dl)と大径側(直径Dl)を接続する場合は、大径側直径Dlが積層ずれSzよりも大きい(Dl>Sz)ことが必要となる。以降、説明を簡単にするためビア配線は円柱状を有するとして説明を進める。
 図12は、パッド、電極に積層ずれ、印刷ずれが生じたセラミックグリーンシートを用いた場合の従来の積層体の断面図である。図示するように、セラミックグリーンシート300a’に形成されたビア配線パターンの本体パターン401a’と、グリーンシート300b’に形成された電極407b’が短絡しないために必ず隙間が生じるようにするには、ビア配線パターンの本体パターン401b’の外縁と電極407b’の内縁との間隔w2を、積層ずれSz、電極407b’の印刷ずれRz、印刷滲みRnの総和よりも大きくなければならない(w2>Sz+Rz+Rn)。パッド402b’の縁と電極407b’の内縁とが電気的に接続しない条件は、図8を参照して説明した通りである。
 したがって、上記の前提条件下では、同じセラミックグリーンシートに形成されたパッドと電極とが短絡せず、異なるセラミックグリーンシートに形成されたビア配線と電極とが短絡しないためには、単純には以下の条件を満足するように構造設計を行なえばよい。
w1>Pz+Pn+Rz+Rn
w2>Sz+Rz+Rn
w1≦w2
w1:パッドの縁と電極の縁との間隔、w2:ビア配線の外縁から電極の内縁との間隔、Sz:セラミックグリーンシート積層ずれ、Pz:パッドの印刷ずれ、Pn:パッドの印刷滲み、Rz:電極の印刷ずれ、Rn:電極の印刷滲み
 本発明者は、多層セラミック基板におけるビア配線の高密度配置を鋭意検討する中で、このような構造設計の基本条件を鑑みて、電極はパッドと比べて印刷ずれは同等であるものの、印刷滲みが大きいという点に着目した。電極を厚く形成し、好ましくは、電極の厚さをパッドと同程度とすれば、導体ペーストの粘度も同程度のものを使用することができ、電極の印刷滲みRnをパッドの印刷滲みPn程度に低減することができる。
 また、電極の厚さを厚くすることで、電極とパッドとを一緒に印刷し形成することができる。これにより、電極とパッドとの印刷ずれは生じず、常に一定の間隔w1が確保される。したがって、間隔w1はパッドの印刷滲みPnと電極の印刷滲みRnだけを考慮して決定すればよい。
つまり、
w1>Pz+Rz
を満たせばよい。
 しかしながら、電極を厚く形成すると、セラミック層の剥離(デラミネーション)が生じやすくなる。そこで、電極のビア配線を囲む近傍部分を厚く形成し、他の部分を相対的に薄く形成し、パッド厚く形成する構造とすることで、層剥離の発生を抑えながら、パッドの縁と電極の縁との間隔w1や、ビア配線の外縁から電極の内縁との間隔w2を、Rn(電極の印刷滲み)- Pn(パッドの印刷滲み)の分だけ小さくでき、間隔w1、w2を小さくできる分だけ、ビア配線を高密度に配置することが可能となることを見出した。
 次に、このような構成を有する多層セラミック基板の製造方法について説明する。図2(a)および(f)に示すように、PET(ポリエチレンテレフタレート)等の樹脂フィルム500に支持された、厚さが例えば20~200μmのセラミックグリーンシート300a’を準備する(第1工程)。セラミックグリーンシート300a’、300b’、は焼成後に多層セラミック基板を構成するセラミック層300a、300bとなる。セラミックグリーンシート300a’、300b’、は、例えば、低温焼結可能なセラミック材料(LTCC:Low Temperature Co-fired Ceramics)を用いて、ドクターブレード法等の公知のシート成形方法によって形成される。セラミック層を構成する材料としては、例えばセルシアン系、コーディエライト系、アルミナ-コーディエライト系、アルミナ‐アノーサイト系のセラミック材料が挙げられる。セラミックグリーンシート300a’、300b’、は、例えば上記セラミック材料を構成する元素の酸化物粉末を、ポリビニルブチラール樹脂等からなる有機バインダや、ジブチルフタレート等の可塑剤中に分散させたスラリーをシート状に成形することによって得られる。酸化物粉末を混合して仮焼、粉砕した粉砕粉とガラス粉末に有機バインダ、可塑剤を加えて作製したスラリーを用いてセラミックグリーンシート300a’、300b’、を作製してもよい。
 セラミックグリーンシート300a’、300b’にはビアホール400a’、400b’が形成されている。ビアホール400a’、400b’の形成には、例えば複数の打ち抜きピンを備える打ち抜き金型を用いてもよい。セラミック層300a’、300b’ごとに、ビアホールの孔径や形成位置が異なる場合には、レーザー加工によってビアホール400a’、400b’形成してもよい。レーザー加工によって形成したビアホール400a’、400b’は、レーザーの出力強度によって、円柱形状を有してもよい。切頭円錐形状を有していてもよい。金型による打ち抜きではビアホールは円柱形状を有することが一般的である。図2(a)では、ビアホール400a’、400b’に対応した貫通孔が樹脂フィルム500にも形成されているが、樹脂フィルム500には貫通孔は生じていなくてもよい。あるいは、ビアホール400a’、400b’に対応した凹部が樹脂フィルム500に形成されていてもよい。
 次いで印刷機にセラミックグリーンシート300a’、300b’とスクリーンマスクをセットし、スキージを用いて図2(b)および(g)に示すように、セラミックグリーンシート300a’、300b’に形成されたビアホール400a’、400b’に印刷によって導体ペーストを充填し、ビア配線406a’、406b’の本体パターン401a’、401b’を形成する。また、セラミックグリーンシート300a’、300b’の上面300au’、300bu’上に本体パターン401a’、401b’と連続するパッドパターン402a’、402b’と、パッドパターン402a’、402b’を囲うように第1導体パターン404a’、404b’を形成する(第2工程)。導体ペーストは、例えば銀ペースト、銅ペースト、銀-パラジウムペースト等、導電体が樹脂等に分散した公知のものを用いることができる。図2(b)では、樹脂フィルム500の貫通孔にも導体ペーストが充填されているが、樹脂フィルム500の貫通孔には導体ペーストが充填されていなくてもよい。本体パターン401a’、401b’およびパッドパターン402a’、402b’によって、ビア配線パターン406a’、406b’が構成される。
 スクリーンマスクは、パッドパターン402a’、402b’および第1導体パターン404a’、404b’を規定する開口を有しているため、スクリーン印刷を一度行なうだけでパッドパターン402a’、402b’および第1導体パターン404a’、404b’の形成を同時に行なうことができる。第1導体パターン404a’、404b’は、パッドパターン402a’、402b’の周囲に位置し、所定の間隙(クリアランス)をもって形成される。一度の印刷で形成されるので、第1導体パターン404a’、404b’に対するパッドパターン402a’、402b’の位置ずれは生じない。第1導体パターン404a’、404b’とパッドパターン402a’、402b’とは略同じ厚さで形成される。スクリーン印刷において所定の電極パターンを形成する場合に、印刷の厚さが厚いと電極パターンのエッジ部分が明瞭に形成されて印刷滲みを小さくすることができる。第1導体パターン404a’、404b’およびパッドパターン402a’、402b’の印刷時の厚さは14μm以上であるのが好ましい。
 次にスクリーンマスクを交換してセットし、スキージを用いてセラミックグリーンシート300a’、300b’の上面300au’、300bu’に導体ペーストを印刷することによって、図2(c)および(h)に示すように、第2導体パターン403a’、403b’を形成する(第3工程)。第2導体パターン403a’、403b’は、上面300au’、300bu’において第1導体パターン404a’、404b’の外側に位置する第1部分403a1’、403b1’と、第1導体パターン404a’、404b’と重なる第2部分403a2’、403b2’を有する。第2部分403a2’、403b2’は、第1導体パターン404a’、404b’上に位置している。また、第2部分403a2’、403b2’の内縁403ai’、403bi’は第1導体パターン404a’、404b’の内縁404ai’、404bi’よりも外側に位置している。
 第2導体パターン403a’、403b’も、銀ペースト、銅ペースト、銀-パラジウムペースト等の公知の導体ペーストを用いて形成することができる。
 第2導体パターン403a’、403b’の厚さは、第1導体パターン404a’、404b’の厚さよりも小さい。例えば、第2導体パターン403a’、403b’の厚さは10μm以下である。第2導体パターン403a’、403b’と同時にキャパシタ用の電極パターン等配線や受動部品用の他の導体パターンを形成してもよい。
 図2(d)に示すように、ビア配線パターン406a’、406b’を構成する本体パターン401a’、401b’及びパッドパターン402a’、402b’と、第2導体パターン403a’、403b’と、第1導体パターン404a’、404b’とが形成されたセラミックグリーンシート300a、300bから、樹脂フィルム500を剥離する。なお、樹脂フィルムの剥離はセラミックグリーンシートを積層し圧着した後に行なう場合もある。
 図2(e)に示すように、複数のセラミックグリーンシート300a’、300b’を積層し、異なるセラミックグリーンシート間のビア配線パターンを接続する(第4工程)。プレス機械にセラミックグリーンシート300b’を粘着シートで固定し、ビア配線パターン406a’、406b’どうしが重なるようにセラミックグリーンシート300a’、300b’を配置して上下方向に圧力を加える。この工程ではバインダが軟化する温度、例えば30~90℃において、1~10MPaの圧力を印加した状態で10~100秒間保持する。これによりセラミックグリーンシート300a’、300b’を圧着し、グリーンシート積層体を得る。第2導体パターン403a’、403b’の厚さを小さくすることで、セラミックグリーンシート300a’、300b’の積層において、層間の密着性を高め、低い圧着力で積層体を作製しても層剥離(デラミネーション)が生じるのを防ぐことができる。また積層時の圧着力が小さいほど、積層ずれやセラミックグリーンシート300a’、300b’の変形が低減され、セラミックグリーンシート300a’、300b’が破れたり、ビア配線パターン406a’、406b’が断線したりするのを防ぐことができる。
 その後、上記した積層体を焼成する(焼結工程)。この焼成は導体ペーストの種類にもよるが、例えば大気中やN2雰囲気中で、800℃~1000℃の温度で30分~10時間程度保持して行なわれる。これにより、グリーンシート積層体からセラミック焼結体が形成される。また、導体ペーストを用いて形成された本体パターンおよびパッドパターンが、導電体からなるビア配線となる。さらに導体ペーストを用いて形成された第1導体パターンおよび第2導体パターンから、第1導体および第2導体が形成される。よって、図1に示す多層セラミック基板101が得られる。
 一例として、表2に工程中に生じる積層ずれSz、パッドの印刷ずれPz、印刷滲みPn、第1導体の印刷ずれQz、印刷滲みQn、第2導体の印刷ずれRz’、印刷滲みRn’の最大値を示す。従来と同じ前述のセラミックグリーンシート積層法により作製されるので、本発明における積層ずれSz、パッドの印刷ずれPzおよび印刷滲みPnの最大値は従来と同じであり、第2導体の印刷ずれRz’、印刷滲みRn’は、従来の電極の印刷ずれRz、印刷滲みRnと同じである。また、第1導体の印刷ずれQzはパッドや第2導体の印刷ずれと同じであり、印刷滲みQnは第2導体の印刷滲みRn’よりも小さくなる。表2では第1導体の厚さをパッドと同じとした場合の印刷滲みQnを示している。
 第1導体の厚さをパッドと同程度とすることで印刷滲みも同程度とすることができることから、パッドの縁と電極の縁との間隔w1や、ビア配線の外縁から電極の内縁との間隔w2を、電極の印刷滲みRnと第1導体の印刷滲みQnの差の分、従来よりも低減することができる。
Figure JPOXMLDOC01-appb-T000002
 具体的には、パッド402a、402bの縁と電極407a、407b(第1導体404a、404b)の縁との間隔w1は従来が70μm(Pz+Pn+Rz+Rn)であるのに対して、60μm(Pz+Pn+Qz+Qn)となる。また間隔w2は従来90μm(Sz+Rz+Rn)であるのに対して、80μm(Sz+Qz+Qn)となる。つまり、w1およびw2をそれぞれ10μm低減することができる。第2導体403a、403bと電気的に接続する第1導体404a、404bをビア配線406a、406bに近づけて形成することができるため、隣り合うビア配線406a、406bの間隔も狭めることができて相対的に高密度な配置が可能となる。
 このように本実施形態の多層セラミック基板によれば、ビア配線の周囲に形成する接地電極、シールド電極、キャパシタ用の内部電極等の電極を、ビア配線を囲む環状または部分環状の第1導体と、第1導体と重なるが、第1導体よりも内側には位置せず、かつ、第1導体の外側に広がる第2導体によって構成する。また、第1導体の厚さを第2導体の厚さよりも大きくする。導体の厚さが大きくなれば、導体を形成する導体ペーストの粘度を大きくすることができるため、電極のパターンを印刷によってグリーンシート上に形成する際、電極のパターンのビア配線側の開口における印刷滲みを小さくすることができる。よって、ビア配線と電極との間隙を小さくすることが可能となり、より高密度でビア配線を配置することが可能となる。
 本実施形態の多層セラミック基板および多層セラミック基板の製造方法には種々の改変が可能である。図3に本開示の多層セラミック基板の他の態様を示す。図3(a)および(b)は多層セラミック基板102の平面図および断面図である。多層セラミック基板102において、第2導体403a、403bの第2部分403a2、403b2は第1導体404a、404bの下に位置している。図3およびこれ以降の他の態様を示す図において、2つのセラミック層に形成する第1導体および第2導体の形状は同じであるが、上記実施形態で説明したように、2つのセラミック層に形成する第1導体および第2導体の形状は異なっていてもよい。また、多層セラミック基板102において、すくなとも1つのセラミック層上に第1導体および第2導体が形成されていればよい。なお、図1と共通する部位には、図1と同様の符号をつけている。
 多層セラミック基板102は、例えば、以下の方法によって製造できる。まず、複数のセラミックグリーンシートにビアホールをそれぞれ形成する(第1工程)。その後、各セラミックグリーンシートの上面に導体ペーストを印刷することによって、各セラミックグリーンシートの上面上において、ビアホールを囲む第2導体パターンを形成する(第2工程)。
 次に、各セラミックグリーンシートの上面に導体ペーストを印刷することによって、ビアホールが導体ペーストで充填されたビア配線パターンと、第2導体パターンの内縁を挟んで位置する第2導体パターンの一部分上および第2導体パターンの内縁より内側に位置する上面の一部分上に、第2導体パターンよりも大きい厚さを有し、ビア配線を囲む環状または部分環状の第1導体パターンとを形成する(第3工程)。
 その後、複数のセラミックグリーンシートを積層し、ビア配線パターンを接続し、積層体を得る(第4工程)。最後に積層体を焼結させることによって、多層セラミック基板を得る。この様な製造方法であっても同様に、ビア配線の高密度化の効果を得ることができる。
 図4は、本開示の多層セラミック基板のさらに他の形態を示す。図4(a)および(b)は多層セラミック基板103の平面図および断面図である。多層セラミック基板103は、セラミック層300a、300bの上面300au、300buにおいて、パッド402a、402bに接続された第3導体405a、405bを有する。第3導体405a、405bは短冊形状を有し、信号経路や電源線路となる配線、インダクタンスを形成する電極等である。セラミック層300a、300bの上面300au、300buにおいて、接地電極あるいはシールド電極として機能する電極407a、407bは、第3導体405a、405bが形成された領域を除き、かつ、第3導体405a、405bと所定の間隙を有して配置される。このため、第1導体404aは完全な環状ではなく、部分環状形状を有する。具体的には、C字形状を有する。この様な形態であっても同様に、ビア配線の高密度化の効果を得ることができる。なお、図1と共通する部位には、図1と同様の符号をつけている。
 図5は、本開示の多層セラミック基板のさらに他の態様を示す平面図である。図5に示す多層セラミック基板104において、第1導体404aは、3つのビア配線406aを囲む略3角形の形状を有している。第2導体403aも第1導体404aの形状に合わせた開口を有しており、3つのビア配線406aの間には第1導体404aも第2導体403aも位置していない。この様な形態によれば、ビア配線406a間をより近接して配置することができ、ビア配線の高密度化の効果を得ることができる。なお、多層セラミック基板104では、3つのビア配線406aが第1導体404aで囲まれているがビア配線の数は3つに限定されず、2つ以上のビア配線406aを第1導体404aで囲み、ビア配線401aの間には第1導体404aも第2導体403aも形成しない態様であれば同様の効果を得ることができる。
 図6(a)から(d)は、本開示の多層セラミック基板の他の製造方法を示す工程断面図である。図6(a)および(b)に示すように、樹脂フィルム500に支持されたセラミックグリーンシート300a’、300b’にビアホール400a’、400b’を形成した後(第1工程)、上述したようにビアホール400a’、400b’に導体ペーストを充填し、本体パターン401a’、401b’を形成する。さらに、セラミックグリーンシート300a’、300b’の上面300au’、300bu’上に本体パターン401a’、401b’と連続するパッドパターン402a’、402b’と、パッドパターン402a’、402b’を囲うように第1導体パターン404a’、404b’を形成する(第2工程)。
 次に図6(c)に示すように、パッドパターン402a’、402b’および第1導体パターン404a’、404b’について、上面300au’、300bu’からの高さhを低減させる(第5工程)。例えば、パッドパターン402a’、402b’および第1導体パターン404a’、404b’に例えば板などを用いて圧力を加え、パッドパターン402a’、402b’および第1導体パターン404a’、404b’の一部をセラミックグリーンシート300a’、300b’内に埋没させ、高さをh’(h’<h)にする。例えば、パッドパターン402a’、402b’および第1導体パターン404a’、404b’の上面300au’、300bu’から突出した高さh’と、セラミックグリーンシート300a’、300b’内に埋没した部分の深さd’の比h’:d’の値は、1/3以上1以下(1:1から1:3の範囲)である。加える圧力は、例えば、セラミックグリーンシートを積層し、仮圧着させる場合に用いる圧力よりも小さい圧力を用いることができる。
 あるいは、上面300au’、300bu’のパッドパターン402a’、402b’および第1導体パターン404a’、404b’以外の領域に、セラミックグリーンシート300a’と同じ材料のスラリーを印刷し、パッドパターン402a’、402b’および第1導体パターン404a’、404b’の一部を印刷したスラリーに埋没させてもよい。
 その後、図6(d)に示すように、セラミックグリーンシート300a’、300b’の上面300au’、300bu’に導体ペーストを印刷することによって、第2導体パターン403a’、403b’を形成する(第3工程)。このとき、第1導体パターン404a’、404b’の高さが低減しているため、第1導体パターン404a’、404b’と上面300au’、300bu’との段差は小さくなっている。これにより、第2導体パターン403a’、403b’を印刷する際の滲みを低減することができる。以下、上述した実施形態と同様の工程によって多層セラミック基板を製造することができる。本実施形態によれば、第2導体パターン403a’、403b’を印刷する際の滲みRnを小さくできる。したがって、Rnを考慮した間隔w1、w2をより小さくすることができ、ビア配線がより高密度に配置された多層セラミック基板を実現することが可能となる。
 本開示の多層セラミック基板は、種々の用途の多層セラミック基板に適用が可能であり、特に、ビア配線と、接地電極、シールド電極、キャパシタの内部電極とを含む多層セラミック基板、例えば、高周波のモジュール等に用いる多層セラミック基板に好適に用いられる。
300a、300b セラミックグリーンシート、セラミック層
400a、400b ビアホール
401a、401b ビア配線の本体
402a、402b パッド
403a、403b 電極、第2導体
404a、404b 第1導体

Claims (17)

  1.  互いに積層された複数のセラミック層と、
     前記複数のセラミック層にそれぞれ設けられ、前記複数のセラミック層の積層方向につながったビアホールと、
     各ビアホールに充填された導電体を含むビア配線と、
     前記複数のセラミック層のうち少なくとも1つのセラミック層の上面上に位置し、前記ビア配線を囲む環状または部分環状の第1導体と、
     前記少なくとも1つのセラミック層の上面上における前記第1導体の外側に位置する第1部分と、前記第1導体と重なっており、内縁が前記第1導体の内縁よりも外側に位置する第2部分とを有する第2導体と
    を備え、
     前記第1導体の厚さは前記第2導体の厚さよりも大きい、多層セラミック基板。
  2.  セラミック焼結体と、
     前記セラミック焼結体の内部に位置するビア配線と、
     前記ビア配線の中心軸に対して略垂直な平面上に位置し、前記平面上において前記ビア配線を囲む環状または部分環状の第1導体と、
     前記平面上における前記第1導体の外側に位置する第1部分と、前記第1導体と重なっており、内縁が前記第1導体の内縁よりも外側に位置する第2部分とを有する第2導体と
    を備え、
     前記第1導体の厚さは前記第2導体の厚さよりも大きい、多層セラミック基板。
  3.  前記第2導体は前記第1導体の内縁よりも大きい開口を有し、前記開口の縁は、前記第1導体の外縁よりも内側に位置している請求項1または2に記載の多層セラミック基板。
  4.  前記ビア配線は円柱状または切頭円錐形状を有する請求項1から3のいずれかに記載の多層セラミック基板。
  5.  前記第1導体は円環形状を有する請求項4に記載の多層セラミック基板。
  6.  前記第2導体の第2部分は前記第1導体上に位置している請求項1から5のいずれかに記載の多層セラミック基板。
  7.  前記第2導体の第2部分は前記第1導体の下に位置している請求項1から5のいずれかに記載の多層セラミック基板。
  8.  前記第1導体の下面は、前記第2導体の第1部分の下面よりも下方に位置している請求項1から7のいずれかに記載の多層セラミック基板。
  9.  前記第2導体は、接地電極またはキャパシタの内部電極である請求項1から8のいずれかに記載の多層セラミック基板。
  10.  前記複数のセラミック層のそれぞれは、他のビアホールと、前記他のビアホール内に充填された導電体からなる他のビア配線とを有し、
     前記少なくとも1つのセラミック層において、前記他のビア配線は、前記第1導体に囲まれており、
     前記複数のセラミック層の前記他のビア配線は、互いに接続されている、請求項1から9のいずれかに記載の多層セラミック基板。
  11.  複数のセラミックグリーンシートにビアホールをそれぞれ形成する第1工程と、
     各セラミックグリーンシートの上面に導体ペーストを印刷することによって、前記ビアホールが前記導体ペーストで充填されたビア配線パターンを形成し、かつ、前記複数のセラミックグリーンシートのうち、少なくとも1つのセラミックグリーンシートの上面上に位置し、前記ビア配線パターンを囲む環状または部分環状の第1導体パターンとを形成する第2工程と、
     前記少なくとも1つのセラミックグリーンシートの上面に導体ペーストを印刷することによって、前記少なくとも1つのセラミックグリーンシートの上面上における前記第1導体の外側に位置する第1部分と、前記第1導体上において重なっており、内縁が前記第1導体の内縁よりも外側に位置する第2部分とを有し、前記第1導体パターンよりも小さい厚さを有する第2導体パターンを形成する第3工程と、
     複数のセラミックグリーンシートを積層し、前記ビア配線パターンを接続する第4工程と
    を包含する多層セラミック基板の製造方法。
  12.  複数のセラミックグリーンシートにビアホールをそれぞれ形成する第1工程と、
     前記複数のセラミックグリーンシートのうち少なくとも1つのセラミックグリーンシートの上面に導体ペーストを印刷することによって、前記少なくとも1つのセラミックグリーンシートの上面上において、前記ビアホールを囲む第2導体パターンを形成する第2工程と、
     各セラミックグリーンシートの上面に導体ペーストを印刷することによって、前記ビアホールが前記導体ペーストで充填されたビア配線パターンを形成し、かつ、前記少なくとも1つのセラミックグリーンシートの上面上において、前記第2導体パターンの内縁を挟んで位置する前記第2導体パターンの一部分上および前記第2導体パターンの内縁より内側に位置する前記上面の一部分上に、前記第2導体パターンよりも大きい厚さを有し、前記ビア配線を囲む環状または部分環状の第1導体パターンとを形成する第3工程と、
     複数のセラミックグリーンシートを積層し、前記ビア配線パターンを接続する第4工程と
    を包含する多層セラミック基板の製造方法。
  13.  前記第1工程において、前記ビアホールをレーザーまたは打ち抜き金型により形成し、
     前記ビアホールは円柱状または切頭円錐形状を有する請求項11または12に記載の多層セラミック基板の製造方法。
  14.  前記第2工程と前記第3工程との間に、前記第1導体パターンの高さを低減させる第5工程をさらに包含する請求項11に記載の多層セラミック基板の製造方法。
  15.  前記第5工程は、前記第1導体パターンの一部を前記上面から前記セラミックグリーンシートの内部に埋没させる請求項14に記載の多層セラミック基板の製造方法。
  16.  前記第2工程において、ビア配線パターンと、第1導体パターンとは同じマスクを用いて印刷される請求項11に記載の多層セラミック基板の製造方法。
  17.  前記第3工程において、ビア配線パターンと、第1導体パターンとは同じマスクを用いて印刷される請求項12に記載の多層セラミック基板の製造方法。
PCT/JP2016/080739 2015-10-19 2016-10-17 多層セラミック基板およびその製造方法 WO2017069093A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP16857408.5A EP3367764A4 (en) 2015-10-19 2016-10-17 MULTILAYER CERAMIC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
US15/547,882 US10455699B2 (en) 2015-10-19 2016-10-17 Multilayer ceramic substrate and method for manufacturing same
JP2017546543A JP6819603B2 (ja) 2015-10-19 2016-10-17 多層セラミック基板およびその製造方法
CN201680008076.6A CN107211547B (zh) 2015-10-19 2016-10-17 多层陶瓷基板及其制造方法
US16/577,622 US10709017B2 (en) 2015-10-19 2019-09-20 Multilayer ceramic substrate and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015205580 2015-10-19
JP2015-205580 2015-10-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/547,882 A-371-Of-International US10455699B2 (en) 2015-10-19 2016-10-17 Multilayer ceramic substrate and method for manufacturing same
US16/577,622 Division US10709017B2 (en) 2015-10-19 2019-09-20 Multilayer ceramic substrate and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2017069093A1 true WO2017069093A1 (ja) 2017-04-27

Family

ID=58557181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/080739 WO2017069093A1 (ja) 2015-10-19 2016-10-17 多層セラミック基板およびその製造方法

Country Status (5)

Country Link
US (2) US10455699B2 (ja)
EP (1) EP3367764A4 (ja)
JP (1) JP6819603B2 (ja)
CN (1) CN107211547B (ja)
WO (1) WO2017069093A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230092816A1 (en) * 2021-09-16 2023-03-23 Panelsemi Corporation Electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107966770A (zh) * 2017-12-14 2018-04-27 武汉电信器件有限公司 一种驱动芯片外置的光器件
US10707169B1 (en) * 2018-12-28 2020-07-07 Intel Corporation Ceramic interposers for on-die interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410591A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd セラミック多層回路板および半導体モジュール
JPH08274467A (ja) * 1995-03-30 1996-10-18 Mitsubishi Electric Corp 多層セラミック基板のバイア形成方法
JP2009152531A (ja) * 2007-11-20 2009-07-09 Seiko Epson Corp セラミック多層基板の製造方法
JP2014222686A (ja) * 2013-05-13 2014-11-27 株式会社村田製作所 樹脂多層基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
JP2789782B2 (ja) 1990-05-09 1998-08-20 松下電器産業株式会社 セラミック配線基板の製造方法
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
JP2002324958A (ja) * 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
JP4548571B2 (ja) 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
JP2005116337A (ja) * 2003-10-08 2005-04-28 Murata Mfg Co Ltd 導電性ペースト、ビアホール導体及び多層セラミック基板
JP2005136041A (ja) * 2003-10-29 2005-05-26 Kyocera Corp セラミック配線基板の製造方法
TW200850083A (en) * 2007-03-22 2008-12-16 Ngk Spark Plug Co Method of manufacturing multilayer wiring board
US7875140B2 (en) 2007-11-20 2011-01-25 Seiko Epson Corporation Method for manufacturing multilayer ceramic substrate
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8492896B2 (en) * 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
CN103594386A (zh) * 2012-08-17 2014-02-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410591A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd セラミック多層回路板および半導体モジュール
JPH08274467A (ja) * 1995-03-30 1996-10-18 Mitsubishi Electric Corp 多層セラミック基板のバイア形成方法
JP2009152531A (ja) * 2007-11-20 2009-07-09 Seiko Epson Corp セラミック多層基板の製造方法
JP2014222686A (ja) * 2013-05-13 2014-11-27 株式会社村田製作所 樹脂多層基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3367764A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230092816A1 (en) * 2021-09-16 2023-03-23 Panelsemi Corporation Electronic device

Also Published As

Publication number Publication date
US20200092995A1 (en) 2020-03-19
US10709017B2 (en) 2020-07-07
US20180220532A1 (en) 2018-08-02
JPWO2017069093A1 (ja) 2018-08-02
JP6819603B2 (ja) 2021-01-27
CN107211547A (zh) 2017-09-26
EP3367764A1 (en) 2018-08-29
US10455699B2 (en) 2019-10-22
CN107211547B (zh) 2019-07-02
EP3367764A4 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
KR102267242B1 (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
JP4337950B2 (ja) 回路基板の製造方法
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
JPWO2007049458A1 (ja) 積層型電子部品、電子装置および積層型電子部品の製造方法
US10709017B2 (en) Multilayer ceramic substrate and method for manufacturing same
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP2009064909A (ja) 多層セラミック配線板およびその製造方法
JP2014207347A (ja) セラミック多層配線基板およびこれを備えるモジュール
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
US20160242287A1 (en) Multilayer substrate and method for manufacturing the same
JP2007053206A (ja) 電子部品及びその製造方法
JP7011563B2 (ja) 回路基板および電子部品
JP4565381B2 (ja) 積層基板
JP5448354B2 (ja) 配線基板およびその製造方法
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP5294064B2 (ja) 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法
JP3988250B2 (ja) 多層回路基板の製造方法
JP5294065B2 (ja) 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
US20200411250A1 (en) Ceramic Microelectronic Devices and Methods of their Manufacture
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
KR101060906B1 (ko) 다층 ltcc 기판의 제조방법
KR20230120391A (ko) 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법
WO2018181077A1 (ja) 積層型電子部品および積層型電子部品モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16857408

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2016857408

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15547882

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2017546543

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE