JP4935139B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP4935139B2
JP4935139B2 JP2006087566A JP2006087566A JP4935139B2 JP 4935139 B2 JP4935139 B2 JP 4935139B2 JP 2006087566 A JP2006087566 A JP 2006087566A JP 2006087566 A JP2006087566 A JP 2006087566A JP 4935139 B2 JP4935139 B2 JP 4935139B2
Authority
JP
Japan
Prior art keywords
wiring board
cavity
printed wiring
conductor
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006087566A
Other languages
English (en)
Other versions
JP2007266196A (ja
Inventor
隆広 佐原
厚志 小林
真左彦 伊賀上
清 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006087566A priority Critical patent/JP4935139B2/ja
Publication of JP2007266196A publication Critical patent/JP2007266196A/ja
Application granted granted Critical
Publication of JP4935139B2 publication Critical patent/JP4935139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層プリント配線板に関し、特に、半導体装置その他の電子部品を実装するためのキャビティ（窪み、凹部）を有する多層プリント配線板に関する。
各種電子機器の小型化、薄型化、軽量化、高機能化、複合化などの多様な要求に応えるため、複数種類の機器で共通に使われるような機能をまとめた電子部品実装済みの多層プリント配線板をモジュール基板として提供することが行われている。また、電子部品を実装する前の段階の多層プリント配線板をモジュール基板として提供することも行われている。
このようなモジュール基板としての多層プリント配線板には、さらなる小型化、薄型化、高密度化が求められている。そのような要求に応えるために半導体装置その他の電子部品を埋め込むための窪み（キャビティ）を有するリジッド多層プリント配線板を用いて製造することが提案されている（例えば特許文献１）。
キャビティを有するリジッド多層プリント配線板は、例えば、次のように製造される。すなわち、埋め込む電子部品用の回路を有する下側プリント配線板と、この電子部品を埋め込むための所望の大きさの窓をあけた上側プリント配線板とを、絶縁性接着シートを介して積層一体化し、各配線層を導体バンプやスルーホール等の層間接続導体により導通させて、キャビティ付きリジッド多層プリント配線板とする。これにより、窓をあけた部分が、電子部品を埋め込むためのキャビティとなる。
このようにして製造されたキャビティ付き多層プリント配線板のキャビティには、後に、電子部品が実装され、必要に応じて樹脂封止されるなどして、モジュール基板又は最終的に機器に配設される構成の多層プリント配線板となる。
一方、硬質性と柔軟性を併せ持つ多層プリント配線板の一例として、フレキシブル配線板の片面に未硬化のプリプレグを介して２つの多層リジッド配線板をそれぞれ離間させて積層し、加熱加圧して一体化して、リジッド配線板の導体パターンとフレキシブル配線板の導体パターンとを導体バンプなどの層間接続導体により導通させたリジッド−フレキシブル配線板が提案されている（例えば特許文献２）。
特開２００５−０７０８５５号公報 特開２００５−３２２８７８号公報（特に段落００８２〜００８４、図３３〜３６）
ところが、キャビティとなる窓を設けた上側プリント配線板とキャビティ底部となる下側プリント配線板とを未硬化のプリプレグを介して積層して加熱加圧した際に、その圧力により、図２３に示すように、キャビティ９０１の側壁底部近傍において、このプリプレグ９２７が上側プリント配線板９１０と共に押しつぶされて傾斜し、上側プリント配線板９１０の上面の平坦性が失われるという問題があった。また、このプリプレグ９２７を介して対向する配線層９１２と配線層９２２とがキャビティ側壁底部近傍において押しつぶされて絶縁性が低下したり、極端な場合は短絡することがあるという問題もあった。このような傾斜の問題はキャビティ側壁部から通常０．５ｍｍの範囲、配線板の材質が柔らかい場合は側壁から１ｍｍ程度の範囲に及ぶ場合がある。これらの問題は、特に、上側プリント配線板としてのリジッド配線板を薄くした場合に、キャビティ側壁部近傍において顕著であった。
そこで、本発明は、かかる問題を解決するためになされたもので、キャビティ側壁部近傍の傾斜を防止したキャビティを有する多層プリント配線板を提供することを目的とする。
上記目的を達成するために、本発明に係る多層プリント配線板は、電子部品実装用のキャビティとなる貫通穴をあけた上側プリント配線板と、前記キャビティの底面を構成する下側プリント配線板とが一体化されるように絶縁層を介して積層されている多層プリント配線板であって、前記キャビティの前記底面上から、前記絶縁層と前記下側プリント配線板との間の一部まで延在するように、絶縁膜がさらに設けられていることを特徴とする。
さらに、前記絶縁膜が、前記キャビティの前記底面上において、間隙を有して隔てられた部位を有すると好ましい。また、前記絶縁膜が、前記絶縁層と前記下側プリント配線板との間に延在させた部分よりも前記キャビティの前記底面上に設けた部分において、高い位置まで形成されていると好ましい。例えば、キャビティ底面の側壁近傍にダミー配線パターンを形成し、そのダミー配線パターン上に一部分を重ねて絶縁膜を形成することで、絶縁膜のキャビティ内側部分を高くすることができる。
ここで、電子部品実装用のキャビティとは、その内部に半導体装置やチップ部品などの電子部品を実装するために必要な大きさの開口部と底面と内側壁面とを有した凹部である。キャビティ内部に電子部品を実装するためには、キャビティ底面に電子部品を載置する必要があるほか、電子部品の電極端子と接続される実装用端子が必要である。実装用端子は必ずしもキャビティ底面に設ける必要はなく、多層プリント配線板の最上層のキャビティ側壁近傍など、電子部品の電極と接続可能な位置に設けられていればよい。
キャビティ底部を構成する面のキャビティ側壁部近傍に、上側プリント配線板の下側に介在させて絶縁膜を配設することで、その上側に積層されている絶縁層及び上側プリント配線板を支持することができる。これにより、キャビティ底面のキャビティ側壁近傍での配線層の傾斜を防止することができ、また、上側プリント配線板の上面のキャビティ側壁上端部近傍での平坦性を確保できる。
さらに、前記キャビティの前記底面上から、前記絶縁層と前記下側プリント配線板との間の一部まで延在するように、絶縁膜を配設することで、上側プリント配線板と下側プリント配線板とを絶縁性接着シートを介して積層一体化する際に、上下のプリント配線板の位置にずれが生じた場合でも、上側プリント配線板の配線層もしくは上面がキャビティ側壁近傍で傾斜するのを防止する本発明の効果をより確実に奏することができる。
この絶縁膜は、例えば、ソルダーレジスト又はフォトレジストで構成するとよい。特別の材料や工程を必要とせずに、容易に絶縁膜を形成することができる。ソルダーレジスト又はフォトレジストは絶縁性であるから、配線パターン間の絶縁性を高め、短絡を防止するという点でも好ましい。
また、この絶縁膜に代えて、下側プリント配線板のキャビティ側壁底部近傍に支持部材を突設して前記プリプレグに貫挿させてもよい。この突設した支持部材は、例えば導体バンプなど導電性組成物の固化物で構成してもよい。
本発明によれば、キャビティ側壁部近傍の傾斜を防止したキャビティを有する多層プリント配線板を提供することができる。
以下、図面を参照して本発明の実施形態を詳細に説明する。以下、原則として、同じものには同じ符号を付し、説明を省略する。なお、本発明の実施形態を図面に基づいて記述するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は、本発明の実施形態に係るキャビティ付き多層プリント配線板１００のキャビティ開口部側から見た平面図である。図２は、図１のＡ−Ａ線に沿った垂直断面を、幅方向に比べて厚さ方向を強調して、模式的に示した断面図である。図２において、図面右下に示す２本の波線は、この波線の間の部分が省略されていることを示している。
図１及び図２に示すように、この多層プリント配線板１００は、その内部にＩＣチップやセンサなどの所望の電子部品を実装するための開口部を有するキャビティ１を備えている。このキャビティ１は、その内部に所望の電子部品を所望の向きで載置し埋め込める大きさ及び深さとされている。キャビティ１の底面には、キャビティ内部に載置される電子部品を電気的に接続するための実装用端子２が露出している。キャビティ１の底面の実装用端子２が露出しない部分は、ソルダーレジスト等の保護膜８で被覆されている。
図１及び図２に示すように、この多層プリント配線板１００は、導体パターンが形成された例えば６層の配線層を有している。各配線層１２、２２、３２は、それぞれ層間接続導体１３、２３、３３により導通されている。多層プリント配線板１００の最外層は、配線層１２を構成する導体パターンの一部が後に種々の電子部品などを実装するための実装用端子３として露出され、その他の部分は、ソルダーレジスト等の保護膜８で被覆されている。
なお、上記したキャビティ１底部に露出した実装用端子２や最外層に露出した実装用端子３などを含む導体パターンの構成は、任意であり、図示したものに限られないことはもちろんである。また、配線層は６層である必要はなく何層であってもよいが、小型化、高密度化の要請から３層以上とされる。
キャビティ内部に電子部品を実装するには、その電子部品の電極と電気的に接続するための実装用端子が必要となる。その実装用端子は、図１及び図２に示す符号２のようにキャビティ底面に設けられていることが好ましいが、キャビティ底面である必要はなく、多層プリント配線板の最上層のキャビティ開口部の周縁部など、電子部品の電極と接続可能な箇所に設けられていればよい。
この多層プリント配線板１００の上側プリント配線板の部分は、図１及び図２に示すように、キャビティ１となる開口部を設けた４層リジッド配線板１０及びそれと離間して配設された開口部を設けていない小面積の４層リジッド配線板３０とで構成されている。この多層プリント配線板１００の下側プリント配線板の部分は、全面的に、両面フレキシブル配線板２０で構成されている。リジッド配線板１０とリジッド配線板３０とは、両面フレキシブル配線板２０に形成された導体パターン２２より電気的に接続されている。なお、この例ではリジッド配線板３０はリジッド配線板１０に比べて小面積であるが、リジッド配線板３０はリジッド配線板１０と同程度の面積であってもよく、リジッド配線板３０にもキャビティとなる貫通穴があけられていてもよいことはもちろんである。
リジッド配線板１０の層間絶縁層１１、及び、リジッド配線板３０の層間絶縁層３１は、硬質な（リジッドな）絶縁層であり、例えば、ガラス繊維、アラミド繊維などの有機繊維の不織布、紙等の基材に、未硬化のエポキシ樹脂、ポリイミド樹脂、ビスマレイミド系樹脂、フェノール系樹脂等を含浸させたプリプレグ（例えばガラス―エポキシ系プリプレグ）を積層しガラス転移温度以上に加熱加圧して硬化させたものである。
フレキシブル配線板２０の層間絶縁層２１は、可撓性を有する柔軟な（フレキシブルな）絶縁層であり、例えば、液晶ポリマー、ポリイミド樹脂、ガラス布を基材としながら硬化後も柔軟性を有するプリプレグなどで構成される。
上側プリント配線板であるリジッド配線板１０及びリジッド配線板３０と、下側プリント配線板であるフレキシブル配線板２０とは、絶縁層７を介して積層され加熱加圧により一体化されている。フレキシブル配線板２０のリジッド配線板１０と接続する側の配線層２２の一部である接続ランド５と、リジッド配線板１０のフレキシブル配線板２０と接続する側の配線層１２の一部である接続ランド４との間は、層間接続導体６により導通されている。この層間接続導体６は、例えば、フレキシブル基板側の接続ランド５上に導電性ペーストをスクリーン印刷することにより形成された導体バンプを、その先端を絶縁層７となる未硬化のプリプレグに貫挿させ対向する接続ランド４に当接させて塑性変形して固化したものである。
このように、この多層プリント配線板１００は、ＩＣチップやセンサその他の電子部品を実装するための凹部であるキャビティ１を具備し、併せて、硬質性と柔軟性を兼ね備えた基板でもある。また、この多層プリント配線板１００は、スルーホールを用いていないから、高密度化が容易であり、製造工程も簡略化できる。
また、多層プリント配線板１００の一方の面側（図面下側）は、全面的にフレキシブル配線板２０で被覆されているため、フレキシブル配線板側の最外層に形成された導体パターン２２（実装用端子３）とソルダーレジスト（保護膜）８との厚みの違いはあるものの、実質的に平坦である。したがって、リジッド配線板１０の片面に部分的にフレキシブル配線板２０が積層された場合や、フレキシブル配線板の両面にリジッド配線板が積層された場合など、多層プリント配線板の両面が実質的に平坦でない場合に比べて、フレキシブル配線板とリジッド配線板との積層一体化が容易である。また、後に最外層の面に電子部品を実装する際も、多層プリント配線板１００の下面側が実質的に平坦であるから、平坦でない場合に比べて実装が容易になる。
ここで、図１のキャビティ１の周囲に点線で示すように、キャビティ１の底面を被覆している保護膜としてのソルダーレジスト８は、その一部をキャビティ１側壁下部に重なるように配設されている。このソルダーレジスト８は、キャビティ１底面を保護する保護膜としての役割を有するとともに、側壁部の傾斜を防止する絶縁性の支持膜でもある。
図３〜図８は、このキャビティ１側壁底部近傍の実施形態の複数の具体例を説明するための図である。図３〜図８は、図１のＢ線で囲んだ領域を、キャビティ１側壁の垂直断面に沿って、キャビティ１外側を図面左側に、キャビティ１内側を図面右側にして、その断面を模式的に示している。
図３〜図８において、符号１０は、リジッドな絶縁層１１と導体パターンからなる配線層１２とが交互に積層され導通されたリジッド配線板であり、キャビティ１及びその側壁を構成している上側プリント配線板でもある。符号２０は、フレキシブルな絶縁層２１と導体パターンからなる配線層２２を具備したフレキシブル配線板であり、キャビティ１底部を構成している下側プリント配線板でもある。図３〜図８において、キャビティ１側壁の導体パターンや層間接続部等の細部は図示を省略して模式的に示しており、実際には、導体パターンが側壁端面まで連続しているとは限らない。
図３〜図６に示すように、下側プリント配線板２０のキャビティ１底面の側壁から１ｍｍの近傍で、その一部を上側プリント配線板１０の下側に介在させて、絶縁性の支持膜６８を配設するとよい。そうすることで、図１０に示すようなキャビティ１となる貫通穴１４を設けた上側プリント配線板１０と、下側プリント配線板２０とをプリプレグ２７を介して積層して加熱加圧した際に、図２３に示すようなリジッド配線板１０のキャビティ側壁近傍の下側に積層されたプリプレグ２７が押しつぶされて、リジッド配線板１０のキャビティ側壁近傍部分が傾斜してしまうのを防止することができる。
絶縁性の支持膜６８としては、ソルダーレジストを用いることができる。一般に、プリント配線板の最外層となる実装面には、部分的にソルダーレジスト等の保護膜８を配設する。本発明においては、下側プリント配線板となるフレキシブル配線板２０の、キャビティ１側壁の下部となる位置の近傍に、リジッド配線板１０の下側に重なる領域とキャビティ１底面として露出する領域とに跨るように、絶縁性の支持膜６８としてのソルダーレジストを配設しておくとよい。そうすることで、製造工程を増やさずに絶縁性の支持膜６８を配設することができ、キャビティ側壁近傍部分の傾斜を防止することもできるという効果が得られる。ソルダーレジスト８のかわりに、フレキシブル配線板２０の製造工程において通常用いるフォトレジスト（図示せず）を用いてもよい。
絶縁性の支持膜６８は、図３に示すように上側プリント配線板と下側プリント配線板とが積層されている部分にのみ介在して配設されていればよいが、図４に示すように、キャビティ１の底面に配設される保護膜８としてのソルダーレジストと連続して配設してもよく、図５に示すように、キャビティ１の底面に配設される保護膜８としてのソルダーレジストと離間させて（間隙部９を設けて）配設してもよい。こうすることで、その上側に積層されているプリプレグ２７及び上側プリント配線板１０を支持することができるので、キャビティ１底面の側壁近傍の配線層１２の傾斜を防止することができ、上側プリント配線板１０の上面の平坦性を確保できる。
図５に示すように、キャビティ１の底面に配設される保護膜８としてのソルダーレジストと離間させて間隙部９を設けて配設した場合は、上下のプリント配線板を積層するために加熱加圧した際に、プリプレグ２７の含浸樹脂がキャビティ１内側に浸出するのを前記間隙部９でせき止める作用を奏することができる。
図６に示すように、絶縁性の支持膜６８を、上側プリント配線板１０の下側に介在させた部分よりもキャビティ１の内側の部分を高くさせて配設してもよい。そうすることで、上下のプリント配線板を積層一体化するために加熱加圧した際に、プリプレグ２７の含浸樹脂がキャビティ１内側に浸出するのをより確実にせき止めることができ、側壁部の傾斜を防止できる。さらに、絶縁性の支持膜６８のキャビティ内側のほうの端部と、その内側に配設するソルダーレジスト等の保護膜８との間には、間隙部（ソルダーレジストも導体パターンも設けず、下側プリント配線板２０の絶縁層２１が露出した部分、又は、導体パターンのみが形成されて絶縁性の支持膜６８より低くなった部分）９を僅かに設けておくとよい。絶縁性の支持膜６８のキャビティ１内側の部分を高くさせて配設するには、図６に示すように、絶縁性の支持膜６８の下部にダミー導体パターン６９を形成するとよい。すなわち、予め、フレキシブル配線板２０の最外層に導体パターンを形成する際に、キャビティ底面の側壁近傍となる位置に、ダミー導体パターン６９を設けておくとよい。そして、その上に、ソルダーレジストにより絶縁性の支持膜６８を配設するとよい。そうすることで、製造工程を増やすことなく、キャビティ１側壁近傍の傾斜を防止することができると共にキャビティ１内側に浸出する樹脂量を抑えることができる。
図７〜図８に示すように、絶縁性の支持膜６８を配設するかわりに、下側プリント配線板２０のキャビティ１底面となる面側のキャビティ側壁部近傍下部となる位置に導体バンプを突設して、絶縁層７となる未硬化のプリプレグ２７に貫挿させて、支持部材６６としてもよい。この支持部材６６となる導体バンプは、図７に示すように、下側プリント配線板２０の最上層のキャビティ側壁部近傍下部に形成されたダミーパターン６９上に形設し、絶縁層を貫挿させて対向する上側プリント配線板１０の最下層の導体パターン１２に当接させて塑性変形させてもよい。この支持部材６６となる導体バンプは、図８に示すように、下側プリント配線板２０の最上層の側壁近傍下部の導体パターン２２上に設け、対向する上側プリント配線板１０の絶縁層１１に当接又は没入させてもよい。また、支持部材６６となる導体バンプの先端は、絶縁層７となる未硬化のプリプレグ２７を貫通せずに、絶縁層７の途中でとどまっていてもよい。
このように、下側プリント配線板２０のキャビティ１底面となる面側のキャビティ側壁近傍下部となる位置に突設する支持部材６６は、層間接続しないダミーバンプとして設けることが好ましいが、層間接続導体としての通常の導体バンプを、キャビティ側壁部近傍の下部となる位置に突設することで、支持部材６６としてもよい。キャビティ側壁下部近傍の配線パターンが複雑になった場合には、配線パターンの合間にダミーパターンやダミーバンプを設けることは困難となる。その場合には、層間接続導体としての通常の導体バンプを支持部材６６として共用することが効果的である。
いずれにしても、支持部材６６となる導体バンプは、上側プリント配線板１０の最下層の導体パターンと下側プリント配線板２０の最上層の導体パターンとの層間接続導体６となる導体バンプと同様の方法で同一工程にて、まとめて形成することができる。そうすることで、製造工程を増やすことなく、キャビティ１側壁近傍の傾斜を防止することができる。
図９〜図１２は、この多層プリント配線板１００の製造方法として最適な実施形態の一例を説明するための模式的な断面図である。図において波線で示した部分の右側又は左側は、省略されていることを示している。
まず、図９に示すように、キャビティとなる窓（貫通穴）を設ける上側プリント配線板として、窓をあけていないリジッド配線板１０を用意する。
リジッド配線板１０の構成は、必要な回路、電子部品を埋め込むのに必要な厚さ及び大きさ、モジュール基板として要求される厚さ（薄さ）及び大きさ、その他の設計事項を考慮して、適宜定められる。配線層は何層であってもよいが、予め、内層及び外層に導体パターンからなる配線層を形成し、層間接続導体で導通しておく。
リジッド配線板１０は、複数の配線層を有するリジッドプリント配線板として周知の材料及び方法により製造することができ、その材料や製造方法は特に限定されない。例えば、周知のスルーホール、レーザービアホールなどの層間接続法を用いたものでもよい。ここでは、一例として、Ｂ２ｉｔ（登録商標）と呼ばれる例えば特開平０６−３４２９７７号公報により知られる製法により、図９に模式的に示す４層の導体パターンを具備したリジッド配線板１０を製造した。
図９において、符号１１は、厚さ４０〜６０μｍのガラス−エポキシ系プリプレグの硬化物である硬質な絶縁層、符号１２は、厚さ１８μｍの電解銅箔を周知のフォトリソグラフィ技術を用いたパターニングにより形成された導体パターンである。符号１３は、電解銅箔又は導体パターンの上に形成されたポリマータイプの銀系の導電性ペーストの硬化物からなる略円錐形（例えば底面の直径０．１５ｍｍ、高さ６０〜１５０μｍ）の導体バンプを、未硬化のプリプレグに貫挿させ、導体パターン１２に当接させて、加圧加熱することにより、略円錐台形に塑性変形して固化した層間接続導体である。符号８はソルダーレジスト等の保護膜である。
図２及び図９に示すように、リジッド配線板１０の多層プリント配線板１００として外層になる側（図面上側）は、実装用端子３となる導体パターン領域を残して、ソルダーレジスト等の保護膜８で被覆されている。また、リジッド配線板１０のフレキシブル配線板２０と接続される側（図面下側）には、絶縁層を介してフレキシブル配線板２０と導通できるように、所定位置に接続ランド４が形成され、ソルダーレジスト等の保護膜８は形成されていない。電子部品を埋め込むキャビティ１となる貫通穴１４を形成する領域には、導体パターン等は形成されていない。
なお、層間接続導体１３は、この例では、上記したように導体パターン１２の所定位置に形成された略円錐形の導体バンプがリジッドな絶縁層１１を貫通して対向する導体パターンに当接して塑性変形して固化したもので構成されている。これにより、スルーホール、レーザービアホールなど孔をあけてその内壁をめっきするタイプの層間接続法による場合に比べて、導体パターンの微細化に対応でき、製造工程も簡略化できるという利点がある。
次に、図１０に示すように、このリジッド配線板１０に、電子部品実装用のキャビティ１とするための所望の大きさ及び形状で、リジッド配線板１０を貫通する窓（貫通穴）１４をあける。この窓１４は、ルーター加工、打ち抜き加工、ドリル加工、レーザー加工等によりあけることができる。粉塵の発生しにくい加工方法であることが好ましい。ここでは、一例として、ルーター加工により、リジッド配線板１０に窓１４をあけた。穴あけ後、例えばゴミ取りロール又は水洗などにより清掃し、リジッド配線板１０の窓１４の近傍に粉塵がない状態にした。
一方、図１１に示すように、リジッド配線板１０、３０の下側に積層されるフレキシブル配線板２０を用意する。フレキシブル配線板２０として、ここでは、リジッド配線板１０、３０と同じ幅で、かつ、リジッド配線板１０とリジッド配線板３０とを繋ぐのに必要十分な長さのものを用意した。そうすることで、図１に示す多層プリント配線板１００の裏面側が全面的にフレキシブル配線板２０となるため実質的に平坦になるので、フレキシブル配線板２０とリジッド配線板１０、３０との積層一体化が容易になる。
キャビティ１の底部を構成する下側プリント配線板としてのフレキシブル配線板の構成は、必要な回路、モジュール基板として要求される厚さ（薄さ）及び大きさ、その他の設計事項を考慮して、適宜定められる。下側プリント配線板の配線層は何層であってもよいが、下側プリント配線板には、予め、内層及び外層に導体パターンを形成しておく必要がある。配線層を複数にする場合には、各配線層間は、予め層間接続導体で導通しておく。
キャビティ１の底部を構成するフレキシブル配線板２０は、公知の材料や製造方法で製造することができ、その材料や製造方法は特に限定されない。ここでは、一例として、Ｂ２ｉｔ（登録商標）と呼ばれる例えば特開平０６−３４２９７７号公報により知られる製法により、図１１に模式的に示す２層の導体パターンを具備したフレキシブル配線板２０を製造した。
図１１において、符号２１は、硬化後にも通常のリジッド基板用のプリプレグよりも柔軟性を有する、フレキシブル基板用のプリプレグの硬化物からなるフレキシブルな絶縁層で、その厚さは４０〜６０μｍである。符号２２は、厚さ１８μｍの電解銅箔のパターニングにより形成された導体パターンである。符号２３は、電解銅箔又は導体パターンの上に形成されたポリマータイプの銀系の導電性ペーストの硬化物からなる略円錐形（例えば底面の直径０．１５ｍｍ、高さ６０〜１５０μｍ）の導体バンプを、フレキシブルな絶縁層２１に貫挿させ、導体パターン２２に当接させて、加圧加熱することにより、略円錐台形に塑性変形して固化した層間接続導体である。符号８はソルダーレジスト等の保護膜である。
図２及び図１１に示すように、フレキシブル配線板２０の多層プリント配線板１００として外層になる側（図面下側）は、実装用端子３となる導体パターン領域を残して、ソルダーレジスト等の保護膜８で被覆されている。また、フレキシブル配線板２０のリジッド配線板１０と接続される側（図面上側）には、絶縁層を介してリジッド配線板１０と導通できるように、所定位置に接続ランド５が形成され、ソルダーレジスト等の保護膜８は形成されていない。
次に、フレキシブル配線板２０とリジッド配線板１０、３０との層間接続導体とするため、用意した両面フレキシブル配線板２０の一方の面の導体パターン２２の所定位置（接続ランド５）に、略円錐形の導体バンプ２６を形成した。すなわち、板厚１５０μｍのステンレス又はアルミ合金等の材質からなる金属板の所定箇所に０．１５ｍｍ径の穴を明けたメタルマスクを用意し、このメタルマスクをフレキシブル配線板２０の片面側に位置決め配置して導電性ペーストを印刷し、この印刷された導電性ペーストの乾燥後、同一位置に再度印刷する方法で印刷を繰り返し、高さ６０〜１５０μｍの略円錐形の導体バンプ２６を必要数まとめて形成した。ここで、導体バンプ２６の底面の径及び高さは、この例には限定されず、配線間隔や貫通する絶縁層の厚さを考慮して適宜定められる。
一方、リジッド配線板１０、３０とフレキシブル配線板２０との間の接着性絶縁層７とするため、厚さ４０〜６０μｍの未硬化のプリプレグ２７を用意した。プリプレグ２７は、フレキシブル基板２０のリジッド配線板１０と積層される領域及びリジッド配線板１０と積層される領域に対応する大きさ及び形状のものを用意すればよい。したがって、プリプレグ２７にも、リジッド配線板１０と同様に、予め、ルーター加工等で窓（貫通穴）を形成した。
ここで、プリプレグ２７は、例えば、ガラス繊維、アラミド繊維などの有機繊維の不織布、紙等の基材に、電気絶縁性及び熱融着性を有する未硬化の合成樹脂を含浸させたフィルム状のシートである。プリプレグ２７としては、通常のリジッド基板の絶縁層と同様に、流動性の低い樹脂を含浸させたノンフロータイプのガラス−エポキシ系のプリプレグを用いることができる。
次に、図１２に示すように、導体バンプ２６の上にこのプリプレグ２７を当接させ、アルミ箔及びゴムシートを介して、たとえば１００℃に保持した熱板の間に配置し、１ＭＰａで１分間ほど加熱加圧することにより、導体バンプ２６の先端をこのプリプレグ２７を貫挿させて、導体バンプ２６の先端がこのプリプレグ２７から突き出したフレキシブル配線板２０を得た。
次に、図示を省略するが、導体バンプ２６の先端がこのプリプレグ２７から突き出したフレキシブル配線板２０と、窓１４をあけたリジッド配線板１０とを、導体バンプ２６の先端とリジッド配線板１０の接続ランド４とが対向するように位置合わせして、積層配置し、ガラス転移温度以上の温度に保持した熱板の間に配置し、例えば２ＭＰａで数十分〜１時間ほど加熱加圧した。硬化後、冷却してから取り出して、図１及び図２に示すキャビティ付き多層プリント配線板１００を得た。
図１及び図２に示すキャビティ付き多層プリント配線板１００は、以上のようにして製造される。
なお、上記において、層間接続導体や支持部材となる導体バンプとしては、たとえば銀、金、銅、半田粉などの導電性粉末、これらの合金粉末もしくは複合（混合）金属粉末と、たとえばポリカーボネート樹脂、ポリスルホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノール樹脂、ポリイミド樹脂などのバインダー成分とを混合して調製されたペースト状の導電性組成物（導電性ペースト）、あるいは導電性金属などで構成することができる。導体バンプを導電性組成物で形成する場合、たとえば比較的厚いメタルマスクを用いた印刷法により、アスペクト比の高いバンプを形成することができる。導電性金属で導体バンプを形成する手段としては、（ａ）ある程度形状もしくは寸法が一定の微小金属魂を、粘着剤層を予め設けておいた導電性金属層面に散布し、選択的に固着させる（このときマスクを配置して行ってもよい）、（ｂ）電解銅箔面にめっきレジストを印刷・パターニングして、銅、錫、金、銀、半田などめっきして選択的に微小な金属柱（バンプ）を形成する、（ｃ）導電性金属層面に半田レジストの塗布・パターニングして、半田浴に浸漬して選択的に微小な金属柱（バンプ）を形成する、（ｄ）金属板の一部をレジストにて被覆し、エッチングして微小な金属バンプを形成する、などが挙げられる。ここで、導体バンプに相当する微小金属魂ないし微小な金属柱は、異種金属を組み合わせて成る多層構造、多層シェル構造でもよい。たとえば銅を芯にし表面を金や銀の層で被覆して耐酸化性を付与したり、銅を芯にし表面を半田層被覆して半田接合性をもたせたりしてもよい。なお、本発明において、導体バンプを導電性組成物で形成する場合には、めっき法などの手段で行う場合に較べて、さらに工程など簡略化し得るので、低コスト化の点で有効である。
本実施形態では、上側プリント配線板として、２つのリジッド配線板をそれぞれ離間させて、キャビティ底部を構成するフレキシブル配線板２０の上に積層配置した例を示した。これに限られず、上側プリント配線板としてのリジッド配線板は１つでもよい。すなわち、図面右側に示されたリジッド配線板３０を備えない構成の多層リジッド−フレキシブル配線板であってもかまわない。また、配線層数はこれに限られるものではなく、他の層数であっても同様に実施できることはもちろんである。
次に、キャビティ１底面の側壁近傍にキャビティ内外に跨って連続する導体パターンがある場合の実施形態について、図１３〜図１５を参照して説明する。上記の実施形態と共通する部分については、原則として同じ符号を付し、説明を省略する。
図１３は、この実施形態に係る多層プリント配線板２００をキャビティ１側から見た平面図である。図１４は、図１３のＣ−Ｃ線に沿った垂直断面を模式的に示した断面図である。図１５は、図１３のＤ−Ｄ線に沿った垂直断面を模式的に示した断面図である。
図１３及び図１４に示すように、この多層プリント配線板２００の下側プリント配線板となっているフレキシブル配線板２２０には、キャビティ１底面の側壁近傍に、キャビティ内外に跨って連続する導体パターンが形成されている。それらの導体パターンの一部は実装用端子２としてキャビティ１内に露出している。その他の構成は、図１及び図２で示したのと同様である。製造方法も、上記の実施形態と同様である。
ここで、Ｃ−Ｃ線に沿った垂直断面においては、図１４に示すように、キャビティ１底面のキャビティ側壁部近傍には、実装用端子２と連続した導体パターンが形成されているため、ソルダーレジスト８は配設されていない。しかし、実装用端子２と連続した導体パターンが形成されていない部分、例えば、Ｄ−Ｄ線に沿った垂直断面においては、図１５に示すように、キャビティ１底面のキャビティ側壁部近傍には、その一部をキャビティ側壁下部に介在させて、ソルダーレジスト８からなる支持膜６８が配設されている。この支持膜６８により、キャビティ１側壁部近傍のリジッド配線板２１０及び絶縁層７（プリプレグ２７）を支持することができ、キャビティ１側壁部近傍の傾斜を防止することができる。なお、図示を省略するが、このような、キャビティ内外に跨って連続する導体パターンが形成されている場合の実施形態においても、図５〜図８に例示したのと同様の構成にしてもよいことはもちろんである。すなわち、支持膜６８を保護膜８と離間させて配設してもよく、支持膜のかわりに、導体バンプを下側プリント配線板上面のキャビティ１側壁部下部に突設してもよい。
次に、他の実施形態について、図１６〜図１８を参照して説明する。上記実施形態と共通する部分については、原則として同じ符号を付し、説明を省略する。
図１６は、他の実施形態に係る多層プリント配線板３００をキャビティ１側から見た平面図である。図１７は、図１６のＥ−Ｅ線に沿った垂直断面を模式的に示した断面図である。図１８は、図１６のＦ−Ｆ線に沿った垂直断面を模式的に示した断面図である。
図１６及び図１７に示すように、この多層プリント配線板３００は、上側プリント配線板、下側プリント配線板ともに、リジッド配線板を用いた例である。すなわち、この多層プリント配線板３００は、電子部品を埋め込む開口部を有するキャビティ１を設けた上側プリント配線板である４層リジッド配線板３１０と開口部を設けていない下側プリント配線板である４層リジッド配線板３２０とが絶縁層７を介して積層一体化されたキャビティ付き８層リジッドプリント配線板である。上側プリント配線板３１０と下側プリント配線板３２０とは同じ外形を有している。キャビティ１底面には、４個の実装用端子２がキャビティ１内に露出している。その他の構成は、図１及び図２で示したのと同様である。製造方法も、上記の実施形態と同様である。
このようにリジッド配線板どうしを絶縁層を介して積層一体化する場合であっても、図１８に示すように、キャビティ１底面の側壁部近傍には、その一部をキャビティ側壁下部に介在させて、ソルダーレジスト８からなる絶縁性の支持膜６８が配設されている。この支持膜６８により、キャビティ１側壁部近傍のリジッド配線板３１０及び絶縁層７（プリプレグ２７）を支持することができ、キャビティ１側壁部近傍の傾斜を防止することができる。
図示を省略するが、この実施形態においても、図３〜図８に例示したのと同様の構成にしてもよいことはもちろんである。すなわち、図３に例示したのと同様に、支持膜６８を、キャビティ１側壁部近傍下部の上側プリント配線板３１０と下側プリント配線板３２０とが積層されている部分にのみ介在させて配設してもよい。支持膜６８を、図４と同様に保護膜８としてのソルダーレジストと連続して配設してもよく、図５、図６と同様に離間させて配設してもよい。支持膜６８のかわりに、図７、図８と同様に導体バンプをキャビティ１側壁部下部に突設して支持部材６６としてもよい。
以上で述べてきたキャビティ側壁部近傍での上側プリント配線板の傾斜の問題と同様の問題は、例えばプリント配線板１０の端部の側壁近傍でも問題となる場合があり、そのような場合は本発明の解決手段と同様の方法を適用できる。
［その他］
図１９〜図２２は、本発明の実施形態に係る多層プリント配線板のキャビティ１内部に電子部品７０を実装した様々な例を模式的に示した断面図である。
図１９〜図２２に示すように、キャビティ付き多層プリント配線板を製造した後、キャビティ１内には、電子部品７０を実装することができる。キャビティ付き多層プリント配線板の具体的な構成や電子部品の接続方式は、これらの図に示すものに限られず、いろいろの態様をとり得る。
図１９は、側面に複数の電極端子７１を備えた電子部品７０がキャビティ１内部に載置され、その電子部品７０の各電極端子７１が、キャビティ１底面に設けられた各実装用端子２に、半田ボール７２により各々接続された例を示している。キャビティ１の底面には側壁部下部に跨ってソルダーレジスト８が配設されており、保護膜としての役割と共に、キャビティ側壁部近傍の傾斜を防止する支持膜としての役割を果たしている。本発明の多層プリント配線板は、このような構成で電子部品７０をキャビティ１内に実装するためのものであってもよい。なお、半田ボール７２に限らず、半田バンプ、導電性ペーストバンプ、その他のバンプ等で接続してもよいことはもちろんである。
図２０は、一方の主面に複数の電極７１を備えた電子部品７０が、電極端子７１面をキャビティ開口部側に向けてキャビティ１内部に載置され、その電子部品７０の各電極端子７１が、キャビティ１底面に設けられた各実装用端子２に、ボンディングワイヤ７３により各々接続された例を示している。この例では、図１３及び図１４に示したのと同様に、キャビティ１の底面には側壁部下部とキャビティ内側に跨って導体パターン２が形設されているので、ソルダーレジスト８が配設されていない。しかし、この場合においても、図１５及び図４〜図６に示すように、キャビティ側壁部近傍の他の部分には、下側プリント配線板上面には、キャビティ１の側壁部下部とキャビティ内側底面に跨ってソルダーレジスト等からなる支持膜が配設されている。もちろん、図７〜図８に示すように、下側プリント配線板上面のキャビティ側壁部近傍下部には、導体バンプ等からなる支持部材が突設されていてもよい。本発明の多層プリント配線板は、このような構成で電子部品７０をキャビティ１内に実装するためのものであってもよい。
図２１は、一方の主面に複数の電極端子７１を備えた電子部品７０が、電極端子７１面をキャビティ開口部側に向けてキャビティ１内部に載置され、その電子部品７０の各電極端子７１が、リジッド配線板１０の最外層のキャビティ側壁近傍に設けられた各実装用端子３に、ボンディングワイヤ７３により各々接続された例を示している。この例のように、電子部品７０の各電極端子７１と接続される実装用端子はキャビティ１底面に設けられていなくてもよく、ソルダーレジストからなる保護膜８は、キャビティ底面内側のほうに連続して配設されていなくてもよい。その場合であっても、キャビティ底面の側壁近傍には、その一部をキャビティ側壁部下部に介在させて、ソルダーレジスト８からなる支持膜が配設されている。この支持膜を設けることにより、キャビティ側壁部近傍の傾斜を防止できる。もちろん、図７〜図８に示すように、下側プリント配線板上面のキャビティ側壁部近傍下部には、導体バンプ等からなる支持部材が突設されていてもよい。本発明の多層プリント配線板は、このような構成で電子部品７０をキャビティ１内に実装するためのものであってもよい。
図２２は、図１９に示したようにキャビティ内に電子部品を実装した上で、キャビティ１の開口部を塞ぐように他の電子部品７０を搭載し、その各電極端子７１を、リジッド配線板１０の最外層に設けられた各実装用端子３に、ボンディングワイヤ７３により各々接続された例を示している。本発明の多層プリント配線板は、このような構成で電子部品を接続するものであってもよい。
キャビティ内に実装される電子部品の接続方法は、これらに限られず、いろいろの形態を採ることができる。
上記説明したように、キャビティ内に実装される電子部品の構成やその接続方法はいろいろの形態を採り得るが、いずれの場合であっても、キャビティ側壁部近傍下部には、ソルダーレジスト等からなる絶縁性の支持膜又は導体バンプからなる支持部材が配設されている。したがって、キャビティ側壁部近傍の傾斜を防止することができる。
本発明の一実施形態に係るキャビティ付き多層プリント配線板のキャビティ開口部側から見た平面図。 図１のＡ−Ａ線に沿った断面を模式的に示した断面図。 キャビティ側壁近傍の一例を拡大して断面を模式的に示した断面図。 キャビティ側壁近傍の他の一例を拡大して断面を模式的に示した断面図。 キャビティ側壁近傍の他の一例を拡大して断面を模式的に示した断面図。 キャビティ側壁近傍の他の一例を拡大して断面を模式的に示した断面図。 キャビティ側壁近傍の他の一例を拡大して断面を模式的に示した断面図。 キャビティ側壁近傍の他の一例を拡大して断面を模式的に示した断面図。 キャビティ付き多層プリント配線板の製造方法を説明するための模式的断面図。 キャビティ付き多層プリント配線板の製造方法を説明するための模式的断面図。 キャビティ付き多層プリント配線板の製造方法を説明するための模式的断面図。 キャビティ付き多層プリント配線板の製造方法を説明するための模式的断面図。 本発明の他の実施形態に係るキャビティ付き多層プリント配線板のキャビティ開口部側から見た平面図。 図１３のＣ−Ｃ線に沿った断面を模式的に示した断面図。 図１３のＤ−Ｄ線に沿った断面を拡大して模式的に示した断面図。 本発明の他の実施形態に係るキャビティ付き多層プリント配線板のキャビティ開口部側から見た平面図。 図１６のＥ−Ｅ線に沿った断面を模式的に示した断面図。 図１６のＦ−Ｆ線に沿った断面を拡大して模式的に示した断面図。 本発明の実施形態に係る多層プリント配線板のキャビティ内に電子部品を実装した例を示す図。 本発明の実施形態に係る多層プリント配線板のキャビティ内に電子部品を実装した例を示す図。 本発明の実施形態に係る多層プリント配線板のキャビティ内に電子部品を実装した例を示す図。 本発明の実施形態に係る多層プリント配線板のキャビティ内及びキャビティ上部に電子部品を実装した例を示す図。 従来のキャビティ側壁部近傍の問題点を説明するための模式的断面図。
符号の説明
１…キャビティ、１ａ…キャビティ内側壁、２，３…実装用端子、４，５…接続ランド、６…導体バンプ（層間接続導体）、７…プリプレグの硬化物（絶縁層）、８…ソルダーレジスト、９…間隙部、１０…リジッド配線板（上側プリント配線板）、１１…硬質な絶縁層、２０…フレキシブル基板（下側プリント配線板）、２１…柔軟な絶縁層、１２，２２,３２，９１２…導体パターンからなる配線層、１３，２３,３３…層間接続導体、１４…窓（貫通穴）、２６…導体バンプ、２７…未硬化のプリプレグ、６６…支持部材（バンプ）、６８…支持膜（ソルダーレジスト）、６９…ダミーパターン、７０…電子部品、７１…電極端子、７２…半田ボール、７３…ボンディングワイヤ、１００，２００，３００…キャビティ付き多層プリント配線板。

Claims (6)

  1. 電子部品実装用のキャビティとなる貫通穴をあけた上側プリント配線板と、前記キャビティの底面を構成する下側プリント配線板とが一体化されるように絶縁層を介して積層されている多層プリント配線板であって、
    前記キャビティの前記底面上から、前記絶縁層と前記下側プリント配線板との間の一部まで延在するように、絶縁膜がさらに設けられていること
    を特徴とする多層プリント配線板。
  2. 前記絶縁膜が、前記キャビティの前記底面上において、間隙を有して隔てられた部位を有することを特徴とする請求項１記載の多層プリント配線板。
  3. 前記絶縁膜が、前記絶縁層と前記下側プリント配線板との間に延在させた部分よりも前記キャビティの前記底面上に設けた部分において、高い位置まで形成されていること特徴とする請求項１または２記載の多層プリント配線板。
  4. 電子部品実装用のキャビティとなる貫通穴をあけた上側プリント配線板と、前記キャビティの底部を構成する下側プリント配線板とが一体化されるように絶縁層を介して積層されている多層プリント配線板であって、
    前記キャビティの前記底面の近傍において、前記絶縁層に没入されるように前記下側プリント配線板上に突設された導体バンプをさらに有すること
    を特徴とする多層プリント配線板。
  5. 前記上側プリント配線板と前記下側プリント配線板とを電気的に導通させるように前記絶縁層を貫通して設けられた層間接続導体をさらに具備し、
    前記層間接続導体が、前記導体バンプと同じ材質であること
    を特徴とする請求項４記載の多層プリント配線板。
  6. 前記導体バンプおよび前記層間接続導体が、導電性組成物の固化物からなることを特徴とする請求項５記載の多層プリント配線板。
JP2006087566A 2006-03-28 2006-03-28 多層プリント配線板 Expired - Fee Related JP4935139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006087566A JP4935139B2 (ja) 2006-03-28 2006-03-28 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006087566A JP4935139B2 (ja) 2006-03-28 2006-03-28 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2007266196A JP2007266196A (ja) 2007-10-11
JP4935139B2 true JP4935139B2 (ja) 2012-05-23

Family

ID=38638909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006087566A Expired - Fee Related JP4935139B2 (ja) 2006-03-28 2006-03-28 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP4935139B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176500B2 (ja) * 2007-11-22 2013-04-03 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
CN102612265B (zh) 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
JP5186927B2 (ja) * 2008-01-18 2013-04-24 パナソニック株式会社 立体プリント配線板
JP5251212B2 (ja) * 2008-03-31 2013-07-31 パナソニック株式会社 立体プリント配線板
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
TWI392404B (zh) 2009-04-02 2013-04-01 Unimicron Technology Corp 線路板及其製作方法
JP2010267845A (ja) * 2009-05-15 2010-11-25 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
TWI399140B (zh) 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
TWI513385B (zh) * 2010-02-12 2015-12-11 Lg Innotek Co Ltd 具有孔洞的印刷電路板及其製造方法
US8519270B2 (en) 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101775150B1 (ko) 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
US8735739B2 (en) 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6118170B2 (ja) * 2013-05-10 2017-04-19 日本特殊陶業株式会社 多層セラミック基板およびその製造方法
JP2015138957A (ja) * 2014-01-24 2015-07-30 クローバー電子工業株式会社 多層プリント配線基板の製造方法
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
KR102501905B1 (ko) * 2017-11-09 2023-02-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP7066603B2 (ja) * 2018-12-20 2022-05-13 京セラ株式会社 配線基板および実装構造体
CN113747661B (zh) * 2020-05-29 2023-01-17 庆鼎精密电子（淮安）有限公司 具有内埋电子元件的线路板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259646A (ja) * 1992-03-10 1993-10-08 Toshiba Corp プリント配線板の製造方法
JPH08130372A (ja) * 1994-10-31 1996-05-21 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH0982837A (ja) * 1995-09-20 1997-03-28 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP3985782B2 (ja) * 2003-12-10 2007-10-03 松下電器産業株式会社 多層プリント配線板とその製造方法
JP4304117B2 (ja) * 2004-04-21 2009-07-29 日本メクトロン株式会社 多層回路基板およびその製造方法

Also Published As

Publication number Publication date
JP2007266196A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4935139B2 (ja) 多層プリント配線板
JP5034289B2 (ja) 多層プリント配線板及びその製造方法
JP5168838B2 (ja) 多層プリント配線板及びその製造方法
JP5082321B2 (ja) 多層プリント配線板及びその製造方法
EP2592915B1 (en) Manufacturing method for laminated wiring board
US20060180344A1 (en) Multilayer printed wiring board and process for producing the same
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JPWO2007135737A1 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP4863076B2 (ja) 配線基板及びその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP4538513B2 (ja) 多層配線板の製造方法
JP2004311786A (ja) 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法
JP5621311B2 (ja) 回路基板の製造方法
JP4330855B2 (ja) 配線板の製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
KR20120124845A (ko) 인쇄회로기판의 제조 방법
JP4978709B2 (ja) 電子部品内蔵配線基板
JP2007116188A (ja) 多層プリント配線板及びその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees