JP4513074B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP4513074B2 JP4513074B2 JP34603898A JP34603898A JP4513074B2 JP 4513074 B2 JP4513074 B2 JP 4513074B2 JP 34603898 A JP34603898 A JP 34603898A JP 34603898 A JP34603898 A JP 34603898A JP 4513074 B2 JP4513074 B2 JP 4513074B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- complementary
- memory device
- semiconductor memory
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000000295 complement effect Effects 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 5
- 239000000758 substrate Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 38
- 238000010168 coupling process Methods 0.000 description 38
- 238000005859 coupling reaction Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特にツイストされたビットライン構造を有する高集積半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置の高集積化及び大容量化の趨勢に従って、半導体メモリ装置における隣接したビットライン間の間隔は徐々に狭くなっている。隣接したビットライン間の間隔が狭くなると、隣接したビットライン間に発生する結合キャパシタンスが増加し、これにより、リーク雑音が増加する。
【０００３】
図１は、従来の半導体メモリ装置におけるツイストされたビットライン構造を示す回路図である。図１を参照すれば、従来の半導体メモリ装置は、一つのメモリブロック100に多数の感知増幅器121〜126、多数のビットライン対(BLi,/BLi;i=0,1,2,3,4,5)、多数本のワ−ドライン(WLn;n=0,1,2,...)及びメモリセルアレイ141を備える。
【０００４】
メモリセルアレイ141は、多数のメモリセルMを備えており、多数の感知増幅器(121〜126)は、メモリセルアレイ141の両側に配置される。
【０００５】
感知増幅器121〜126には ビットライン対BLi,/BLiが各々一本ずつ連結されて、ビットライン対BLi,/BLiは、対応するビットラインBLiと相補ビットライン/BLiがその中央部でツイストされた構造を有する。
ワ−ドラインWLnは、ビットライン対BLi,/BLiと絶縁された状態で直交している。ワ−ドラインWLnとビットラインBliとが交差する交差点には、メモリセルMが各々一つずつ形成される。即ち、メモリセルMは、一本のワ−ドラインに着目すると、一本おきに選択されるビットライン(相補ビットラインを含む)との交差点に配置される。
【０００６】
ここで、図１に示すメモリブロック100では、多数本のメモリセルMの中から所定のセル101が選択された時にビットライン対BL2,/BL2に発生する結合キャパシタンスについて説明する。
【０００７】
セル101が選択された場合について考えると、セル101の電荷共有に影響を与える結合キャパシタンスは、セル101に連結されたビットラインBL2に発生する結合キャパシタンスと、セル101に連結された相補ビットライン/BL2に発生する結合キャパシタンスとに分けることができる。この場合、セル101周辺のビットラインBL1,BL3では、電荷共有動作が起こらないため、セル101のビットラインBL2が有する結合キャパシタンス成分は全くない。セル101が感知増幅器123により感知される時に影響を及ぼす相補ビットライン/BL2の結合キャパシタンス成分は、セル101のビットラインBL2による(1/2)Cbb1及び(1/2)Cbb2と、セル103のビットラインBL1による(1/2)Cbb3と、セル105の相補ビットライン/BL3による(1/2)Cbb4である。従って、セル101のビットラインBL2に発生する全体の結合キャパシタンスCbbtは、（１）式の通りである。
【０００８】
Cbbt＝（1/2)Cbb1＋(1/2)Cbb2＋(1/2)Cbb3＋(1/2)Cbb4 ・・・（１）
ここで、Cbb1、Cbb2、Cbb3及びCbb4は同一な容量なので、セル101のビットラインBL2に発生する全体キャパシタンスCbbtは、（２）式の通りである。
【０００９】
Cbbt＝2Cbb ・・・（２）
ここで、Cbbは、ビットライン間に発生する一般の結合キャパシタンスの大きさである。
【００１０】
前述したように、従来の技術によると、セル101が選択される場合において、セル101に連結されたビットラインBL2に発生する結合キャパシタンスCbbtは、一般の結合キャパシタンスCbbの2倍に達するため、これによるリーク雑音が非常に大きくなる。このようなリーク雑音を減少させるためには、ビットライン間に発生する結合キャパシタンスを減少させなければならない。
【００１１】
又、米国特許第5144583号に示された第31図によると、三本のビットライン／相補ビットラインが相互にツイストされている。このツイストされる部分のビットライン／相補ビットラインは、相異なる導電物質で構成される。即ち、二つの導電物質が必要される。この二つの導電物質を使用してビットライン／相補ビットラインをツイストさせると、面積が増加する。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、ビットラインに発生する結合キャパシタンスを減少させた半導体メモリ装置を提供することにある。
【００１３】
本発明の他の目的は、ツイストさせるビットライン及び相補ビットラインが占める面積が小さい半導体メモリ装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、本発明は、例えば、メモリセルアレイの両側に配置された第１及び第２感知増幅器と、前記第１感知増幅器に連結されると共に当該連結部分において互いに隣接して配置された第１ビットライン及び第１相補ビットラインと、前記第２感知増幅器に連結された第２ビットライン及び第２相補ビットラインとを備え、前記第２ビットライン及び第２相補ビットラインの中の１本は前記第１ビットライン及び第１相補ビットラインの中の１本の外側に配置された半導体メモリ装置において、前記第１ビットライン及び第１相補ビットラインの中の１本が、前記第１ビットライン及び第１相補ビットラインの中の他の１本と第２ビットライン及び第２相補ビットラインの中の１本とツイストされていることを特徴とする。
【００１５】
前記本発明によれば、例えば、半導体メモリ装置のリーク雑音を減少させることができる。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
図２は、本発明の好適な実施の形態に係る半導体メモリ装置のメモリブロックの構造を示す回路図である。図２に示すように、本発明の好適な実施の形態に係る半導体メモリ装置のメモリブロック200は、多数本のビットライン対(BLi,/BLi;i=0,1,2,3,4,5)、多数本のワ−ドライン(WLn;n=0,1,2,...)、メモリセルアレイ211及び多数の感知増幅器SA0〜SA5を備える。
【００１７】
メモリセルアレイ211は、多数のメモリセルMを備えており、多数の感知増幅器SA0〜SA5は、メモリセルアレイ211の両側に配置される。多数のワ−ドラインWLnは、ビットライン対BLi,/BLiと絶縁させて、該ビットライン対BLi,/BLiと交差するように配置される。
【００１８】
多数のメモリセルMは、ビットライン対BLi,/BLiとワ−ドラインWLnとが交差する所定の交差点に各々一ずつ配置される。より詳しくは、メモリセルMは、ワ−ドラインWLnのうち一本のワ−ドラインに着目すると、所定の交差点に一つずつ形成されると共に連続する交差点のうち隣り合う２つの交差点を単位として、当該単位おきに交互に配置される。また、メモリセルMは、例えば、各々MOSトランジスタとMOSキャパシタで構成される。
【００１９】
多数の感知増幅器SA0〜SA5は、ビットライン対BLi,/BLiに各々一つずつ連結される。さらに具体的には、感知増幅器SA0はビットライン対BL0,/BL0に連結され、感知増幅器SA1はビットライン対BL1,/BL1に連結され、感知増幅器SA2はビットライン対BL2,/BL2に連結され、感知増幅器SA3はビットライン対BL3,/BL3に連結され、感知増幅器SA4はビットライン対BL4、/BL4に連結され、感知増幅器SA5はビットライン対BL5,BL5に連結される。
ビットライン対BLi,/BLiにおける隣接した二つのビットライン対において、一方のビットライン対が、他のビットライン対を構成する二本のビットラインの内側に形成される区間がある。さらに具体的には、ビットライン対BL0,/BL0はビットライン対BL1,/BL1の内側に形成される区間があり、ビットライン対BL2,/BL2はビットライン対BL3,/BL3の内側に形成される区間があり、ビットライン対BL4,/BL4はビットライン対BL5,/BL5の内側に形成される区間がある。
【００２０】
前記隣接した二組のビットライン対を各々構成する二本のビットラインは、該二本のビットラインの一端（図中の左端）から中央部までは、互いに隣り合った位置関係を保つ。また、隣接した二組のビットライン対を各々構成する二本の相補ビットラインは、互いに隣り合った位置関係を保ちながら、該二本の相補ビットラインの中央部で２度折れ曲がって進路を変える。また、該二本のビットラインのうち一方のビットラインは、中央部で二度折れ曲がって進路を変え、その後は前記二本の相補ビットラインのうちの一本の相補ビットラインと隣り合った位置関係を保ちながら、該一方のビットラインの他端（図中の右端）まで進む。
【００２１】
具体的には、ビットライン対BL0,/BL0のうちビットラインBL0は、その一端から中央部まではビットライン対BL1,/BL1のうちビットラインBL1と隣接している。相補ビットライン/BL0,/BL1は、その中央部で二度折れ曲がって進路を変える。ビットライン対BL0,/BL0のうちビットラインBL0は、相補ビットライン/BL0,/BL1が折れ曲がった部分で該相補ビットライン/BL0,/BL1とツイストされて、その後、ビットライン対BL0,/BL0のうちビットラインBL0は、ビットライン対BL1,/BL1の相補ビットライン/BL1と隣接される。
【００２２】
また、ビットライン対BL2,/BL2のうちビットラインBL2は、その一端から中央部まではビットライン対BL3,/BL3のうちビットラインBL3と隣接している。相補ビットライン/BL2,/BL3は、その中央部で二度折れ曲がって進路を変える。ビットライン対BL2,/BL2のうちビットラインBL2は、相補ビットライン/BL2,/BL3が折れ曲がった部分で該相補ビットライン/BL2,/BL3とツイストされて、その後、ビットライン対BL2,/BL2のうちビットラインBL2は、ビットライン対BL3,/BL3の相補ビットライン/BL3と隣接される。
【００２３】
また、ビットライン対BL4,/BL4のうちビットラインBL4は、その異端から中央部まではビットライン対BL5,/BL5のうちビットラインBL5と隣接している。相補ビットライン/BL4,/BL5は、その中央部で二度折れ曲がって進路を変える。ビットライン対BL4,/BL4のうちビットラインBL4は、相補ビットライン/BL4,/BL5が折れ曲がった部分で該相補ビットライン/BL4,/BL5とツイストされて、その後、ビットライン対BL4、/BL4のうちビットラインBL4は、ビットライン対BL5,/BL5の相補ビットライン/BL5と隣接される。
【００２４】
相補ビットライン/BL0、/BL1、/BL2、/BL3、/BL4、/BL5は、設計方式に従って各々二箇所以上の部分で折り曲げて進路を変更してもよい。
【００２５】
ビットライン222と相補ビットライン223は、導電物質、例えばメタルで形成され、ビットラインBL0が相補ビットライン/BL0及び相補ビットライン/BL1とツイストされるライン221は、異なる導電物質、例えばポリサイドで形成される。ビットラインBL0の中でビットライン222とビットライン221は、接合点231,232を通じて相互に連結される。
【００２６】
感知増幅器SA0〜SA5は、その番号順に、左側、右側、左側・・・のように交互に配置される。即ち、感知増幅器SA0,SA2,SA4は、図２の左側に配置されて、感知増幅器SA1,SA3,SA5は、感知増幅器SA0,SA3,SA4の反対側に配置される。
【００２７】
このように隣接した二個のビットライン対の中で一本のビットラインのみが二つの相補ビットラインとツイストさせることにより、ツイストされるビットライン対の形成が容易になる。
【００２８】
図３は、図２に示されたビットライン対BLi,/BLiのうち一本のビットラインBL3に発生する結合キャパシタンスを説明するための回路図である。図３に示されたメモリセルM0〜M5の中でセルM3が選択された時、ビットライン対BL3,/BL3に発生する結合キャパシタンスに関して説明する。
セルM3が選択されると、セルM3の電荷共有に影響を与える結合キャパシタンスは、セルM3に連結されたビットラインBL3に発生する結合キャパシタンスと、セルM3に関する相補ビットライン/BL3に発生する結合キャパシタンスとに区分される。
セルM3に連結されたビットラインBL3に発生する結合キャパシタンスには、セルM0との間で電荷共有がなされるビットラインBL0による結合キャパシタンス(1/2)Cbb1と、セルM2との間で電荷共有がなされるビットラインBL2による結合キャパシタンス(1/2)Cbb2とがある。
【００２９】
セルM3に関する相補ビットライン/BL3に発生する結合キャパシタンスには、セルM2との間で電荷共有がなされるビットラインBL2による結合キャパシタンス(1/2)Cbb3と、セルM5との間で電荷共有がなされるビットラインBL5による結合キャパシタンス(1/2)Cbb4とがある。
【００３０】
ここで、セルM2に連結されたビットラインBL2による結合キャパシタンス(1/2)Cbb2,(1/2)Cbb3は、セルM3に連結されたビットラインBL3及び相補ビットライン/BL3に対して同様の影響を与えるので、これらの影響は互いに相殺され、無視することができる。従って、セルM3が選択されてセルM3に貯えられたデ−タが感知増幅器SA3により感知される時、これに影響を与える結合キャパシタンスは、セルM0に連結されたビットラインBL0による結合キャパシタンス(1/2)Cbb1と、セルM5に連結されたビットラインBL5による結合キャパシタンス(1/2)Cbb4のみである。即ち、セルM3に連結されたビットラインBL3に発生する全体の結合キャパシタンスCbbtは、（３）式の通りである。
【００３１】
Cbbt＝(1/2)Cbb1＋(1/2)Cbb4 ・・・（３）
ここで、Cbb1及びCbb4は相互同一な容量であるため、セルM3に連結されたビットラインBL3に発生する全体の結合キャパシタンスCbbtは、（４）式の通りである。
【００３２】
Cbbt＝1Cbb ・・・（４）
ここで、Cbbは、各ビットライン間に発生する一般の結合キャパシタンスである。
【００３３】
図４は、従来の半導体メモリ装置のツイストされたビットライン構造と、本発明の好適な実施の形態に係る半導体メモリ装置のツイストされたビットライン構造とにおいて、結合キャパシタンスが読み出す時にデ−タに及ぼす影響を比較した図面である。図４を参照して、結合キャパシタンス(1/2)Cbb1,(1/2)Cbb4がビットライン対BL3,/BL3の動作に及ぼす影響を説明する。
先ず、メモリセルM3にデ−タ"1"が貯えられていると仮定する。この状態でワ−ドラインWL0がアクティブになると、ビットラインBL3の電圧VBLはメモリセルM3との電荷共有により上昇し、相補ビットライン/BL3の電圧501は結合キャパシタンス1Cbbにより相補ビットライン/BL3のプリチャ−ジ電圧Vpreから所定のレベルV1まで上昇する。この上昇分(V1-Vpre)は、従来の上昇分(V2-Vpre)の半分程度である。従って、本発明の好適な実施の形態によれば、リーク雑音が低減される。
【００３４】
前述したように、本発明によると、ビットライン対BLi,/BLiに発生する結合キャパシタンスを減少させることができるため、ビットライン対BLi,/BLiに発生するリーク雑音が低減される。従って、ビットライン対BLi,/BLiの形成が容易であり、ビットライン対BLi,/BLiをツイストさせるための面積を減少させることができる。
【００３５】
以上、図面を参照しながら本発明の好適な実施の形態を説明したが、この説明の中で使用された限定的な用語等は、単に本発明の理解を容易にすることを目的として使用されたものであって、これらの限定的な用語等は、特許請求の範囲に記載された発明の技術的範囲を限定することを意図したものではない。当業者であれば、特許請求の範囲に記載された発明に基づいて、上記の実施の形態に対して様々な変形を加える他、均等な他の様々な実施の形態を採用し得る。
【００３６】
【発明の効果】
本発明によれば、例えば、ビットラインに発生する結合キャパシタンスを減少させることができる。
【００３７】
また、本発明によれば、例えば、ツイストさせるビットライン及び相補ビットラインが占める面積を縮小することができる。
【図面の簡単な説明】
【図１】従来の半導体メモリ装置におけるツイストされたビットライン構造を示す回路図である。
【図２】本発明の好適な実施の形態に係る半導体メモリ装置のメモリブロックの構造を示す回路図である。
【図３】図２に示すビットライン対のうち一本のビットラインに発生する結合キャパシタンスを説明するための回路図である。
【図４】従来の半導体メモリ装置におけるツイストされたビットライン構造と、本発明の好適な実施の形態に係る半導体メモリ装置におけるツイストされたビットライン構造において、結合キャパシタンスが読み出す時にデ−タに及ぼす影響を比較した図面である。
【符号の説明】
100、200 メモリブロック
101,103,105,M,M0,M1,M2,M3,M4,M5 メモリセル
121,122,123,124,125,126,SA0,SA1,SA2,SA3,SA4,SA5 感知増幅器
141、211 メモリセルアレイ
221、222、BL0,BL1,BL2,BL3,BL4,BL5,BLi ビットライン
223,/BL0,/BL1,/BL2,/BL3,/BL4,/BL5,/BLi 相補ビットライン
231、232 接合点
1Cbb,Cbb1,Cbb2,Cbb3,Cbb4,Cbbt 結合キャパシタンス
V1,VBL,Vpre 電圧
WL0,WL1,WL2,...WLn ワ−ドライン
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特にツイストされたビットライン構造を有する高集積半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置の高集積化及び大容量化の趨勢に従って、半導体メモリ装置における隣接したビットライン間の間隔は徐々に狭くなっている。隣接したビットライン間の間隔が狭くなると、隣接したビットライン間に発生する結合キャパシタンスが増加し、これにより、リーク雑音が増加する。
【０００３】
図１は、従来の半導体メモリ装置におけるツイストされたビットライン構造を示す回路図である。図１を参照すれば、従来の半導体メモリ装置は、一つのメモリブロック100に多数の感知増幅器121〜126、多数のビットライン対(BLi,/BLi;i=0,1,2,3,4,5)、多数本のワ−ドライン(WLn;n=0,1,2,...)及びメモリセルアレイ141を備える。
【０００４】
メモリセルアレイ141は、多数のメモリセルMを備えており、多数の感知増幅器(121〜126)は、メモリセルアレイ141の両側に配置される。
【０００５】
感知増幅器121〜126には ビットライン対BLi,/BLiが各々一本ずつ連結されて、ビットライン対BLi,/BLiは、対応するビットラインBLiと相補ビットライン/BLiがその中央部でツイストされた構造を有する。
ワ−ドラインWLnは、ビットライン対BLi,/BLiと絶縁された状態で直交している。ワ−ドラインWLnとビットラインBliとが交差する交差点には、メモリセルMが各々一つずつ形成される。即ち、メモリセルMは、一本のワ−ドラインに着目すると、一本おきに選択されるビットライン(相補ビットラインを含む)との交差点に配置される。
【０００６】
ここで、図１に示すメモリブロック100では、多数本のメモリセルMの中から所定のセル101が選択された時にビットライン対BL2,/BL2に発生する結合キャパシタンスについて説明する。
【０００７】
セル101が選択された場合について考えると、セル101の電荷共有に影響を与える結合キャパシタンスは、セル101に連結されたビットラインBL2に発生する結合キャパシタンスと、セル101に連結された相補ビットライン/BL2に発生する結合キャパシタンスとに分けることができる。この場合、セル101周辺のビットラインBL1,BL3では、電荷共有動作が起こらないため、セル101のビットラインBL2が有する結合キャパシタンス成分は全くない。セル101が感知増幅器123により感知される時に影響を及ぼす相補ビットライン/BL2の結合キャパシタンス成分は、セル101のビットラインBL2による(1/2)Cbb1及び(1/2)Cbb2と、セル103のビットラインBL1による(1/2)Cbb3と、セル105の相補ビットライン/BL3による(1/2)Cbb4である。従って、セル101のビットラインBL2に発生する全体の結合キャパシタンスCbbtは、（１）式の通りである。
【０００８】
Cbbt＝（1/2)Cbb1＋(1/2)Cbb2＋(1/2)Cbb3＋(1/2)Cbb4 ・・・（１）
ここで、Cbb1、Cbb2、Cbb3及びCbb4は同一な容量なので、セル101のビットラインBL2に発生する全体キャパシタンスCbbtは、（２）式の通りである。
【０００９】
Cbbt＝2Cbb ・・・（２）
ここで、Cbbは、ビットライン間に発生する一般の結合キャパシタンスの大きさである。
【００１０】
前述したように、従来の技術によると、セル101が選択される場合において、セル101に連結されたビットラインBL2に発生する結合キャパシタンスCbbtは、一般の結合キャパシタンスCbbの2倍に達するため、これによるリーク雑音が非常に大きくなる。このようなリーク雑音を減少させるためには、ビットライン間に発生する結合キャパシタンスを減少させなければならない。
【００１１】
又、米国特許第5144583号に示された第31図によると、三本のビットライン／相補ビットラインが相互にツイストされている。このツイストされる部分のビットライン／相補ビットラインは、相異なる導電物質で構成される。即ち、二つの導電物質が必要される。この二つの導電物質を使用してビットライン／相補ビットラインをツイストさせると、面積が増加する。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、ビットラインに発生する結合キャパシタンスを減少させた半導体メモリ装置を提供することにある。
【００１３】
本発明の他の目的は、ツイストさせるビットライン及び相補ビットラインが占める面積が小さい半導体メモリ装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、本発明は、例えば、メモリセルアレイの両側に配置された第１及び第２感知増幅器と、前記第１感知増幅器に連結されると共に当該連結部分において互いに隣接して配置された第１ビットライン及び第１相補ビットラインと、前記第２感知増幅器に連結された第２ビットライン及び第２相補ビットラインとを備え、前記第２ビットライン及び第２相補ビットラインの中の１本は前記第１ビットライン及び第１相補ビットラインの中の１本の外側に配置された半導体メモリ装置において、前記第１ビットライン及び第１相補ビットラインの中の１本が、前記第１ビットライン及び第１相補ビットラインの中の他の１本と第２ビットライン及び第２相補ビットラインの中の１本とツイストされていることを特徴とする。
【００１５】
前記本発明によれば、例えば、半導体メモリ装置のリーク雑音を減少させることができる。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
図２は、本発明の好適な実施の形態に係る半導体メモリ装置のメモリブロックの構造を示す回路図である。図２に示すように、本発明の好適な実施の形態に係る半導体メモリ装置のメモリブロック200は、多数本のビットライン対(BLi,/BLi;i=0,1,2,3,4,5)、多数本のワ−ドライン(WLn;n=0,1,2,...)、メモリセルアレイ211及び多数の感知増幅器SA0〜SA5を備える。
【００１７】
メモリセルアレイ211は、多数のメモリセルMを備えており、多数の感知増幅器SA0〜SA5は、メモリセルアレイ211の両側に配置される。多数のワ−ドラインWLnは、ビットライン対BLi,/BLiと絶縁させて、該ビットライン対BLi,/BLiと交差するように配置される。
【００１８】
多数のメモリセルMは、ビットライン対BLi,/BLiとワ−ドラインWLnとが交差する所定の交差点に各々一ずつ配置される。より詳しくは、メモリセルMは、ワ−ドラインWLnのうち一本のワ−ドラインに着目すると、所定の交差点に一つずつ形成されると共に連続する交差点のうち隣り合う２つの交差点を単位として、当該単位おきに交互に配置される。また、メモリセルMは、例えば、各々MOSトランジスタとMOSキャパシタで構成される。
【００１９】
多数の感知増幅器SA0〜SA5は、ビットライン対BLi,/BLiに各々一つずつ連結される。さらに具体的には、感知増幅器SA0はビットライン対BL0,/BL0に連結され、感知増幅器SA1はビットライン対BL1,/BL1に連結され、感知増幅器SA2はビットライン対BL2,/BL2に連結され、感知増幅器SA3はビットライン対BL3,/BL3に連結され、感知増幅器SA4はビットライン対BL4、/BL4に連結され、感知増幅器SA5はビットライン対BL5,BL5に連結される。
ビットライン対BLi,/BLiにおける隣接した二つのビットライン対において、一方のビットライン対が、他のビットライン対を構成する二本のビットラインの内側に形成される区間がある。さらに具体的には、ビットライン対BL0,/BL0はビットライン対BL1,/BL1の内側に形成される区間があり、ビットライン対BL2,/BL2はビットライン対BL3,/BL3の内側に形成される区間があり、ビットライン対BL4,/BL4はビットライン対BL5,/BL5の内側に形成される区間がある。
【００２０】
前記隣接した二組のビットライン対を各々構成する二本のビットラインは、該二本のビットラインの一端（図中の左端）から中央部までは、互いに隣り合った位置関係を保つ。また、隣接した二組のビットライン対を各々構成する二本の相補ビットラインは、互いに隣り合った位置関係を保ちながら、該二本の相補ビットラインの中央部で２度折れ曲がって進路を変える。また、該二本のビットラインのうち一方のビットラインは、中央部で二度折れ曲がって進路を変え、その後は前記二本の相補ビットラインのうちの一本の相補ビットラインと隣り合った位置関係を保ちながら、該一方のビットラインの他端（図中の右端）まで進む。
【００２１】
具体的には、ビットライン対BL0,/BL0のうちビットラインBL0は、その一端から中央部まではビットライン対BL1,/BL1のうちビットラインBL1と隣接している。相補ビットライン/BL0,/BL1は、その中央部で二度折れ曲がって進路を変える。ビットライン対BL0,/BL0のうちビットラインBL0は、相補ビットライン/BL0,/BL1が折れ曲がった部分で該相補ビットライン/BL0,/BL1とツイストされて、その後、ビットライン対BL0,/BL0のうちビットラインBL0は、ビットライン対BL1,/BL1の相補ビットライン/BL1と隣接される。
【００２２】
また、ビットライン対BL2,/BL2のうちビットラインBL2は、その一端から中央部まではビットライン対BL3,/BL3のうちビットラインBL3と隣接している。相補ビットライン/BL2,/BL3は、その中央部で二度折れ曲がって進路を変える。ビットライン対BL2,/BL2のうちビットラインBL2は、相補ビットライン/BL2,/BL3が折れ曲がった部分で該相補ビットライン/BL2,/BL3とツイストされて、その後、ビットライン対BL2,/BL2のうちビットラインBL2は、ビットライン対BL3,/BL3の相補ビットライン/BL3と隣接される。
【００２３】
また、ビットライン対BL4,/BL4のうちビットラインBL4は、その異端から中央部まではビットライン対BL5,/BL5のうちビットラインBL5と隣接している。相補ビットライン/BL4,/BL5は、その中央部で二度折れ曲がって進路を変える。ビットライン対BL4,/BL4のうちビットラインBL4は、相補ビットライン/BL4,/BL5が折れ曲がった部分で該相補ビットライン/BL4,/BL5とツイストされて、その後、ビットライン対BL4、/BL4のうちビットラインBL4は、ビットライン対BL5,/BL5の相補ビットライン/BL5と隣接される。
【００２４】
相補ビットライン/BL0、/BL1、/BL2、/BL3、/BL4、/BL5は、設計方式に従って各々二箇所以上の部分で折り曲げて進路を変更してもよい。
【００２５】
ビットライン222と相補ビットライン223は、導電物質、例えばメタルで形成され、ビットラインBL0が相補ビットライン/BL0及び相補ビットライン/BL1とツイストされるライン221は、異なる導電物質、例えばポリサイドで形成される。ビットラインBL0の中でビットライン222とビットライン221は、接合点231,232を通じて相互に連結される。
【００２６】
感知増幅器SA0〜SA5は、その番号順に、左側、右側、左側・・・のように交互に配置される。即ち、感知増幅器SA0,SA2,SA4は、図２の左側に配置されて、感知増幅器SA1,SA3,SA5は、感知増幅器SA0,SA3,SA4の反対側に配置される。
【００２７】
このように隣接した二個のビットライン対の中で一本のビットラインのみが二つの相補ビットラインとツイストさせることにより、ツイストされるビットライン対の形成が容易になる。
【００２８】
図３は、図２に示されたビットライン対BLi,/BLiのうち一本のビットラインBL3に発生する結合キャパシタンスを説明するための回路図である。図３に示されたメモリセルM0〜M5の中でセルM3が選択された時、ビットライン対BL3,/BL3に発生する結合キャパシタンスに関して説明する。
セルM3が選択されると、セルM3の電荷共有に影響を与える結合キャパシタンスは、セルM3に連結されたビットラインBL3に発生する結合キャパシタンスと、セルM3に関する相補ビットライン/BL3に発生する結合キャパシタンスとに区分される。
セルM3に連結されたビットラインBL3に発生する結合キャパシタンスには、セルM0との間で電荷共有がなされるビットラインBL0による結合キャパシタンス(1/2)Cbb1と、セルM2との間で電荷共有がなされるビットラインBL2による結合キャパシタンス(1/2)Cbb2とがある。
【００２９】
セルM3に関する相補ビットライン/BL3に発生する結合キャパシタンスには、セルM2との間で電荷共有がなされるビットラインBL2による結合キャパシタンス(1/2)Cbb3と、セルM5との間で電荷共有がなされるビットラインBL5による結合キャパシタンス(1/2)Cbb4とがある。
【００３０】
ここで、セルM2に連結されたビットラインBL2による結合キャパシタンス(1/2)Cbb2,(1/2)Cbb3は、セルM3に連結されたビットラインBL3及び相補ビットライン/BL3に対して同様の影響を与えるので、これらの影響は互いに相殺され、無視することができる。従って、セルM3が選択されてセルM3に貯えられたデ−タが感知増幅器SA3により感知される時、これに影響を与える結合キャパシタンスは、セルM0に連結されたビットラインBL0による結合キャパシタンス(1/2)Cbb1と、セルM5に連結されたビットラインBL5による結合キャパシタンス(1/2)Cbb4のみである。即ち、セルM3に連結されたビットラインBL3に発生する全体の結合キャパシタンスCbbtは、（３）式の通りである。
【００３１】
Cbbt＝(1/2)Cbb1＋(1/2)Cbb4 ・・・（３）
ここで、Cbb1及びCbb4は相互同一な容量であるため、セルM3に連結されたビットラインBL3に発生する全体の結合キャパシタンスCbbtは、（４）式の通りである。
【００３２】
Cbbt＝1Cbb ・・・（４）
ここで、Cbbは、各ビットライン間に発生する一般の結合キャパシタンスである。
【００３３】
図４は、従来の半導体メモリ装置のツイストされたビットライン構造と、本発明の好適な実施の形態に係る半導体メモリ装置のツイストされたビットライン構造とにおいて、結合キャパシタンスが読み出す時にデ−タに及ぼす影響を比較した図面である。図４を参照して、結合キャパシタンス(1/2)Cbb1,(1/2)Cbb4がビットライン対BL3,/BL3の動作に及ぼす影響を説明する。
先ず、メモリセルM3にデ−タ"1"が貯えられていると仮定する。この状態でワ−ドラインWL0がアクティブになると、ビットラインBL3の電圧VBLはメモリセルM3との電荷共有により上昇し、相補ビットライン/BL3の電圧501は結合キャパシタンス1Cbbにより相補ビットライン/BL3のプリチャ−ジ電圧Vpreから所定のレベルV1まで上昇する。この上昇分(V1-Vpre)は、従来の上昇分(V2-Vpre)の半分程度である。従って、本発明の好適な実施の形態によれば、リーク雑音が低減される。
【００３４】
前述したように、本発明によると、ビットライン対BLi,/BLiに発生する結合キャパシタンスを減少させることができるため、ビットライン対BLi,/BLiに発生するリーク雑音が低減される。従って、ビットライン対BLi,/BLiの形成が容易であり、ビットライン対BLi,/BLiをツイストさせるための面積を減少させることができる。
【００３５】
以上、図面を参照しながら本発明の好適な実施の形態を説明したが、この説明の中で使用された限定的な用語等は、単に本発明の理解を容易にすることを目的として使用されたものであって、これらの限定的な用語等は、特許請求の範囲に記載された発明の技術的範囲を限定することを意図したものではない。当業者であれば、特許請求の範囲に記載された発明に基づいて、上記の実施の形態に対して様々な変形を加える他、均等な他の様々な実施の形態を採用し得る。
【００３６】
【発明の効果】
本発明によれば、例えば、ビットラインに発生する結合キャパシタンスを減少させることができる。
【００３７】
また、本発明によれば、例えば、ツイストさせるビットライン及び相補ビットラインが占める面積を縮小することができる。
【図面の簡単な説明】
【図１】従来の半導体メモリ装置におけるツイストされたビットライン構造を示す回路図である。
【図２】本発明の好適な実施の形態に係る半導体メモリ装置のメモリブロックの構造を示す回路図である。
【図３】図２に示すビットライン対のうち一本のビットラインに発生する結合キャパシタンスを説明するための回路図である。
【図４】従来の半導体メモリ装置におけるツイストされたビットライン構造と、本発明の好適な実施の形態に係る半導体メモリ装置におけるツイストされたビットライン構造において、結合キャパシタンスが読み出す時にデ−タに及ぼす影響を比較した図面である。
【符号の説明】
100、200 メモリブロック
101,103,105,M,M0,M1,M2,M3,M4,M5 メモリセル
121,122,123,124,125,126,SA0,SA1,SA2,SA3,SA4,SA5 感知増幅器
141、211 メモリセルアレイ
221、222、BL0,BL1,BL2,BL3,BL4,BL5,BLi ビットライン
223,/BL0,/BL1,/BL2,/BL3,/BL4,/BL5,/BLi 相補ビットライン
231、232 接合点
1Cbb,Cbb1,Cbb2,Cbb3,Cbb4,Cbbt 結合キャパシタンス
V1,VBL,Vpre 電圧
WL0,WL1,WL2,...WLn ワ−ドライン
Claims (4)
- メモリセルアレイと、前記メモリセルアレイの両側に配置された第１及び第２感知増幅器と、前記第１感知増幅器に連結されると共に当該連結部分において互いに隣接して配置された第１ビットライン及び第１相補ビットラインと、前記第２感知増幅器に連結された第２ビットライン及び第２相補ビットラインとを備えた半導体メモリ装置において、
前記第２ビットライン及び前記第２相補ビットラインの中の１本の全体が前記連結部分における前記第１ビットライン及び前記第１相補ビットラインの配置位置の外側に配置され、
前記第１ビットライン及び前記第１相補ビットラインの中の１本は、前記第１ビットライン及び前記第１相補ビットラインの中の他の１本並びに前記第２ビットライン及び前記第２相補ビットラインの中の他の１本とツイストされていることを特徴とする半導体メモリ装置。 - 前記第１ビットライン及び前記第１相補ビットラインのうち、前記第１ビットライン及び前記第１相補ビットラインの中の他の１本並びに前記第２ビットライン及び前記第２相補ビットラインの中の他の１本とツイストされる方の１本は、ツイストされる部分のラインを形成する物質が、前記第１ビットライン及び前記第１相補ビットラインのうち前記ツイストされる部分のライン以外の部分を形成する物質と異なる物質であることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記第１ビットライン及び前記第１相補ビットラインのうち前記ツイストされる部分のライン以外の部分を形成する物質はメタルであり、前記第１ビットライン及び前記第１相補ビットラインのうち前記ツイストされる部分のラインを形成する物質はポリサイドであることを特徴とする請求項２に記載の半導体メモリ装置。
- 前記第１ビットライン及び前記第１相補ビットラインの中の１本は、前記メモリセルアレイの中央部で、前記第１ビットライン及び前記第１相補ビットラインの中の他の１本並びに前記第２ビットライン及び前記第２相補ビットラインの中の他の１本とツイストされていることを特徴とする請求項１に記載の半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-16966 | 1998-05-12 | ||
| KR1019980016966A KR100278656B1 (ko) | 1998-05-12 | 1998-05-12 | 트위스트된비트라인구조를갖는반도체메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11328949A JPH11328949A (ja) | 1999-11-30 |
| JP4513074B2 true JP4513074B2 (ja) | 2010-07-28 |
Family
ID=19537250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34603898A Expired - Fee Related JP4513074B2 (ja) | 1998-05-12 | 1998-12-04 | 半導体メモリ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6140704A (ja) |
| JP (1) | JP4513074B2 (ja) |
| KR (1) | KR100278656B1 (ja) |
| TW (1) | TW430809B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259621B1 (en) * | 2000-07-06 | 2001-07-10 | Micron Technology, Inc. | Method and apparatus for minimization of data line coupling in a semiconductor memory device |
| US6500706B1 (en) | 2001-03-19 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company | Bit-line interconnection scheme for eliminating coupling noise in stack DRAM cell with capacitor under bit-line (CUB) in stand-alone or embedded DRAM |
| DE10124752B4 (de) * | 2001-05-21 | 2006-01-12 | Infineon Technologies Ag | Schaltungsanordnung zum Auslesen und zum Speichern von binären Speicherzellensignalen |
| US6894231B2 (en) * | 2002-03-19 | 2005-05-17 | Broadcom Corporation | Bus twisting scheme for distributed coupling and low power |
| DE10229163B3 (de) * | 2002-06-28 | 2004-02-05 | Infineon Technologies Ag | Speicherbaustein mit gekreuzten Bitleitungen und Verfahren zum Auslesen |
| US7274612B2 (en) | 2003-09-19 | 2007-09-25 | International Business Machines Corporation | DRAM circuit and its operation method |
| KR100541818B1 (ko) * | 2003-12-18 | 2006-01-10 | 삼성전자주식회사 | 반도체 메모리 장치의 라인 배치구조 |
| US9997242B2 (en) * | 2016-10-14 | 2018-06-12 | Arm Ltd. | Method, system and device for non-volatile memory device state detection |
| US10861787B1 (en) * | 2019-08-07 | 2020-12-08 | Micron Technology, Inc. | Memory device with bitline noise suppressing scheme |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105134B2 (ja) * | 1987-08-28 | 1995-11-13 | 三菱電機株式会社 | 半導体記憶装置 |
| US5144583A (en) * | 1989-01-09 | 1992-09-01 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device with twisted bit-line structure |
| JP2953708B2 (ja) * | 1989-07-31 | 1999-09-27 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
| JPH03171662A (ja) * | 1989-11-29 | 1991-07-25 | Sharp Corp | 信号線システム |
| JP2792211B2 (ja) * | 1990-07-06 | 1998-09-03 | 日本電気株式会社 | 半導体記憶装置 |
| JP3440335B2 (ja) * | 1993-08-18 | 2003-08-25 | 日本テキサス・インスツルメンツ株式会社 | 半導体メモリ装置 |
| JP3672946B2 (ja) * | 1993-11-30 | 2005-07-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US5485419A (en) * | 1994-05-23 | 1996-01-16 | Campbell; John P. | Memory device column address selection lead layout |
| US5949698A (en) * | 1998-02-20 | 1999-09-07 | Micron Technology, Inc. | Twisted global column decoder |
-
1998
- 1998-05-12 KR KR1019980016966A patent/KR100278656B1/ko not_active IP Right Cessation
- 1998-09-02 TW TW087114551A patent/TW430809B/zh not_active IP Right Cessation
- 1998-12-04 JP JP34603898A patent/JP4513074B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-22 US US09/296,930 patent/US6140704A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100278656B1 (ko) | 2001-02-01 |
| TW430809B (en) | 2001-04-21 |
| KR19990084898A (ko) | 1999-12-06 |
| JPH11328949A (ja) | 1999-11-30 |
| US6140704A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629887A (en) | Dynamic semiconductor memory device | |
| JP3364549B2 (ja) | 半導体記憶装置 | |
| US5062077A (en) | Dynamic type semiconductor memory device | |
| JP3440335B2 (ja) | 半導体メモリ装置 | |
| JP4513074B2 (ja) | 半導体メモリ装置 | |
| JPH02134868A (ja) | 半導体記憶装置 | |
| US6094390A (en) | Semiconductor memory device with column gate and equalizer circuitry | |
| JP3212795B2 (ja) | ダイナミック型半導体記憶装置 | |
| US20050045918A1 (en) | Hybrid vertical twisted bitline architecture | |
| JP2003100080A (ja) | 半導体記憶装置 | |
| KR20040014742A (ko) | 입출력라인 쌍들을 통한 신호전달 특성을 향상시키는등화/프리차지 회로 및 이를 구비하는 반도체 메모리장치 | |
| US20020085428A1 (en) | Arrangement of bitline boosting capacitor in semiconductor memory device | |
| JP2001014876A (ja) | 半導体記憶装置 | |
| US6058064A (en) | Semiconductor memory devices having shared data line contacts | |
| JP3350241B2 (ja) | 半導体記憶装置 | |
| US5963494A (en) | Semiconductor memory having bitline precharge circuit | |
| US5883845A (en) | Semiconductor memory having bitline precharge circuit | |
| JPH10303387A (ja) | 半導体記憶装置 | |
| KR100510463B1 (ko) | 폴드 비트라인 구조를 갖는 반도체 메모리장치 | |
| JPH02183489A (ja) | ダイナミック型半導体記憶装置 | |
| KR19990085673A (ko) | 트위스트된 비트라인 구조를 갖는 반도체 메모리 장치 | |
| KR100486633B1 (ko) | 플레이너 모스 셀 구조 및 폴디드 비트라인 구조를 가지는 반도체 메모리 장치 | |
| JPH0945879A (ja) | ダイナミックｒａｍ | |
| JP3612276B2 (ja) | ダイナミック型半導体記憶装置 | |
| JP3256620B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080220 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |