JP4511889B2 - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP4511889B2 JP4511889B2 JP2004212234A JP2004212234A JP4511889B2 JP 4511889 B2 JP4511889 B2 JP 4511889B2 JP 2004212234 A JP2004212234 A JP 2004212234A JP 2004212234 A JP2004212234 A JP 2004212234A JP 4511889 B2 JP4511889 B2 JP 4511889B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- pattern sequence
- header
- instruction
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 title claims description 86
- 238000010998 test method Methods 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 131
- 230000015654 memory Effects 0.000 claims description 52
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
現時点で先行する文献公知発明の存在を把握していないので、その記載を省略する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
100 被試験デバイス
102 メインメモリ
104 命令メモリ
106 試験パターンメモリ
108 期待値パターンメモリ
110 デジタルキャプチャメモリ
112 セントラルパターン制御部
114 パターンリストメモリ
116 ベクタ生成制御部
120 セントラルキャプチャ制御部
122 パターンリザルトメモリ
130 チャネルブロック
140 チャネルパターン生成部
142 シーケンシャルパターン生成部
144 フォーマット制御部
146 シーケンシャルパターン生成部
148 ハント・コンペア部
150 フェイルキャプチャ制御部
152 フェイルキャプチャメモリ
160 タイミング生成部
170 ドライバ
180 コンパレータ
190 テスタ制御部
200 ヘッダパターン検出部
210 期待値比較部
220 ヘッダ検出範囲設定レジスタ
230 比較有効範囲設定レジスタ
240 エラー判断通知部
250 セレクタ
300 ヘッダ検出範囲設定部
310 比較有効範囲設定部
Claims (4)
- 被試験デバイスの端子から順次出力される出力パターン列と、前記出力パターン列と比較されるべき期待値パターン列との比較結果に基づいて、前記被試験デバイスの良否を判定する試験装置であって、
前記被試験デバイスの試験プログラムに含まれる複数の命令を順次実行し、実行された各々の命令に対応付けられた期待値パターンをメモリから読み出すシーケンス制御部と、
予め定められたヘッダパターン列に一致する出力パターン列の検出開始を指示する検出開始命令が実行された場合に、前記ヘッダパターン列と一致する出力パターン列が前記被試験デバイスから出力されるか否かを検出するヘッダパターン検出部と、
前記ヘッダパターン列と一致する出力パターン列が検出された場合に、前記ヘッダパターン列と一致する当該出力パターン列に続いて前記被試験デバイスから出力される出力パターン列を、前記期待値パターン列と比較する期待値比較部と、
前記複数の命令のうち、前記ヘッダパターン列と一致する出力パターン列の検出を有効とする有効範囲を設定するヘッダ検出範囲設定部と、
前記検出開始命令が実行されてから、前記ヘッダパターン列の検出を終了する検出終了命令が実行されるまでの間に、前記ヘッダパターン列と一致する出力パターン列が検出されなかった場合に、前記検出開始命令から前記検出終了命令までの命令が前記有効範囲内であることを条件として、ヘッダパターン列の検出に失敗したことを示すエラーを通知するエラー判断通知部と
を備える試験装置。 - 前記有効範囲が開始される命令のアドレスである開始アドレス、及び前記有効範囲が終了する命令のアドレスである終了アドレスを格納するヘッダ検出範囲設定レジスタを更に備え、
前記ヘッダ検出範囲設定部は、前記ヘッダ検出範囲設定レジスタに値を格納することにより前記有効範囲を設定し、
前記エラー判断通知部は、前記ヘッダ検出範囲設定レジスタに格納された前記開始アドレス、及び、前記ヘッダ検出範囲設定レジスタに格納された前記終了アドレスの間において、前記検出開始命令又は前記検出終了命令が実行されることを条件として、ヘッダパターン列の検出に失敗したことを示すエラーを通知する
請求項1記載の試験装置。 - 少なくとも一の命令に対応付けて、当該一の命令に対応する期待値パターンと、出力パターンとの比較を有効とする旨を示すコンペアウィンドウを設定する比較有効範囲設定部を更に備え、
前記ヘッダ検出範囲設定部は、前記検出開始命令から前記検出終了命令までの間の少なくとも1つの命令に前記コンペアウィンドウが設定されている場合に、当該検出開始命令から当該検出終了命令までの間においてヘッダパターン列の検出を有効とする
請求項1記載の試験装置。 - 被試験デバイスの端子から順次出力される出力パターン列と、前記出力パターン列と比較されるべき期待値パターン列との比較結果に基づいて、前記被試験デバイスの良否を判定する試験方法であって、
前記被試験デバイスの試験プログラムに含まれる複数の命令を順次実行し、実行された各々の命令に対応付けられた期待値パターンをメモリから読み出すシーケンス制御段階と、
予め定められたヘッダパターン列に一致する出力パターン列の検出開始を指示する検出開始命令が実行された場合に、前記ヘッダパターン列と一致する出力パターン列が前記被試験デバイスから出力されるか否かを検出するヘッダパターン検出段階と、
前記ヘッダパターン列と一致する出力パターン列が検出された場合に、前記ヘッダパターン列と一致する当該出力パターン列に続いて前記被試験デバイスから出力される出力パターン列を、前記期待値パターン列と比較する期待値比較段階と、
前記複数の命令のうち、前記ヘッダパターン列と一致する出力パターン列の検出を有効とする有効範囲を設定するヘッダ検出範囲設定段階と、
前記検出開始命令が実行されてから、前記ヘッダパターン列の検出を終了する検出終了命令が実行されるまでの間に、前記ヘッダパターン列と一致する出力パターン列が検出されなかった場合に、前記検出開始命令から前記検出終了命令までの命令が前記有効範囲内であることを条件として、ヘッダパターン列の検出に失敗したことを示すエラーを通知するエラー判断通知段階と
を備える試験方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212234A JP4511889B2 (ja) | 2004-07-20 | 2004-07-20 | 試験装置及び試験方法 |
PCT/JP2005/010829 WO2005124378A1 (ja) | 2004-06-17 | 2005-06-14 | 試験装置及び試験方法 |
KR1020057022862A KR100856608B1 (ko) | 2004-06-17 | 2005-06-14 | 시험 장치 및 시험 방법 |
EP05751483A EP1757947A4 (en) | 2004-06-17 | 2005-06-14 | TEST DEVICE AND TEST METHOD |
TW094120154A TWI317429B (en) | 2004-06-17 | 2005-06-17 | Te sting device and testing method |
US11/179,330 US7286950B2 (en) | 2004-06-17 | 2005-07-12 | Test apparatus and test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212234A JP4511889B2 (ja) | 2004-07-20 | 2004-07-20 | 試験装置及び試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006030090A JP2006030090A (ja) | 2006-02-02 |
JP4511889B2 true JP4511889B2 (ja) | 2010-07-28 |
Family
ID=35896617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004212234A Expired - Lifetime JP4511889B2 (ja) | 2004-06-17 | 2004-07-20 | 試験装置及び試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4511889B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4750730B2 (ja) * | 2006-02-28 | 2011-08-17 | パナソニック株式会社 | データ解析装置、及びデータ解析方法 |
US7890830B1 (en) | 2006-03-06 | 2011-02-15 | Anritsu Corporation | Test signal generating apparatus |
JP5113624B2 (ja) | 2007-05-24 | 2013-01-09 | 株式会社アドバンテスト | 試験装置 |
JP2009128172A (ja) * | 2007-11-22 | 2009-06-11 | Yokogawa Electric Corp | 半導体試験装置 |
WO2009150819A1 (ja) | 2008-06-10 | 2009-12-17 | 株式会社アドバンテスト | 試験モジュール、試験装置および試験方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002139557A (ja) * | 2000-11-02 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225263A (ja) * | 1994-02-09 | 1995-08-22 | Advantest Corp | ビット誤り測定器 |
JP3214830B2 (ja) * | 1998-02-27 | 2001-10-02 | アジレント・テクノロジー株式会社 | Icテスト用データ処理装置 |
-
2004
- 2004-07-20 JP JP2004212234A patent/JP4511889B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002139557A (ja) * | 2000-11-02 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006030090A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100856608B1 (ko) | 시험 장치 및 시험 방법 | |
JP4279751B2 (ja) | デバイスの試験装置及び試験方法 | |
JP4288284B2 (ja) | 試験装置及び試験方法 | |
US8059547B2 (en) | Test apparatus and test method | |
US7235995B2 (en) | Test apparatus and testing method | |
US7725793B2 (en) | Pattern generation for test apparatus and electronic device | |
US20050210348A1 (en) | Microcomputer and method of testing same | |
US8006146B2 (en) | Test apparatus and test method for testing a plurality of devices under test | |
JP4511889B2 (ja) | 試験装置及び試験方法 | |
JP4511880B2 (ja) | 試験装置及び試験方法 | |
JP2006242569A (ja) | 試験装置、及び試験方法 | |
JP4340595B2 (ja) | 試験装置及び試験方法 | |
JP4511882B2 (ja) | 試験装置及び試験方法 | |
WO2009150819A1 (ja) | 試験モジュール、試験装置および試験方法 | |
JP4360944B2 (ja) | 試験装置及び制御方法 | |
JP4874391B2 (ja) | 試験装置 | |
JP2007010605A (ja) | 試験装置、及び試験方法 | |
CN105513648A (zh) | 自适应产生芯片最佳性能配置的方法及装置 | |
JP2007102832A (ja) | 試験装置、及び試験方法 | |
JP2008089493A (ja) | Icテスタ用組み込みソフトウェアのデバッグ方法 | |
JP2006268919A (ja) | メモリの組み込み自己テスト回路および自己テスト方法 | |
WO2014087493A1 (ja) | テストパタン作成装置と作成方法及びソフトウェア検証装置と検証方法 | |
JP2009222581A (ja) | 半導体試験装置 | |
JP2010043966A (ja) | Icテスタ | |
JP2001356937A (ja) | デバッグ評価装置、デバッグ評価方法、および、デバッグ評価用プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100507 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4511889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |