KR100856608B1 - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR100856608B1
KR100856608B1 KR1020057022862A KR20057022862A KR100856608B1 KR 100856608 B1 KR100856608 B1 KR 100856608B1 KR 1020057022862 A KR1020057022862 A KR 1020057022862A KR 20057022862 A KR20057022862 A KR 20057022862A KR 100856608 B1 KR100856608 B1 KR 100856608B1
Authority
KR
South Korea
Prior art keywords
output
pattern sequence
pattern
header
sequence
Prior art date
Application number
KR1020057022862A
Other languages
English (en)
Other versions
KR20070020161A (ko
Inventor
사토시 오조라
테츠로 나카가와
마코토 츠노다
노부마사 타카이와
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004179857A external-priority patent/JP4511880B2/ja
Priority claimed from JP2004183067A external-priority patent/JP4511882B2/ja
Priority claimed from JP2004192195A external-priority patent/JP4340595B2/ja
Priority claimed from JP2004212234A external-priority patent/JP4511889B2/ja
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070020161A publication Critical patent/KR20070020161A/ko
Application granted granted Critical
Publication of KR100856608B1 publication Critical patent/KR100856608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

제1 스트로브 타이밍에 있어서의 출력 신호의 전압과 제1 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득해 감으로써, 제1 출력 패턴 계열을 취득하는 제1 신호 비교기와, 제2 스트로브 타이밍에 있어서의 출력 신호의 전압과 제2 문턱값을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득해 감으로써, 제2 출력 패턴 계열을 취득하는 제2 신호 비교기와, 제1 출력 패턴 계열이 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출부와, 제1 출력 패턴 계열과 헤더 패턴 계열과의 일치가 검출되는 경우에, 제2 신호 비교기에 의해 취득된 제2 출력 패턴 계열과 기대치 패턴 계열과의 비교 결과를 출력하는 기대치 비교부를 포함한다.
Figure R1020057022862
스트로브 타이밍, 기대치 패턴, 출력 패턴, 헤더 패턴, 문턱값, 피시험 디바이스

Description

시험 장치 및 시험 방법{TEST APPARATUS AND TEST METHOD}
본 발명은, 전자 디바이스로부터 출력된 신호의 출력 패턴과, 미리 정해진 기대치 패턴을 비교함으로써, 그 전자 디바이스의 양부를 판정하는 시험 장치 및 시험 방법에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 있어서는, 다음의 출원에 기재된 내용을 참조에 의하여 본 출원에 편입시키며, 본 출원의 기재의 일부로 한다.
일본 특허 출원 2004-179857 출원일 2004년 6월 17일
일본 특허 출원 2004-192195 출원일 2004년 6월 29일
일본 특허 출원 2004-183067 출원일 2004년 6월 21일
일본 특허 출원 2004-212234 출원일 2004년 7월 20일
시험 장치는, 시험 대상이 되는 피시험 디바이스(DUT: Device Under Test)의 시험을, 시험 프로그램에 기초하여 수행한다. 시험 프로그램은, 각 명령 사이클 마다, 시험 장치가 실행하여야 할 명령과, 피시험 디바이스의 각 단자에 대하여 출력할 시험 패턴 또는 피시험 디바이스의 각 단자로부터 출력된 출력 패턴과 비교하 는 기대치 패턴을 포함한다. 그리고, 시험 장치는, 시험 프로그램의 명령을 메모리로부터 순차적으로 독출하여 실행한다. 시험 장치는, 각 명령에 대응되는 시험 패턴을 메모리로부터 독출하여, 피시험 디바이스의 각 단자로 출력한다. 그 결과, 출력된 출력 패턴은, 피시험 디바이스가 출력하여야 할 미리 정해진 기대치 패턴과 비교된다.
피시험 디바이스의 시험의 한 형태로서, 피시험 디바이스의 출력 신호의 마진을 검사하는 시험을 들 수 있다. 이러한 시험에 있어서는, 예를 들면 피시험 디바이스의 출력 신호를 시험 장치가 취합하는 타이밍과, 출력 신호의 취합에 사용되는 문턱값 전압 등의 파라미터를 변화시켜가면서 피시험 디바이스를 동작시키고, 각 파라미터 값을 사용한 시험의 패스(pass) 또는 페일(fail)을 기록해 간다. 그리고, 각 파라미터를 좌표축으로 하여, 각 파라미터 값에 대응하는 좌표에 당해 파라미터 값을 사용한 시험의 패스 또는 페일을 플롯(plot)한 도면을 작성한다. 이러한 도면을 Shmoo 플롯이라 부른다.
현재 관련되는 특허 문헌 등은 인식되어 있지 않기 때문에, 그 기재를 생략한다.
피시험 디바이스에 의하여는, 시험 패턴을 입력하고부터 당해 시험 패턴에 대응되어 출력 패턴을 출력할 때까지의 사이클 수가 특정되어 있지 않은 경우와, 부정(不定)인 경우가 있을 수 있다. 이러한 피시험 디바이스가 출력하는 출력 패턴을 기대치 패턴과 비교하는 경우, 시험 장치는, 피시험 디바이스가 미리 정해진 헤더 패턴을 출력한 것을 검출하고, 헤더 패턴으로부터 특정 사이클의 이후에 출력되는 비교 대상의 출력 패턴과 기대치 패턴을 비교하는 기능(헌트 기능)을 구비하는 것이 바람직하다.
여기서, 상기한 헌트 기능을 구비한 시험 장치를 이용하여 Shmoo 플롯을 작성하는 것을 검토하면, 비교 대상의 출력 패턴을 시험 장치가 취합할 때, 취합 타이밍과 문턱값 전압 등의 파라미터를 변화시킬 필요가 발생한다. 그러나, 이들의 파라미터를 변화시키면, 헤더 패턴 자체를 올바르게 취합할 수 없게 되고, 출력 패턴과 기대치 패턴의 일치 또는 불일치가 검출될 수 없게 되어 버린다.
또한, 헌트 기능에 의하면, 피시험 디바이스로부터 출력 패턴 계열이 출력되는 타이밍과, 그 출력 패턴 계열과 비교되어야 할 기대치 패턴이 메모리로부터 독출되는 타이밍이 서로 다른 경우가 있다. 따라서, 패턴을 적절히 비교하기 위하여는, 타이밍이 서로 다른 기대치 패턴 계열 및 출력 패턴 계열을 동기화시켜야 한다.
또한, 피시험 디바이스에 의하여는, 출력 패턴 계열의 출력이 개시되는 타이밍이 정해져 있지 않은 경우가 있다. 이 때문에, 출력 패턴 계열의 선두를 가리키는 미리 정해진 헤더 패턴 계열을, 피시험 디바이스로 하여금 출력하게 하는 방법이 고려된다. 즉, 이 방법에 의하면, 시험 장치는, 헤더 패턴 계열이 검출된 경우에, 그 헤더 패턴에 이어 출력되는 출력 패턴 계열을 기대치 패턴 계열과 비교한다. 그러나, 피시험 디바이스의 장해 등의 이유에 의하여, 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출에 실패하는 경우가 있다. 이 경우, 종래에는, 헤더 패턴 계열의 검출에 실패한 원인을 해석하는 것이 곤란하였다.
또한, 종래의 시험 장치에 있어서는, 피시험 디바이스의 장해 해석을 지원하여야 하도록, 비교 대상이 되는 출력 패턴 및 기대치 패턴의 범위인 비교 윈도우를 지정할 수 있다. 즉, 비교 윈도우의 범위 밖에 있어서는, 출력 패턴 및 기대치 패턴이 일치하지 않는 경우에도, 장해가 검출된 것으로 되지 않고서 시험이 계속된다. 그러나, 비교 윈도우의 범위 밖에 있어서 헤더 패턴 계열의 검출에 실패한 경우에 있어서, 그 취지의 정보가 에러 로그 등에 기록되거나 이용자에게 통지되어 버리면, 시험 대상 범위 밖의 불필요한 데이터가 시험 대상의 비교 결과와 혼재되고, 장해 해석을 어렵게 만들어 버리는 경우가 있다.
여기서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의하여 달성된다. 또한, 종속항은 본 발명의 더욱 유리한 구체예를 규정한다.
본 발명의 제1의 형태에 의하면, 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험하는 시험 장치에 있어서, 피시험 디바이스의 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제1 스트로브 타이밍에 있어서의 출력 신호의 전압과 미리 정해진 제1 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 출력 단자로부터 출력된 제1 출력 패턴 계열을 취득하는 제1 신호 비교기와, 피시험 디바이스의 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제2 스트로브 타이밍에 있어서의 출력 신호의 전압과 미리 정해진 제2 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 출력 단자로부터 출력된 제2 출력 패턴 계열을 취득하는 제2 신호 비교기와, 제1 출력 패턴 계열이 미리 정해진 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출부와, 제1 출력 패턴 계열과 헤더 패턴 계열의 일치가 검출된 경우에, 제2 신호 비교기에 의하여 취득된 제2 출력 패턴 계열과, 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교부를 포함하는 시험 장치를 제공한다.
제2 스트로브 타이밍 및 제2 문턱값 전압에 대응하여, 제2 출력 패턴 계열과 기대치 패턴 계열의 비교 결과를 기억하는 비교 결과 기억부를 더 포함해도 좋다.
피시험 디바이스에 헤더 패턴 계열과 동일한 출력 패턴 계열 및 기대치 패턴 계열과 동일한 출력 패턴 계열을 출력시키는 시험을 복수회 실행하는 시험 제어부와, 제2 스트로브 타이밍 및 제2 문턱값 전압의 적어도 일방의 파라미터를, 제1 스트로브 타이밍 및 제1 문턱값 전압의 값과 다른 값으로 변경하는 파라미터 변경부를 더 포함해도 좋다.
시험 제어부는, 복수의 시험의 각각에 관하여 기대치 비교부가 출력한 비교 결과에 기초하여, 제2 출력 패턴 계열이 기대치 패턴 계열과 일치하는 제2 스트로브 타이밍 및 제2 문턱값 전압의 범위를 출력해도 좋다.
제1 스트로브 타이밍 및 제2 스트로브 타이밍과, 제1 문턱값 전압 및 제2 문턱값 전압의 적어도 일방은 서로 다른 값으로 설정되어도 좋다.
기대치 비교부는, 제1 출력 패턴 계열이 헤더 패턴 계열과 일치한 경우에, 제1 출력 패턴 계열을 취득하고부터 미리 정해진 오프셋 시간 후에 취득한 제2 출력 패턴 계열과 기대치 패턴 계열의 비교 결과를 출력해도 좋다.
헤더 패턴 계열과 일치되어야 할 제1 출력 패턴 계열 및 기대치 패턴 계열과 비교되어야 할 제2 출력 패턴 계열은, 피시험 디바이스의 출력 단자로부터 동일한 타이밍으로 출력되는 동일한 패턴 계열이어도 좋다.
본 발명의 제2의 형태에 의하면, 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험하는 시험 장치에 있어서, 피시험 디바이스의 출력 단자로부터 미리 정해진 헤더 패턴 계열을 출력시키는 시험 패턴 계열을 피시험 디바이스로 출력하는 시험 패턴 출력부와, 피시험 디바이스의 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 스트로브 타이밍에 있어서의 출력 신호의 전압과 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 출력 단자로부터 출력된 출력 패턴 계열을 취득하는 신호 비교기와, 신호 비교기가 취득한 출력 패턴 계열 중 제1 출력 패턴 계열이 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출부와, 시험 패턴의 출력을 개시한 후, 헤더 패턴 계열과 일치하는 제1 출력 패턴 계열이 출력될 때까지의 지연 시간을 취득하는 지연 시간 취득부와, 지연 시간이 취득된 경우에, 스트로브 타이밍 및 문턱값 전압의 적어도 일방의 파라미터를 변경하는 파라미터 변경부와, 파라미터 변경부에 의하여 파라미터가 변경된 상태에 있어서, 시험 패턴 출력부에 의하여 시험 패턴 계열의 출력을 다시 수행시키는 시험 제어부와, 시험 패턴 계열의 출력을 다시 개시하고부터 지연 시간이 경과한 시점으로부터 미리 지정된 오프셋 시간 후에 신호 비교기가 취득한 제2 출력 패턴 계열과, 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교부를 포함하는 시험 장치를 제공한다.
본 발명의 제3의 형태에 의하면, 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험 장치에 의하여 시험하는 시험 방법에 있어서, 피시험 디바이스의 출력 단자로부터 출력되는 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제1 스트로브 타이밍에 있어서의 출력 신호의 전압과 미리 정해진 제1 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 출력 단자로부터 출력된 제1 출력 패턴 계열을 취득하는 제1 신호 비교 단계와, 피시험 디바이스의 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제2 스트로브 타이밍에 있어서의 출력 신호의 전압과 미리 정해진 제2 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 출력 단자로부터 출력된 제2 출력 패턴 계열을 취득하는 제2 신호 비교 단계와, 제1 출력 패턴 계열이 미리 정해진 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출 단계와, 제1 출력 패턴 계열과 헤더 패턴 계열의 일치가 검출된 경우에, 제2 신호 비교 단계에 의하여 취득된 제2 출력 패턴 계열과, 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교 단계를 포함하는 시험 방법을 제공한다.
본 발명의 제4의 형태에 의하면, 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험 장치에 의하여 시험하는 시험 방법에 있어서, 피시험 디바이스의 출력단자로부터 미리 정해진 헤더 패턴 계열을 출력시키는 시험 패턴 계열을 피시험 디바이스에 출력하는 시험 패턴 출력 단계와, 피시험 디바이스의 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 스트로브 타이밍에 있어서의 출력 신호의 전압과 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 출력 단자로부터 출력된 출력 패턴 계열을 취득하는 신호 비교 단계와, 신호 비교 단계에 의하여 취득된 출력 패턴 계열 중 제1 출력 패턴 계열이 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출 단계와, 시험 패턴의 출력을 개시한 후, 헤더 패턴 계열과 일치하는 제1 출력 패턴 계열이 검출될 때까지의 지연 시간을 취득하는 지연 시간 취득 단계와, 지연 시간이 취득된 경우에, 스트로브 타이밍 및 문턱값 전압의 적어도 일방의 파라미터를 변경하는 파라미터 변경 단계와, 파라미터 변경 단계에 의하여 파라미터가 변경된 상태에 있어서, 시험 패턴 출력 단계에 의하여 시험 패턴 계열의 출력을 다시 수행시키는 시험 제어 단계와, 시험 패턴 계열의 출력을 다시 개시하고부터 지연 시간이 경과한 시점으로부터 미리 지정된 오프셋 시간 후에 신호 비교 단계에 의하여 취득된 제2 출력 패턴 계열과, 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교 단계를 포함하는 시험 방법을 제공한다.
본 발명의 제5의 형태에 의하면, 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 시험 장치에 있어서, 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어부와, 미리 정해진 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출부와, 출력 패턴 계열 및 기대치 패턴 계열을 비교하는 기대치 비교부와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 각각의 기대치 패턴과, 당해 기대치 패턴과 비교되어야 할 출력 패턴을 동기화시켜 동일 사이클에 있어서 기대치 비교부에 입력시키는 타이밍 조정부를 포함하는 시험 장치를 제공한다.
시퀀스 제어부는, 출력 패턴을 기대치 패턴과 비교하는 비교 단계를 포함하는 복수의 단계로 이루어진 명령 실행 파이프 라인에 의하여, 각각의 명령을 실행하며, 타이밍 조정부는, 비교 단계에 기대치 패턴이 입력된 타이밍에 있어서, 당해 기대치 패턴과 비교되어야 할 출력 패턴을 비교 단계에 입력시키는 조정을 수행하여도 좋다.
시퀀스 제어부에 의하여, 헤더 패턴 계열의 검출 종료를 지시하는 검출 종료 명령이 실행된 경우에, 타이밍 조정부는, 하나의 명령에 대응된 기대치 패턴과, 하나의 명령의 실행시에 취득된 출력 패턴을, 동일 사이클에 있어서 기대치 비교부에 입력시켜도 좋다.
복수의 헤더 패턴 계열을 격납하는 헤더 패턴 격납부를 더 포함하되, 시퀀스 제어부는, 검출 개시 명령으로서, 검출 대상인 헤더 패턴 계열을 헤더 패턴 격납부로부터 선택하는 지시를 포함하는 명령을 실행하고, 헤더 패턴 검출부는, 검출 개시 명령에 기초하여 선택된 헤더 패턴 계열에 관하여, 당해 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되는가 아닌가를 검출하여도 좋다.
헤더 패턴 계열의 검출을 개시하고부터 미리 정해진 기간 내에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 헤더 패턴 계열의 검출에 실패하였다는 취지를 통지하는 에러 통지부를 더 포함해도 좋다.
본 발명의 제6의 형태에 의하면, 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 시험 방법에 있어서, 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어 단계와, 미리 정해진 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출 단계와, 출력 패턴 계열 및 기대치 패턴 계열을 비교하는 기대치 비교 단계와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 각각의 기대치 패턴과, 당해 기대치 패턴과 비교되어야 할 출력 패턴을 동기화시켜 동일 사이클에 있어서 기대치 비교 단계에 있어서 비교시키는 타이밍 조정 단계를 포함하는 시험 방법을 제공한다.
본 발명의 제7의 형태에 의하면, 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 시험 장치에 있어서, 미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출부와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 기대치 패턴 계열과 비교하는 기대치 비교부와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 기대치 비교부에 의한 비교 결과를 페일 메모리에 격납하고, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 피시험 디바이스의 출력 패턴 계열을 페일 메모리에 격납하는 선택 기입부를 포함하는 시험 장치를 제공한다.
또한, 헤더 패턴 계열의 검출 개시를 지시하는 검출 개시 명령을 포함하는 복수의 명령을 명령 사이클마다 순차적으로 실행하는 명령 실행부를 더 포함하되, 선택 기입부는, 검출 개시 명령이 실행된 경우에, 피시험 디바이스로부터 출력된 출력 패턴을 페일 메모리에 순차적으로 기입하는 출력 패턴 기입 처리를 개시하고, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 출력 패턴 기입 처리를 정지하여 기대치 비교부에 의한 비교 결과를 페일 메모리에 순차적으로 격납하는 처리를 개시하여도 좋다.
또한, 선택 기입부는, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 검출 개시 명령이 실행되고부터 미리 정해진 명령 사이클 수가 경과할 때까지 피시험 디바이스로부터 출력된 출력 패턴 계열을 페일 메모리에 격납하고, 미리 정해진 명령 사이클 수의 경과 후에 출력된 출력 패턴을 페일 메모리에 격납하지 않아도 좋다.
본 발명의 제8의 형태에 의하면, 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 시험 방법에 있어서, 미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되었는가 아닌가를 검출하는 헤더 패턴 검출 단계와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 피시험 디바이스로부터 출력된 출력 패턴 계열을, 기대치 패턴 계열과 비교하는 기대치 비교 단계와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 기대치 비교 단계에 있어서의 비교 결과를 페일 메모리에 격납하고, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 피시험 디바이스의 출력 패턴 계열을 페일 메모리에 격납하는 선택 기입 단계를 포함하는 시험 방법을 제공한다.
본 발명의 제9의 형태에 의하면, 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 시험 장치에 있어서, 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어부와, 미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출부와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 기대치 패턴 계열과 비교하는 기대치 비교부와, 복수의 명령 중에서, 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효하게 하는 유효 범위를 설정하는 헤더 검출 범위 설정부와, 검출 개시 명령이 실행되고부터, 헤더 패턴 계열의 검출을 종료하는 검출 종료 명령이 실행될 때까지 사이에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 검출 개시 명령으로부터 검출 종료까지의 명령이 유효 범위 내인 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지하는 에러 판단 통지부를 포함하는 시험 장치를 제공한다.
또한, 유효 범위가 개시되는 명령의 어드레스인 개시 어드레스, 및 유효 범위가 종료되는 명령의 어드레스인 종료 어드레스를 격납하는 헤더 검출 범위 설정 레지스터를 더 포함하되, 헤더 검출 범위 설정부는, 헤더 검출 범위 설정 레지스터에 값을 격납함으로써 유효 범위를 설정하고, 에러 판단 통지부는, 헤더 검출 범위 설정 레지스터에 격납된 개시 어드레스, 및 헤더 검출 범위 설정 레지스터에 격납된 종료 어드레스 사이에 있어서, 검출 개시 명령 또는 검출 종료 명령이 실행된 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지하여도 좋다.
또한, 복수의 명령 중에서 출력 패턴과의 비교가 유효하게 되는 기대치 패턴에 대응하는 적어도 하나의 명령의 범위를 나타내는 비교 윈도우를, 상기 적어도 하나의 명령에 대응시켜서 설정하는 비교 유효 범위 설정부를 더 포함하고, 헤더 검출 범위 설정부는, 검출 개시 명령으로부터 검출 종료 명령까지 사이의 적어도 하나의 명령에 비교 윈도우가 설정되어 있는 경우에, 당해 검출 개시 명령으로부터 당해 검출 종료 명령까지의 사이에 있어서 헤더 패턴 계열의 검출을 유효로 하여도 좋다.
본 발명의 제10의 형태에 의하면, 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 피시험 디바이스의 양부를 판정하는 시험 방법에 있어서, 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어 단계와, 미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출 단계와, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 기대치 패턴 계열과 비교하는 기대치 비교 단계와, 복수의 명령 중에서, 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효하게 하는 유효 범위를 설정하는 헤더 검출 범위 설정 단계와, 검출 개시 명령이 실행되고부터, 헤더 패턴 계열의 검출을 종료하는 검출 종료 명령이 실행될 때까지 사이에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 검출 개시 명령으로부터 검출 종료까지의 명령이 유효 범위 내인 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지하는 에러 판단 통지 단계를 포함하는 시험 장치를 제공한다.
또한 상기의 발명의 개요는, 본 발명의 필요한 특징의 전체를 열거한 것은 아니며, 이들의 특징군의 서브콤비네이션도 또한 발명이 될 수 있다.
도 1은 실시예 1에 관한 시험 장치 10의 구성을 도시한다.
도 2는 실시예 1에 관한 비교기 180 및 헌트 비교부 148의 구성을 도시한다.
도 3은 실시예 1에 관한 시험 장치 10에 의한 시험 동작을 도시한다.
도 4는 실시예 1의 변형예에 관한 시험 장치 10의 구성을 도시한다.
도 5는 실시예 1의 변형예에 관한 비교기 180 및 헌트 비교부 148의 구성을 도시한다.
도 6은 실시예 1의 변형예에 관한 시험 장치 10에 의한 시험 동작을 도시한다.
도 7은 실시예 2에 관한 시험 장치 10의 구성을 도시한다.
도 8은 실시예 2에 관한 헌트 비교부 148의 구성을 도시한다.
도 9는 실시예 2에 관한 헌트 비교부 148에 의하여 헤더 패턴 계열이 검출되는 처리의 타이밍을 도시한다.
도 10은 실시예 3에 관한 시험 장치 10의 구성을 도시한다.
도 11은 실시예 3에 관한 헌트 비교부 148의 구성을 도시한다.
도 12는 실시예 3에 관한 기대치 패턴 계열 및 출력 패턴 계열이 비교되는 처리의 타이밍을 도시한다.
도 13은 실시예 4에 관한 시험 장치 10의 구성을 도시한다.
도 14는 실시예 4에 관한 헌트 비교부 148의 구성을 도시한다.
도 15는 실시예 4에 관한 테스터 제어 장치 195의 구성을 도시한다.
도 16은 실시예 4에 관한 헌트 윈도우의 일예를 도시한다.
도 17은 실시예 4에 관한 비교 윈도우의 일예를 도시한다.
[부호의 설명]
10 시험 장치
100 DUT
102 메인 메모리
104 명령 메모리
106 시험 패턴 메모리
108 기대치 패턴 메모리
110 디지털 캡쳐 메모리
112 중앙 패턴 제어부
114 패턴 목록 메모리
116 벡터 생성 제어부
118 기정 패턴 메모리
120 중앙 캡쳐 제어부
122 패턴 결과 메모리
130 채널 블록
140 채널 패턴 생성부
142 순차적 패턴 생성부
144 포맷 제어부
146 순차적 패턴 생성부
148 헌트 비교부
150 페일 캡쳐 제어부
152 페일 캡쳐 메모리
160 타이밍 생성부
170 드라이버
180 비교기
190 테스터 제어 장치
192 시험 제어부
194 파라미터 변경부
195 테스터 제어 장치
196 지연 시간 취득부
200a~b 전압 비교기
210a~b 지연 소자
220a~b FF
230a~b 헌트부
240a~b 정렬부
250a~b 비교부
260 스위치
270 스위치
300 헤더 패턴 계열
305 비교 대상 패턴 계열
310 비교 대상 패턴 계열
320 기대치 패턴 계열
330 비교 결과
500a~b 시험 패턴 계열
510a~b 기정 패턴 계열
520a~b 비교 대상 패턴 계열
530a~b 기대치 패턴 계열
600 헤더 패턴 격납부
610 헤더 패턴 검출부
620 정렬부
630 기대치 비교부
640 타이밍 조정부
650 선택기
660 에러 통지부
700 헤더 패턴 검출부
710 정렬부
720 기대치 비교부
730 선택 기입부
800 헤더 패턴 검출부
810 기대치 비교부
820 헤더 검출 범위 설정 레지스터
830 비교 유효 범위 설정 레지스터
840 에러 판단 통지부
850 선택기
900 헤더 검출 범위 설정부
910 비교 유효 범위 설정부
이하 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허 청구 범위에 관한 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단으로 필수적인 것으로 한정되지 않는다.
(실시예 1)
도 1은 실시예 1에 관한 시험 장치 10의 구성을 도시한다. 시험 장치 10은, 1 또는 복수의 단자를 포함하는 DUT 100을 시험하는 시험 장치이며, 피시험 디바이스의 출력 단자로부터 출력되는 출력 신호의 마진을 시험하는 마진 시험 기능을 갖는다. 시험 장치 10은, 메인 메모리 102와, 중앙 패턴 제어부 112와, 복수의 채널 블록 130과, 테스터 제어 장치 190을 포함한다.
메인 메모리 102는, DUT 100의 시험 프로그램을 격납하며, 시험 프로그램을 실행한 결과 DUT 100이 출력하는 출력 패턴을 기록한다. 메인 메모리 102는, 명령 메모리 104와, 복수의 시험 패턴 메모리 106과, 복수의 기대치 패턴 메모리 108과, 디지털 캡쳐 메모리 110을 포함한다.
명령 메모리 104는, 시험 프로그램에 포함되는 명령을 격납한다. 복수의 시험 패턴 메모리 106의 각각은, DUT 100의 각 단자에 대응하여 설치되며, 각 명령에 대응되어, 당해 명령을 실행하는 명령 사이클 기간 중에 사용되는 시험 패턴 계열을 각 단자마다 격납한다. 여기서, 시험 패턴 계열은, 명령 사이클 기간 중에 DUT 100의 단자에 대하여 순차적으로 출력되어야 할 복수의 시험 패턴을 포함한다. 예를 들면, 시험 장치 10이 하나의 명령 사이클당 32 비트의 신호를 발생시켜 DUT 100에 대하여 출력하는 경우, 시험 패턴 메모리 106은, 각 명령에 대응되어 하나의 명령 사이클 기간 중에 출력되는 32 비트의 신호에 대응하는 32 개의 시험 패턴으로 이루어진 시험 패턴 계열을 격납한다.
복수의 기대치 패턴 메모리 108의 각각은, DUT 100의 각 단자에 대응되어 설치되며, 각 명령에 대응되어, 당해 명령을 실행하는 명령 사이클 기간 중에 사용되는 기대치 패턴 계열을 각 단자마다 격납한다. 여기서, 기대치 패턴 계열은, 명령 사이클 기간 중에 DUT 100의 단자로부터 순차적으로 출력되는 복수의 출력 패턴과 순차적으로 비교되어야 할 복수의 기대치 패턴을 포함한다. 디지털 캡쳐 메모리 110은, 시험 프로그램을 실행한 결과 DUT 100이 출력하는 출력 패턴을 기록한다.
이상에 있어서, 명령 메모리 104, 복수의 시험 패턴 메모리 106, 복수의 기대치 패턴 메모리 108 및/또는 디지털 캡쳐 메모리 110은, 메인 메모리 102를 구성하는 별개의 메모리 모듈로 분할되어 설치되어도 좋으며, 동일한 메모리 모듈 내의 서로 다른 기억 영역으로서 설치되어도 좋다.
중앙 패턴 제어부 112는, 메인 메모리 102 및 복수의 채널 블록 130에 접속되며, DUT 100의 각 단자에 공통의 처리를 수행한다. 중앙 패턴 제어부 112는, 패턴 목록 메모리 114와, 벡터 생성 제어부 116와, 중앙 캡쳐 제어부 120과, 패턴 결과 메모리 122를 포함한다.
패턴 목록 메모리 114는, 시험 프로그램의 메인 루틴과 각 서브루틴의 각각에 있어서, 명령 메모리 104에 있어서의 당해 루틴의 개시/종료 어드레스, 시험 패턴 메모리 106에 있어서의 시험 패턴의 개시 어드레스, 기대치 패턴 메모리 108에 있어서의 기대치 패턴의 개시 어드레스 등을 격납한다. 벡터 생성 제어부 116은, 순차적 패턴 생성부 146과 함께 본 발명에 관한 순차적 제어부로서 기능하며, 또는 본 발명에 관한 명령 실행부로서 기능한다. 그리고, 벡터 생성 제어부 116은, 명령 사이클 마다, DUT 100의 시험 프로그램에 포함된 명령을 순차적으로 실행한다. 보다 구체적으로는, 벡터 생성 제어부 116은, 각 루틴마다, 개시 어드레스로부터 종료 어드레스까지의 각 명령을 패턴 목록 메모리 114로부터 순차적으로 독출하여 순차적으로 실행한다.
중앙 캡쳐 제어부 120은, DUT 100의 각 단자 마다의 양부(良否) 판정 결과를 각 채널 블록 130으로부터 받아서, 각 루틴 마다의 DUT 100의 양부 판정 결과를 집계한다. 패턴 결과 메모리 122는, 각 루틴 마다의 DUT 100의 양부 판정 결과를 격납한다.
복수의 채널 블록 130의 각각은, DUT 100의 각 단자에 대응되어 설치된다. 예를 들면, 채널 블록 130a는, DUT 100의 어느 단자에 대응되어 설치되며, 채널 블록 130b는 DUT 100의 다른 단자에 대응되어 설치된다. 채널 블록 130a, b, ...의 각각은 서로 실질적으로 동일한 구성을 채용하고 있으므로, 이하에는 상위점을 제외하고 "채널 블록 130"이라고 총칭한다. 각 채널 블록 130은, 채널 패턴 생성부 140과, 타이밍 생성부 160과, 드라이버 170과, 비교기 180을 포함한다. 즉, 예를 들면, 채널 블록 130a는, 채널 패턴 생성부 140a와, 타이밍 생성부 160a와, 드라이버 170a와, 비교부 180a를 포함한다.
채널 패턴 생성부 140은, 당해 단자의 시험에 사용되는 시험 패턴 계열 또는 기대치 패턴 계열을 생성하고, DUT 100의 출력 패턴 계열 및 기대치 패턴 계열의 비교를 수행한다. 채널 패턴 생성부 140은, 기정 패턴 메모리 118과, 순차적 패턴 생성부 142와, 포맷 제어부 144와, 순차적 패턴 생성부 146과, 헌트 비교부 148과, 페일 캡쳐 제어부 150과, 페일 캡쳐 메모리 152를 포함한다. 즉, 예를 들면, 채널 패턴 생성부 140a는, 기정 패턴 메모리 118a와, 순차적 패턴 생성부 142a와, 포맷 제어부 144a와, 순차적 패턴 생성부 146a와, 헌트 비교부 148a와, 페일 캡쳐 제어부 150a와, 페일 캡쳐 메모리 152a를 포함한다.
기정 패턴 메모리 118은, 시험 패턴 계열 및/또는 기대치 패턴 계열(이하 "패턴 계열"이라 총칭함.) 중에서 미리 설정된 기정 패턴 계열을, 당해 기정 패턴 계열을 식별하는 기정 패턴 식별 정보에 대응시켜 격납한다. 여기서, 시험 패턴 메모리 106 및/또는 기대치 패턴 메모리 108은, 기정 패턴 계열과 동일한 패턴 계열에 관하여는, 당해 패턴 계열 자체에 대신하여 당해 기정 패턴 계열의 기정 패턴 식별 정보를 격납한다.
순차적 패턴 생성부 142는, 실행하는 루틴에 대응되어 출력되어야 할 시험 패턴 계열의 개시 어드레스를, 벡터 생성 제어부 116으로부터 수신한다. 그리고, 순차적 패턴 생성부 142는, 각 명령 사이클에 대응하여 당해 개시 어드레스로부터 순차적으로 시험 패턴 메모리 106으로부터 시험 패턴 계열을 독출하고, 순차적으로 포맷 제어부 144로 출력한다. 포맷 제어부 144는, 드라이버 170과 함께 본 발명에 관한 시험 패턴 출력부로서 기능하며, 시험 패턴 계열을, 드라이버 170을 제어하기 위한 포맷으로 변환한다.
순차적 패턴 생성부 146은, 벡터 생성 제어부 116과 함께 본 발명에 관한 시 퀀스 제어부로서 기능한다. 그리고, 순차적 패턴 생성부 146은, 실행되는 루틴에 대응하여, 기대치 패턴 계열의 개시 어드레스를 벡터 생성 제어부 116으로부터 수신한다. 그리고, 순차적 패턴 생성부 146은, 각 명령 사이클에 대응하여 당해 개시 어드레스로부터 순차적으로 기대치 패턴 메모리 108로부터 기대치 패턴을 독출하여, 순차적으로 헌트 비교부 148 및 페일 캡쳐 제어부 150으로 출력한다.
헌트 비교부 148은, 비교기 180을 거쳐 DUT 100이 출력한 출력 패턴 계열을 입력받고, 기대치 패턴 계열과 비교한다. 여기서 헌트 비교부 148은, DUT 100으로부터 출력된 타이밍이 부정(不定)인 출력 패턴에 관하여는, DUT 100으로부터 특정의 헤더 패턴 계열이 출력된 것을 조건으로 하여 기대치 패턴 계열의 비교를 개시하는 헌트 기능을 가져도 좋다. 이 경우, 헌트 비교부 148은, 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출을 개시하는 검출 개시 명령이 실행된 것을 조건으로 하여, 헤더 패턴 계열의 검출을 개시하여도 좋다. 헌트 기능에 의하여, 헌트 비교부 148은, 예를 들어 헤더 패턴 계열의 검출을 개시하고부터 헤더 패턴 계열이 검출될 때까지 소요된 시간에 기초하여, 출력 패턴 계열을 기대치 패턴 계열과 비교하는 타이밍을 조정한다.
페일 캡쳐 제어부 150은, DUT 100의 출력 패턴 계열 및 기대치 패턴 계열의 일치/불일치의 정보를 헌트 비교부 148로부터 받아, 당해 단자에 있어서의 DUT 100의 양부 판정 결과를 생성한다. 페일 캡쳐 메모리 152는, 본 발명에 관한 비교 결과 기억부의 일예이며, 헌트 비교부 148에 의한 헌트 처리의 결과와 기대치과 불일치로 된 출력 패턴의 값 등을 포함하는 페일 정보를 격납한다.
타이밍 생성부 160은, 드라이버 170이 시험 패턴 계열 내의 각 시험 패턴을 출력하는 타이밍, 및 비교기 180이 DUT 100의 출력 패턴을 취합하는 타이밍을 생성한다. 드라이버 170은, 포맷 제어부 14와 함께 본 발명에 관한 시험 패턴 출력부로서 기능하며, 타이밍 생성부 160에 의하여 지정된 타이밍에 있어서, 채널 패턴 생성부 140 내의 포맷 제어부 144에 의하여 출력되는 각 시험 패턴을 DUT 100으로 출력한다. 비교기 180은, 타이밍 생성부 160에 의하여 지정된 타이밍에 있어서, DUT 100의 단자로부터 출력된 출력 패턴을 취득하고, 채널 블록 130 내의 헌트 비교부 148 및 디지털 캡쳐 메모리 110으로 공급한다.
또한, 채널 패턴 생성부 140은, 이상에 개시된 순차적 패턴 생성부 142 및 순차적 패턴 생성부 146을 개별적으로 설치된 구성에 대신하여, 순차적인 패턴 생성부 142 및 순차적 패턴 생성부 146의 기능을 가진 공통의 순차적 패턴 생성부를 포함하는 구성을 채택하여도 좋다.
테스터 제어 장치 190은, 시험 제어부 192와, 파라미터 변경부 194를 포함하며, 시험 장치 10을 제어한다. 마진 시험에 있어서, 시험 제어부 192는, DUT 100에 헤더 패턴 및 비교 대상의 출력 패턴을 출력시킨 시험을 복수회 실행하도록 벡터 생성 제어부 116을 제어한다. 그리고, 시험 제어부 192는, 복수회의 시험 결과를 페일 캡쳐 메모리 152로부터 취득하고, DUT 100의 출력 신호의 마진 측정 결과로서 시험 장치 10의 사용자에게 출력한다. 파라미터 변경부 194는, 시험 제어부 192에 의하여 실행되는 각 시험에 있어서, 당해 시험에 있어서의 출력 신호의 취합 타이밍과 문턱값 전압 등의 파라미터를 변경한다.
도 2는 실시예 1에 관한 비교기 180 및 헌트 비교부 148의 구성을 도시한다. 본 실시 형태에 있어서는, DUT 100의 하나의 출력 단자에 대응하는 출력 신호의 마진 시험을 수행하기 위하여, 비교기 180a 및 헌트 비교부 148a를 포함하는 제1 채널 블록 130a를 헤더 패턴의 검출에 사용하며, 비교기 180b 및 헌트 비교부 148b를 포함하는 제2 채널 블록 130b를 출력 패턴 및 기대치 패턴의 일치 검출에 사용한다.
비교기 180a는, 전압 비교기 200a와, 지연 소자 210a와, FF 220a(플립플롭 220a)를 포함한다. 전압 비교기 200a는, DUT 100의 출력 단자로부터 출력되는 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 출력 신호의 전압과 미리 정해진 제1 문턱값 전압 VT1을 비교한다. 더욱 구체적으로는, 전압 비교기 200a는, 출력 신호의 전압이 VT1을 넘는 경우에 논리값 "1", 넘지 않는 겨우에 논리값 "0"을, 당해 출력 패턴의 값으로서 출력한다. 지연 소자 210a는, 제1 채널 블록 130 내의 타이밍 생성부 160a에 의하여 지정된 타이밍을 파라미터 변경부 194에 의하여 지정된 지연량만큼 지연시킴으로써, 출력 신호의 사이클 기간중에 있어서의 미리 정해진 제1 스트로브 타이밍의 스트로브 신호를 생성한다. FF 220a는 전압 비교기 200a의 출력 신호를 제1 스트로브 타이밍에 있어서 취합한다. 이에 의하여, FF 220a는, 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 제1 스트로브 타이밍에 있어서의 출력 신호의 전압과 제1 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득해 간다. 이상의 구성에 의하여, 비교기 180a는, 출력 단자로부터 출력된 제1 출력 패턴 계열을 취득한다.
비교기 180b는, 전압 비교기 200b와, 지연 소자 210b와, FF 220b를 포함한다. 전압 비교기 200b는, 전압 비교기 200a와 실질적으로 동일한 기능 및 구성을 채택한다. 전압 비교기 200b는, 전압 비교기 200a에 접속된 DUT 100의 출력 단자와 동일한 출력 단자에 접속되며, 당해 출력 단자로부터 출력되는 출력 패턴 계열에 포함되는 출력 패턴의 각각에 관하여, 출력 신호의 전압과 미리 정해진 제2 문턱값 전압 VT2를 비교한다. 지연 소자 210b는, 지연 소자 210a와 실질적으로 동일한 기능 및 구성을 채용하며, 출력 신호의 사이클 기간중에 있어서의 미리 정해진 제2 스트로브 타이밍의 스트로브 신호를 생성한다. FF 220b는, FF 220a와 실질적으로 동일한 기능 및 구성을 채용하며, 전압 비교기 200b의 출력 신호를 제2 스트로브 타이밍에 있어서 취합한다. 이에 의하여 FF 220b는, 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 제2 스트로브 타이밍에 있어서의 출력 신호의 전압과 제2 문턱값을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득해 간다. 이상의 구성에 의하여, 비교기 180b는, 출력 단자로부터 출력된 제2의 출력 패턴 계열을 취득한다.
헌트 비교부 148a는, 헌트부 230a와, 정렬부 240a와, 비교부 250a를 포함한다. 헌트부 230a는, 비교기 180a에 의하여 취득된 제1 출력 패턴 계열이, 미리 정해진 패턴 계열인 헤더 패턴 계열과 일치하는 것을 검출한다. 여기서, 헌트부 230a는, 하나 또는 복수의 헤더 패턴으로 된 패턴 계열을 헤더 패턴 계열로서 이용하며, 하나 또는 복수의 출력 패턴으로 된 제1 출력 패턴 계열과 비교하여도 좋다. 정렬부 240a 및 비교부 250a는, 정렬부 240b 및 비교부 250b와 각각 동일한 기능 및 구성을 채용하지만, 마진 시험에 있어서는 사용되지 않는다.
헌트 비교부 148b는, 헌트부 230b와, 정렬부 240b와, 비교부 250b와, 스위치 260과, 스위치 270을 포함한다. 헌트부 230b는, 헌트부 230a와 동일한 기능 및 구성을 채용하지만, 마진 시험에 있어서는 사용되지 않는다. 정렬부 240b는, FF 220b로부터 출력된 제2 출력 패턴 계열을, 제2 채널 블록 130 내의 순차적 패턴 생성부 146b로부터 비교부 250b에 공급되는 기대치 패턴 계열과 동기화시킨다. 더욱 구체적으로는, 정렬부 240b는, 제2 출력 패턴 계열을, 당해 정렬부 240에 접속된 헌트부 230에 의하여 지정된 사이클만큼 지연시킴으로써, 기대치 패턴과 동기화시킨다. 비교부 250b는, 제1 출력 패턴 계열과 헤더 패턴 계열의 일치가 검출된 경우에, 비교기 180b에 의하여 취득된 제2 출력 패턴 계열과, 순차적 패턴 생성부 146으로부터 공급된 제2 출력 패턴 계열의 기대치 패턴 계열을 비교하고, 비교 결과를 출력한다.
스위치 260은, 헌트부 230a 및 헌트부 230b의 일방을 정렬부 240b에 접속시킨다. 스위치 270은, 헌트부 230a 및 헌트부 230b의 일방을 비교부 250b에 접속시킨다. 여기서, 헌트 비교부 148b를 포함하는 제2 채널 블록 130을 독립적으로 사용하는 경우, 스위치 260 및 스위치 270은, 헌트부 230b와 정렬부 240b 및 비교부 250b를 각각 접속시킨다. 한편, 제1 채널 블록 130 및 제2 채널 블록 130을 한 조로 하여 마진 시험을 수행하는 경우, 스위치 260은, 헌트부 230a와 정렬부 240b 및 비교부 250b를 각각 접속시킨다.
도 3은 실시예 1에 관한 시험 장치 10에 의한 시험 동작을 도시한다.
Shmoo 플롯을 얻는 마진 시험에 있어서, 시험 제어부 192는, DUT 100에 헤더 패턴 계열과 동일한 출력 패턴 계열과, 기대치 패턴 계열과 동일한 출력 패턴 계열을 출력시키는 시험을 복수회 실행한다. 더욱 구체적으로는, 시험 제어부 192는, 당해 시험의 시험 프로그램을 벡터 생성 제어부 116에 의하여 반복하여 실행시킨다.
파라미터 변경부 194는, 복수회 실행되는 당해 시험의 각각에 관하여, 비교기 180b에 설정되는 제2 스트로브 타이밍 및 제2 문턱값 전압을 순차적으로 변경한다. 즉, 제1 시험의 후에 제2 시험이 실행되는 경우, 파라미터 변경부 194는, 제2 시험에 있어서, 제2 스트로브 타이밍 및 제2 문턱값 전압의 적어도 일방의 파라미터를, 제1 시험과 다른 값으로 변경한다. 한편, 파라미터 변경부 194는, 각 시험에 있어서, 비교기 180a에 설정된 제1 스트로브 타이밍 및 제1 문턱값 전압을, DUT 100의 출력 신호를 정확히 취합할 수 있는 값으로 유지한다. 즉, 파라미터 변경부 194는, 제1 스트로브 타이밍 및 제1 문턱값 전압을, DUT 100의 사양에 의하여 정해진 이상(理想)값으로 설정한다.
각 시험에 있어서, 벡터 생성 제어부 116, 순차 패턴 생성부 142, 포맷 제어부 144, 및 드라이버 170은, 헤더 패턴 계열과 동일한 출력 패턴 계열 및 기대치 패턴 계열과 동일한 출력 패턴 계열을 출력시키는 시험 패턴 계열을 DUT 100에 대하여 출력한다. 이것을 받아서, DUT 100은, 헤더 패턴 계열 300과, 기대치 패턴 계열과 비교되어야 할 비교 대상 패턴 계열 305를 출력한다.
비교기 180a는, 이상값으로 설정된 제1 스트로브 타이밍 및 제1 문턱값 전압을 이용하여, DUT 100이 출력하는 출력 패턴 D0, D1, ... D10을 순차적으로 취득하고, 제1 출력 패턴의 계열로서 출력한다. 또한, 비교기 180b는, 제2 스트로브 타이밍 및 제2 문턱값 전압을 이용하여, DUT 100이 출력하는 출력 패턴 D0, D1, ... D10을 순차적으로 취득하고, 제2 출력 패턴의 계열로서 출력한다. 여기서, 제1 스트로브 타이밍 및 제2 스트로브 타이밍과, 제1 문턱값 전압 및 제2 문턱값 전압의 적어도 일방은, 마진을 측정하는 것을 목적으로 하여, 서로 다른 값으로 설정된다. 이 때문에, 제2 스트로브 타이밍 및 제2 문턱값 전압의 설정에 의하여는, 비교기 180b는, DUT 100이 출력하는 출력 패턴을 잘못 취득할 가능성이 있다. 거기서, 오류가 있을 수 있다는 것을 나타내기 위하여, 비교기 180b가 취득한 출력 패턴을 D0', D1', ... D10'로 표시한다.
본 실시예에 있어서, 헌트부 230a에는, 헤더 패턴 계열 D1, D2, D3가 설정되어 있다. 이 때문에, 헌트부 230a는, 비교기 180a가 제1 출력 패턴 계열 D1, D2, D3를 출력하면, 당해 제1 출력 패턴 계열이 당해 헤더 패턴 계열과 일치한 것을 검출한다. 그리고, 정렬부 240b는, 비교기 180b가 출력하는 제2 출력 패턴의 계열을 순차 패턴 생성부 146에 의하여 공급된 기대치 패턴 계열 320과 동기화시킨다.
다음으로, 비교부 250b는, 비교기 180b가 비교 대상 패턴 계열 305에 대응하여 취득한 제2 출력 데이터 계열 D5, D6, D7과, 당해 제2 출력 데이터 계열의 기대치 패턴 계열 320인 ED5, ED6, ED7을 비교하고, 각 패턴 마다의 일치(T:True) 또는 불일치(F:False)를 포함하는 비교 결과 330을 출력한다. 여기서, 헤더 패턴 계열 300에 대응하는 제1 출력 패턴 계열을 취득하고부터 비교 대상 패턴 계열 305에 대응하는 제2 출력 패턴 계열을 취득할 때까지의 오프 셋 시간은, 시험 프로그램에 의하여 미리 지정된다. 그리고, 비교부 250b는, 제1 출력 패턴 계열이 헤더 패턴 계열 300과 일치한 경우에, 제1 출력 패턴 계열을 취득하고부터 미리 정해진 오프 셋 시간 후에 취득된 제2 출력 패턴 계열인 비교 대상 패턴 계열 310과, 기대치 패턴 계열 320의 비교 결과를 출력한다.
비교부 250b에 의한 비교 결과는, 제2 채널 블록 130 내의 페일 캡쳐 제어부 150b를 거쳐, 제2 채널 블록 130 내의 페일 캡쳐 메모리 152에 공급된다. 그리고, 페일 캡쳐 메모리 152는, 제2 스트로브 타이밍 및 제2 문턱값 전압에 대응되어, 제2 출력 패턴 계열과 기대치 패턴 계열과의 비교 결과를 기억한다.
이상에 개시된 시험을 제2 스트로브 타이밍 및/또는 제2 문턱값 전압을 바꿔가면서 복수회 실행한 결과, 페일 캡쳐 메모리 152b에는, 제2 스트로브 타이밍 및 제2 문턱값 전압의 각 설정값에 대응하는 비교 결과가 축적된다. 시험 제어부 192는, 복수의 시험의 각각에 관하여 비교부 250b가 출력한 비교 결과를 페일 캡쳐 메모리 152b로부터 취득하고, 이들의 비교 결과에 기초하여 제2 출력 패턴 계열이 기대치 패턴 계열과 일치하는 제2 스트로브 타이밍 및 제2 문턱값 전압의 범위를 시험 장치 10의 이용자에 대하여 출력한다. 이 때, 시험 제어부 192는, 제2 스트로브 타이밍 및 제2 문턱값 전압의 각각에 관하여 패스/페일을 플롯한 Shmoo 플롯을 이용자에 대하여 표시하여도 좋다.
이상에 개시된 시험 장치 10에 의하면, 적절한 스트로브 타이밍 및 문턱값 전압을 이용하여 헤더 패턴을 검출하면서, 스트로브 타이밍 및 문턱값 전압을 변화 시키면서 출력 신호를 올바르게 취합하는가 아닌가를 시험할 수 있다.
또한, 이상에 있어서, 헤더 패턴 계열 300, 비교 대상 패턴 계열 305, 비교 대상 패턴 계열 310, 및 기대치 패턴 계열 320은, 복수의 패턴을 포함하여도 좋으며, 이에 대신하여, 단일의 패턴만으로부터 구성되어도 좋다.
또한, 헤더 패턴 계열 300과 일치되어야 할 제1 출력 패턴 계열과, 비교 결과 330과 비교되어야 할 제2 출력 패턴 계열인 비교 대상 패턴 계열 305는, DUT 100의 출력 단자로부터 동일한 타이밍으로 출력되는 동일한 패턴 계열이어도 좋다. 이 경우, 헌트부 230a에 의한 헤더 패턴 계열의 검출과, 비교부 250b에 의한 기대치 패턴 계열과의 비교는 병행하여 수행된다. 그리고, 비교부 250b는, 헤더 패턴 계열이 검출된 시점에 있어서의 비교 결과를 페일 캡쳐 메모리 152b에 격납된다.
도 4는 실시예 1의 변형예에 관한 시험 장치 10의 구성을 도시한다. 도 4에 있어서, 도 1과 동일한 부호를 붙인 부재는, 도 1과 실질적으로 동일한 기능 또는 구성을 가진 것이므로, 이하에서는 상위점을 제외하고는 설명을 생략한다. 또한, 도 1에 도시된 채널 블록 130a, b, ... 는, 본 실시예에 있어서는 서로 실질적으로 동일한 기능을 가지므로, 이들을 채널 블록 130으로 총칭한다.
본 변형예에 관한 시험 장치 10은, DUT 100의 하나의 출력 단자에 대응하는 출력 신호의 마진 시험을 수행하기 위하여, 하나의 채널 블록 130을 사용한다. 이것을 실현하기 위하여, 헌트 비교부 148은, 시험 프로그램에 기초한 시험 패턴의 출력을 개시한 타이밍을 순차적 패턴 생성부 142로부터 수취하고, 당해 시험 패턴의 출력을 개시하고부터 헤더 패턴 계열이 취득될 때까지의 지연 시간을 미리 취득한다. 그리고, 마진 시험에 있어서는, 헌트 비교부 148은, 이 지연 시간을 이용하여 비교 대상 패턴 계열이 출력되는 타이밍을 특정한다.
도 5는 실시예 1의 변형예에 관한 비교기 180 및 헌트 비교부 148의 구성을 도시한다. 도 5에 있어서, 도 2와 동일한 부호를 붙인 부재는, 도 2와 실질적으로 동일한 기능 및 구성을 가지므로, 이하에서는 상위점을 제외하고는 설명을 생략한다.
비교기 180은, 도 2에 도시된 비교기 180a/b와 동일한 기능 및 구성을 채용한다. 헌트 비교부 148은, 헌트부 230과, 정렬부 240과, 비교부 250과, 지연 시간 취득부 196을 포함한다. 헌트부 230, 정렬부 240, 및 비교부 250은, 도 2에 도시된 헌트부 230a/b, 정렬부 240a/b, 및 비교부 250a/b와 각각 동일한 기능 및 구성을 채용한다.
지연 시간 취득부 196은, 지연 시간을 측정하기 위하여 시험 프로그램을 실행하는 경우에 있어서, 당해 시험 프로그램에 기초한 시험 패턴의 출력을 개시하였다는 취지의 시험 패턴 출력 개시 통지를 순차적 패턴 생성부 142로부터 받는다. 또한, 지연 시간 취득부 196은, 비교기 180이 취득한 출력 패턴 계열이 헤더 패턴 계열과 일치하였다는 것을 검출하였다는 취지의 헤더 패턴 검출 통지를 헌트부 230으로부터 받는다. 그리고, 지연 시간 취득부 196은, 시험 패턴 출력 개시 통지를 받은 타이밍 및 헤더 패턴 검출 통지를 받은 타이밍에 기초하여, 시험 패턴의 출력을 개시한 후에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출될 때까지의 지연 시간을 취득하여 기억한다.
또한, 지연 시간 취득부 196은, 마진 시험을 위하여 시험 패턴의 출력이 개시되면, 비교부 250은, 시험 패턴의 출력을 개시하였다는 취지의 시험 패턴 출력 개시 통지를 순차적 패턴 생성부 142로부터 다시 받는다. 그리고, 지연 시간 취득부 196은, 시험 패턴 출력 개시 통지를 받은 타이밍 및 지연 시간에 기초하여 비교 대상 패턴 계열이 출력되는 타이밍을 특정하고, 당해 비교 대상 패턴 계열과 기대치 패턴 계열과의 비교를 비교부 250에 지시한다.
도 6은 실시예 1의 변형예에 관한 시험 장치 10에 의한 시험 동작을 도시한다. 우선 시험 장치 10은, 상기의 지연 시간을 산출하기 위하여, 시험 제어부 192에 의한 지시에 기초하여 마진 시험에 사용되는 시험 프로그램을 실행시킨다. 이 때, 파라미터 변경부 194는, DUT 100의 출력 신호를 적절히 취득할 수 있는 스트로브 타이밍 및 문턱값 전압을 비교기 180에 설정하여 둔다.
당해 시험 프로그램이 벡터 생성 제어부 116 및 순차적 패턴 생성부 142에 의하여 실행되면, 포맷 제어부 144 및 드라이버 170은, DUT 100의 출력 단자로부터 기정 패턴 계열 510a를 출력시키는 시험 패턴 계열 500a를 DUT 100으로 출력한다. 지연 시간 취득부 196은, 시험 패턴 계열 500a의 출력을 개시한 타이밍을, 시험 패턴 출력 개시 통지에 의하여 순차적 패턴 생성부 142로부터 받는다. 헌트부 230은, 비교기 180이 취득한 출력 패턴 계열과 기정 패턴 계열 510a의 일치를 검출하면, 헤더 패턴 검출 통지에 의하여 지연 시간 취득부 196으로 통지한다. 지연 시간 취득부 196은, 시험 패턴 계열 500a의 출력을 개시한 타이밍 및 기정 패턴 계열 510a가 검출된 타이밍으로부터, 시험 패턴 계열 500a의 출력을 개시한 후, 기정 패턴 계열 510a와 일치된 출력 패턴 계열이 검출될 때까지의 지연 시간 TD를 취득한다.
파라미터 변경부 194는, 지연 시간 TD가 취득된 경우에, 스트로브 타이밍 및 문턱값의 적어도 일방의 파라미터를 변경한다. 즉, 예를 들면, 파라미터 변경부 194는, 시험 패턴 계열 500a를 출력하는 시험 프로그램의 실행을 종료한 후에, 이들의 파라미터를 변경하여도 좋다.
다음으로, 시험 제어부 192는, 파라미터 변경부 194에 의하여 파라미터가 변경된 상태에 있어서, 벡터 생성 제어부 116에 대하여 시험 프로그램을 다시 실행하도록 지시한다. 이들에 의하여 시험 제어부 192는, 포맷 제어부 144 및 드라이버 170에 의하여 시험 패턴 계열의 출력을 다시 수행시킨다. 지연 시간 취득부 196은, 순차적 패턴 생성부 142로부터 시험 패턴 출력 개시 통지를 다시 받아 계시(計時)를 개시하고, DUT 100으로부터 비교 대상 패턴 계열 520b가 취득되기를 기다린다. 더욱 구체적으로는, 지연 시간 취득부 196은, 시험 패턴 계열 500b의 출력을 다시 개시하고부터 지연 시간 TD가 경과한 시점으로부터, 미리 정해진 오프셋 시간 TO 후의 타이밍이 오기를 기다린다. 이 오프셋 시간 TO는, 기정 패턴 계열 510a 또는 b가 출력되고부터 비교 대상 패턴 계열 520a 또는 b가 출력될 때까지 사이의 시간이다. 그리고, 지연 시간 취득부 196은, 시험 패턴 계열 500b의 출력을 다시 개시하고부터 지연 시간 TD가 경과한 시점으로부터 오프셋 시간 TO 후에 비교 대상 패턴 계열 520b 및 기대치 패턴 계열 530b의 비교를 지시한다. 이 지시를 받아, 비교부 250은, 시험 패턴 계열 500b의 출력을 다시 개시하고부터 지연 시간 TD가 경과한 시점으로부터 오프셋 시간 TO 후에 비교기 180이 취득한 비교 대상 패턴 계열 520b와, 비교 대상 패턴 계열 520b의 기대치 패턴 계열 530b의 비교 결과를 출력한다.
본 변형예에 관한 시험 장치 10에 의하면, 우선 적절한 스트로브 타이밍 및 문턱값 전압을 이용하여, 시험 패턴 계열 500a의 출력을 개시하고부터 기정 패턴 계열 510a를 취득할 때까지의 지연 시간 TD를 계측한다. 이에 의하여, 마진 시험 중에 있어서 기정 패턴 계열 510b를 검출할 수 없어도, 계측한 지연 시간 TD 및 미리 정해진 오프셋 시간 TO에 기초하여, 비교 대상 패턴 계열 520b를 취득한 타이밍을 특정할 수 있다.
(실시예2)
도 7은 실시예 2에 관한 시험 장치 10의 구성을 도시한다. 본 실시예에 관한 시험 장치 10은, 도 1 등에 도시된 시험 장치 10에 있어서의 기정 패턴 메모리 118을 포함하지 않아도 좋다. 그 밖의 구성에 관하여, 도 1과 동일한 부호를 붙인 부재는, 도 1과 실질적으로 동일한 기능 또는 구성을 가지므로, 이하에서는 차이점을 제외하고는 설명을 생략한다. 또한, 도 1에 도시된 채널 블록 130a, b, ...는, 본 실시예에 있어서는 서로 실질적으로 동일한 기능을 가지므로, 이들을 채널 블록 130으로 총칭한다.
도 8은 실시예 2에 관한 헌트 비교부 148의 구성을 도시한다. 헌트 비교부 148은, 헤더 패턴 격납부 600과, 헤더 패턴 검출부 610과, 정렬부 620과, 기대치 비교부 630과, 타이밍 조정부 640과, 선택기 650과, 에러 통지부 660을 포함한다. 헤더 패턴 격납부 600은, 복수의 헤더 패턴 계열을 격납한다. 헤더 패턴 검출부 610은, 벡터 생성 제어부 116으로부터 받은 신호에 기초하여, 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행되었는가 아닌가를 판단한다. 여기서, 검출 개시 명령은, 검출 대상의 헤더 패턴 계열을 헤더 패턴 격납부 600으로부터 선택하는 지시를 포함한다.
헤더 패턴 검출부 610은, 검출 개시 명령이 실행된 경우에, 검출 개시 명령에 기초하여, 검출 대상의 헤더 패턴 계열을 헤더 패턴 격납부 600으로부터 선택한다. 그리고, 헤더 패턴 검출부 610은, 검출 개시 명령에 기초하여 선택한 헤더 패턴 계열에 관하여, 그 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스 100으로부터 출력되는가 아닌가를 검출한다. 구체적으로는, 헤더 패턴 검출부 610은, 비교기 180의 출력 신호 중에서, 헤더 패턴 계열과 일치하는 출력 패턴 계열을 검출한다.
타이밍 조정부 640은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열의 검출을 개시하고부터 헤더 패턴 계열이 검출될 때까지 경과된 시간에 기초하여, 출력 패턴 계열의 출력 타이밍을 조절하는 파라미터를 정렬부 620에 설정한다. 예를 들면, 타이밍 조정부 640은, 출력 패턴 계열을 지연시키는 지연량을 정렬부 620에 설정하여도 좋다. 이 지연량을 적절히 설정함으로써, 출력 패턴 계열 및 기대치 패턴 계열을 동기화시킬 수 있다.
정렬부 620은, 피시험 디바이스 100으로부터 출력된 출력 패턴 계열을 비교기 180으로부터 입력받는다. 그리고, 정렬부 620은, 입력받은 출력 패턴 계열을, 타이밍 조정부 640에 의하여 설정된 지연량만큼 지연시켜, 기대치 비교부 630 및 선택기 650으로 보낸다. 또한, 정렬부 620은, 헤더 패턴 계열이 검출되지 않는 경우에는, 출력 패턴 계열을 지연시키지 않고 그대로 출력하여도 좋다.
더욱 구체적으로는, 정렬부 620은, 종속(縱續; cascade식) 접속된 복수의 플립플롭과, 복수의 플립플롭 중 어느 것의 출력을 선택하여 출력하는 선택기를 포함한다. 그리고, 첫단의 플립플롭은 출력 패턴 계열을 순차적으로 입력받는다. 선택기는, 타이밍 조정부 640에 의하여 설정된 지연량에 기초하여, 플립플롭 중 어느 것의 출력을 선택하여 출력한다. 이에 의하여, 정렬부 620은, 출력 패턴이 통과하는 플립플롭의 수를 가변으로 할 수 있으며, 출력 패턴 계열 및 기대치 패턴 계열의 타이밍을 맞출 수 있다.
기대치 비교부 630은, 헤더 패턴 계열이 검출된 경우에, 정렬부 620으로부터 입력된 출력 패턴 계열과, 순차적 패턴 생성부 146으로부터 입력된 기대치 패턴 계열을 비교하고, 비교 결과를 순차적으로 선택기 650으로 보낸다. 선택기 650은, 헤더 패턴 계열이 검출된 경우에는, 기대치 비교부 630에 의한 비교 결과를 입력받아 페일 캡쳐 제어부 150에 보낸다. 한편, 선택기 650은, 헤더 패턴 계열이 검출되지 않는 경우에는, 정렬부 620으로부터 입력된 출력 패턴 계열을 페일 캡쳐 제어부 150으로 보낸다.
에러 통지부 660은, 헤더 패턴 계열의 검출을 개시하고부터 미리 정해진 기간 내에, 그 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 헤더 패턴 계열의 검출에 실패하였다는 취지를 시험 장치 10의 이용자에게 통지한다. 이에 의하여, 이용자는, 헤더 패턴 계열을 검출할 수 없는 에러의 발생을 적절히 알 수 있으며, 또한 페일 캡쳐 메모리 152에 격납된, 에러 발생까지의 출력 패턴 계열을 조사함으로써 그 에러의 발생 원인을 용이하게 추구할 수 있다.
도 9는 실시예 2에 관한 기대치 패턴 계열 및 출력 패턴 계열이 비교된 처리의 타이밍을 도시한다. 벡터 생성 제어부 116은, 명령을 실행하는 명령 실행 단계와, 출력 패턴을 기대치 패턴과 비교하는 비교 단계를 포함하는 복수의 단계로 이루어진 명령 실행 파이프 라인에 의하여, 각각의 명령을 실행한다. 더욱 구체적으로는, 명령 실행 단계에 있어서, 벡터 생성 제어부 116은, 헤더 패턴 계열의 검출 개시를 지시하는 PKTST 명령과, 그 헤더 패턴 계열의 검출 종료를 지시하는 PKTEND 명령을 포함하는 복수의 명령을, 명령 사이클 마다 순차적으로 실행한다. 여기서, PKTST 명령은, 본 발명에 관한 검출 개시 명령의 일예이며, PKTEND 명령은, 본 발명에 관한 검출 종료 명령의 일예이다.
순차적 패턴 생성부 146은, 복수의 명령의 각각에 관하여, 당해 명령에 대응하는 기대치 패턴을 기대치 패턴 메모리 108로부터 순차적으로 독출한다. 예를 들면, 순차적 패턴 생성부 146은, PKTST 명령에 대응하는 기대치 패턴인 ED1을 독출한다. 또한, 순차적 패턴 생성부 146은, PKTST 명령의 다음의 NOP 명령에 대응하는 기대치 패턴인 ED2를 독출한다. 여기서, 비교 단계는 명령 실행 단계보다 후에 실행되므로, 비교 단계에 기대치 패턴 계열이 입력되는 타이밍은, 명령 실행 단계에 있어서 대응하는 명령이 실행되는 타이밍보다 늦다.
비교 단계에 있어서, 비교기 180은, DUT 100의 단자로부터 출력된 출력 패턴을 취득하고, 헌트 비교부 148로 공급한다. 예를 들면, 비교기 180은, 출력 패턴 계열 D1, D2, D3,... Dn, Dn+1, 및 Dn+2를 순차적으로 취득하여 헌트 비교부 148에 공급한다. 정렬부 620은, 이 출력 패턴 계열을 타이밍 조정부 640에 의하여 설정된 지연량만큼 지연시켜, 기대치 비교부 630으로 출력한다.
더욱 구체적으로는, 타이밍 조정부 640은, 정렬부 620에 적절한 지연량을 설정함으로써, 비교 단계에 기대치 패턴 계열 ED1, ED2, 및 ED3가 입력되는 타이밍에 있어서, ED1, ED2, 및 ED3와 비교되어야 할 출력 패턴 계열 D1, D2, 및 D3을 비교 단계에 입력시키는 조정을 수행한다. 유사하게, 타이밍 조정부 640은, 비교 단계에 기대치 패턴 계열 EDn, EDn+1, 및 EDn+2가 입력되는 타이밍에 있어서, EDn, EDn+1, 및 EDn+2와 비교되어야 할 출력 패턴 계열 Dn, Dn+1, 및 Dn+2를 비교 단계에 입력시킨다. 이에 의하여, 타이밍 조정부 640은, 각각의 기대치 패턴과, 그 기대치 패턴과 비교되어야 할 출력 패턴을 동기화하여 동일 사이클에 있어서 기대치 비교부 630에 입력시킬 수 있다.
이렇게 본 실시예에 있어서의 시험 장치 10에 의하면, 피시험 디바이스 100으로부터 출력 패턴의 출력이 개시된 타이밍이 부정(不定)인 경우에 있어서도, 기대치 패턴 및 출력 패턴을 적절히 동기화시킬 수 있다.
벡터 생성 제어부 116이 PKTEND 명령을 실행시킨 경우에 있어서, 타이밍 조 정부 640은, 기대치 비교부 630에 의하여 출력 패턴을 지연시키지 않는 설정을 수행한다. 이에 의하여, 기대치 비교부 630은, 입력된 출력 패턴 계열을 지연시키지 않고 그대로 기대치 비교부 630으로 출력한다. 더욱 구체적으로는, PKTEND 명령 실행 후에, 순차적 패턴 생성부 146은, 기대치 패턴 계열 EDm, EDm+1, 및 EDm+2를 독출한다. 여기서, 비교 단계는 명령 실행 단계보다 후에 실행되므로, 비교 단계에 기대치 패턴 계열이 입력되는 타이밍은, 명령 실행 단계에 있어서 대응하는 명령이 실행되는 타이밍보다 늦다.
비교 단계에 있어서, 비교기 180은, 출력 패턴 계열 Dm, Dm+1, 및 Dm+2를 순차적으로 취득하여 헌트 비교부 148로 공급한다. 정렬부 620은, 이 출력 패턴 계열을 지연시키지 않고 기대치 비교부 630으로 출력한다. 이 결과, 기대치 비교부 630은, 출력 패턴 Dm+1 및 기대치 패턴 EDm를 비교하여 비교 결과 Rm을 페일 메모리에 기입한다.
이상과 같이, PKTEND 명령이 실행된 경우에는, 타이밍 조정부 640은, 정렬부 620에 설정된 지연량을 헤더 패턴 검출전의 상태로 돌린다. 이 결과, 타이밍 조정부 640은, 어느 명령에 대응된 기대치 패턴과, 그 명령의 실행시에 피시험 디바이스 100으로부터 취득된 출력 패턴을, 동일 사이클에 있어서 기대치 비교부 630에 입력시킬 수 있다. 이에 의하여, 피시험 디바이스 100의 시험의 일부만에 대하여, 기대치 패턴 및 출력 패턴을 동기화시킬 것인가 아닌가를 제어할 수 있다.
(실시예3)
도 10은, 실시예 3에 관한 시험 장치 10의 구성을 도시한다. 본 실시예에 관한 시험 장치 10은, 도 1 등에 도시된 시험 장치 10에 있어서의 기정 패턴 메모리 118을 포함하지 않아도 좋다. 그 밖의 구성에 관하여, 도 1과 동일한 부호를 붙인 부재는, 도 1과 실질적으로 동일한 기능 또는 구성을 가지므로, 이하에서는 차이점을 제외하고는 설명을 생략한다. 또한, 도 1에 도시된 채널 블록 130a, b, ...는, 본 실시예에 있어서는 서로 실질적으로 동일한 기능을 가지므로, 이들을 채널 블록 130으로 총칭한다.
도 11은 실시예 3에 관한 헌트 비교부 148의 구성을 도시한다. 헌트 비교부 148은, 헤더 패턴 검출부 700과, 기대치 비교부 720과, 선택 기입부 730을 포함한다. 헤더 패턴 검출부 700은, 피시험 디바이스 100으로부터 출력된 출력 패턴 계열을 비교기 180으로부터 입력받는다. 그리고, 헤더 패턴 검출부 700은, 벡터 생성 제어부 116으로부터 받은 신호에 기초하여, 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행되었는가 아닌가를 판단한다. 검출 개시 명령이 실행된 경우에, 헤더 패턴 검출부 700은, 미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스 100으로부터 출력되는가 아닌가를 검출한다.
헤더 패턴 검출부 700은, 헤더 패턴 계열을 검출한 경우, 헤더 패턴 계열의 검출을 개시하고부터 헤더 패턴 계열이 검출될 때까지 경과한 시간에 기초하여, 출력 패턴 계열의 출력 타이밍을 조절하는 파라미터를 정렬부 710에 설정한다. 예를 들어, 헤더 패턴 검출부 700은, 출력 패턴 계열을 지연시키는 지연량을 정렬부 710에 설정하여도 좋다. 이 지연량을 적절히 설정함으로써, 출력 패턴 계열 및 기대치 패턴 계열을 동기화시킬 수 있다.
정렬부 710은, 피시험 디바이스 100으로부터 출력된 출력 패턴 계열을 비교기 180으로부터 입력받는다. 그리고, 정렬부 710은, 입력된 출력 패턴 계열을, 헤더 패턴 검출부 700에 의하여 설정된 지연량만큼 지연시켜, 기대치 비교부 720 및 선택 기입부 730으로 보낸다. 기대치 비교부 720은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열과 일치하는 그 출력 패턴 계열에 뒤이어 피시험 디바이스 100으로부터 출력되는 출력 패턴 계열을 기대치 패턴 계열과 비교한다. 여기서, 헤더 패턴 계열과 일치하는 출력 패턴 계열에 이어지는 출력 패턴 계열이라는 것은, 헤더 패턴 계열과 일치하는 그 출력 패턴 계열에 연속하여 출력되는 출력 패턴뿐만 아니라, 헤더 패턴 계열과 일치하는 그 출력 패턴 계열의 출력 후에 다른 패턴이 출력된 후에 출력되는 출력 패턴을 포함한다.
선택 기입부 730은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 기대치 비교부 720으로부터 입력된 비교 결과를 페일 캡쳐 제어부 150으로 보낸다. 이에 의하여 선택 기입부 730은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 기대치 비교부 720에 의한 비교 결과를 페일 캡쳐 메모리 152에 격납할 수 있다.
한편, 선택 기입부 730은, 헤더 패턴 계열과 일치하는 출력 패턴이 검출되지 않은 경우에, 정렬부 710으로부터 입력된 출력 패턴을 페일 캡쳐 제어부 150으로 보낸다. 이에 의하여, 선택 기입부 730은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 피시험 디바이스 100의 출력 패턴 계열을 페일 캡쳐 메모리 152에 격납할 수 있다.
도 12는 실시예 3에 관한 헌트 비교부 148에 의하여 헤더 패턴 계열이 검출되는 처리의 타이밍을 도시한다. 벡터 생성 제어부 116은, 복수의 명령의 각각을, 명령 실행 단계와, 비교 단계를 포함하는 복수의 단계의 파이프 라인에 의하여 실행한다. 더욱 구체적으로는, 명령 실행 단계에 있어서, 벡터 생성 제어부 116은, 헤더 패턴 계열의 검출 개시를 지시하는 검출 개시 명령을 포함하는 복수의 명령을, 명령 사이클 마다 순차적으로 실행한다. 예를 들면, 벡터 생성 제어부 116은, 검출 개시 명령, 명령 2, 및 명령 3을 이 순서대로 순차적으로 실행하며, 최후에 검출 종료 명령을 실행한다.
그리고, 순차적 패턴 생성부 146은, 복수의 명령의 각각에 관하여, 당해 명령에 대응하는 기대치 패턴을 기대치 패턴 메모리 108로부터 순차적으로 독출한다. 예를 들면, 순차적 패턴 생성부 146은, 검출 개시 명령에 대응하는 기대치 패턴 1과, 명령 2에 대응하는 기대치 패턴 2와, 명령 3에 대응하는 기대치 패턴 3을 순차적으로 독출한다. 여기서, 비교 단계는 명령 실행 단계보다 이후에 실행되므로, 비교 단계에 있어서 기대치 패턴 계열이 참조되는 타이밍은, 명령 실행 단계에 있어서 대응하는 명령이 실행되는 타이밍보다 늦다.
비교 단계에 있어서, 비교기 180은, DUT 100의 단자로부터 출력된 출력 패턴을 취득하고, 헌트 비교부 148에 공급한다. 예를 들면, 헌트 비교부 148은, 출력 패턴 1을 취득하고, 도중을 일부 생략하여, 헤더 패턴 계열, 출력 패턴 N, 및 출력 패턴 N+1을 순차적으로 취득한다.
검출 개시 명령이 실행되고부터 헤더 패턴 계열이 검출될 때까지의 사이에는, 정렬부 710은, 출력 패턴 계열이 지연되는 지연량의 설정을 받지 않았기 때문에, 취득한 출력 패턴 계열을, 지연시키지 않고 선택 기입부 730에 출력한다. 이것을 받아서, 선택 기입부 730은, 페일 캡쳐 제어부 150에 지시하여, 출력 패턴 계열을 페일 캡쳐 메모리 152에 기입한다. 이렇게, 선택 기입부 730은, 검출 개시 명령이 실행된 경우에, 피시험 디바이스 100으로부터 출력되는 출력 패턴을 페일 캡쳐 메모리 152에 순차적으로 기입하는 출력 패턴 기입 처리를 개시한다.
여기서, 바람직하게는, 선택 기입부 730은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않는 경우에, 검출 개시 명령이 실행되고부터 미리 정해진 명령 사이클 수가 경과할 때까지 피시험 디바이스 100으로부터 출력된 출력 패턴 계열만을 페일 캡쳐 메모리 152에 격납한다. 즉, 선택 기입부 730은, 당해 명령 사이클 수의 경과후에 출력된 출력 패턴 계열을 페일 캡쳐 메모리 152에 격납하지 않는다. 이에 의하여, 헤더 패턴 계열이 검출되지 않은 원인의 추구에 도움이 되는 패턴만을 효율적으로 보존할 수 있다. 이에 대신하여, 선택 기입부 730은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 검출 개시 명령이 실행되고부터 검출 종료 명령이 실행될 때까지의 기간 중에 출력되는, 모든 출력 패턴 계열을 페일 캡쳐 메모리 152에 계속 격납하여도 좋다.
한편, 헤더 패턴 검출부 700은, 헤더 패턴 계열과 일치하는 출력 패턴 계열을 검출한 경우에, 기대치 패턴 및 출력 패턴의 독출의 타이밍을 일치시켜야 할, 소정의 지연량을 정렬부 710에 설정한다. 이 결과, 정렬부 710은, 헤더 패턴 계열에 이어 피시험 디바이스 100으로부터 출력되는 출력 패턴 계열을 지연시켜, 기대치 패턴 계열의 출력 타이밍과 일치시킨다.
이것을 받아, 기대치 비교부 720은, 헤더 패턴 계열과 일치되는 출력 패턴 계열에 이어 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 기대치 패턴 계열과 비교한다. 이 경우, 선택 기입부 730은, 페일 캡쳐 제어부 150에 지시하여, 기대치 비교부 720에 의한 비교 결과를 페일 캡쳐 메모리 152에 격납한다. 이렇게, 선택 기입부 730은, 헤더 패턴 계열과 일치된 출력 패턴 계열이 검출된 경우, 출력 패턴 기입 처리를 정지하여 기대치 비교부 720에 의한 비교 결과를 페일 캡쳐 메모리 152에 순차적으로 격납하는 처리를 개시한다.
또한, 페일 캡쳐 메모리 152는, 헤더 패턴 계열이 검출된 경우에 있어서도, 검출 이전에 출력된 출력 패턴 계열을 소거하지 않고 계속 보유하여도 좋으며, 검출 이전에 출력된 출력 패턴 계열을 비교 결과에 의하여 덮어 써도 좋다.
이상, 도 12에 의하면, 시험 장치 10은, 헤더 패턴 계열이 검출될 때까지의 사이에는, 출력 패턴 계열을 페일 캡쳐 메모리 152에 기입하며, 그와 함께, 헤더 패턴 계열이 검출된 경우에는, 출력 패턴 계열 및 기대치 패턴 계열의 비교 결과를 페일 캡쳐 메모리 152에 기입한다. 이에 의하여, 헤더 패턴이 검출되지 않은 경우에, 그 원인을 해석하기 쉽게 할 수 있다. 또한, 헤더 패턴 계열이 검출된 경우에는, 페일 캡쳐 메모리 152의 기억 용량을 유효하게 활용할 수 있다.
(실시예 4)
도 13은 실시예 4에 관한 시험 장치 10의 구성을 도시한다. 본 실시예에 관한 시험 장치 10은, 도 1 등에 도시된 시험 장치 10에 있어서의 테스터 제어 장치 190에 대신하여 테스터 제어 장치 195를 포함한다. 또한, 시험 장치 10은, 기정 패턴 메모리 118을 포함하지 않아도 좋다. 그 밖의 구성에 관하여, 도 1과 동일한 부호를 붙인 부재는, 도 1과 실질적으로 동일한 기능 또는 구성을 가지므로, 이하에서는 차이점을 제외하고는 설명을 생략한다. 또한, 도 1에 도시된 채널 블록 130a, b, ...는, 본 실시예에 있어서는 서로 실질적으로 동일한 기능을 가지므로, 이들을 채널 블록 130으로 총칭한다.
도 14는 실시예 4에 관한 헌트 비교부 148의 구성을 도시한다. 헌트 비교부 148은, 헤더 패턴 검출부 800과, 기대치 비교부 810과, 헤더 검출 범위 설정 레지스터 820과, 비교 유효 범위 설정 레지스터 830과, 에러 판단 통지부 840과, 선택기 850을 포함한다. 헤더 패턴 검출부 800은, 벡터 생성 제어부 116에 의하여 실행되는 명령이, 헤더 검출 범위 설정 레지스터 820에 설정된, 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효로 하는 유효 범위 내인 경우에, 검출 개시 명령이 실행되었는가 아닌가를 판단한다. 그리고, 헤더 패턴 검출부 800은, 검출 개시 명령이 실행된 경우에, 피시험 디바이스 100으로부터 출력되는 출력 패턴 계열을 비교기 180으로부터 취득하고, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 피시험 디바이스 100으로부터 출력되는가 아닌가를 검출한다.
기대치 비교부 810은, 피시험 디바이스 100으로부터 출력된 출력 패턴 계열을 비교기 180으로부터 취득하고, 기대치 패턴 계열을 순차적 패턴 생성부 146으로 부터 취득한다. 그리고, 기대치 비교부 810은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 헤더 패턴 계열과 일치하는 그 출력 패턴 계열에 뒤이어 피시험 디바이스 100으로부터 출력되는 출력 패턴 계열을, 기대치 패턴 계열과 비교한다. 이 경우, 기대치 비교부 810은, 비교 대상의 기대치 패턴이, 비교 유효 범위 설정 레지스터 830에 설정된, 기대치 패턴 계열 및 출력 패턴 계열의 비교를 유효하게 하는 유효 범위 내의 어느 것인가의 명령에 대응하는 것을 조건으로 하여, 그 기대치 패턴을 출력 패턴과 비교하여도 좋다.
헤더 검출 범위 설정 레지스터 820은, 벡터 생성 제어부 116에 의하여 실행되는 복수의 명령 중에서, 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효하게 하는 유효 범위가 개시(開始)되는 명령의 어드레스인 개시 어드레스, 및 그 유효 범위가 종료하는 명령의 어드레스인 종료 어드레스를 격납한다. 이 유효 범위를 헌트 윈도우라 부른다. 예를 들면, 헤더 검출 범위 설정 레지스터 820은, 테스터 제어 장치 195에 의하여 이들의 어드레스의 설정을 받아도 좋다.
비교 유효 범위 설정 레지스터 830은, 벡터 생성 제어부 116에 의하여 실행되는 복수의 명령 중에서, 출력 패턴과의 비교가 유효하게 되는 기대치 패턴에 대응하는 명령의 개시 어드레스 및 출력 패턴과의 비교가 유효하게 되는 기대치 패턴에 대응하는 명령의 종료 어드레스를 격납한다. 이 개시 어드레스로부터 종료 어드레스까지의 범위를 비교 윈도우라 부른다. 예를 들면, 비교 유효 범위 설정 레지스터 830은, 테스터 제어 장치 195에 의하여 이들의 어드레스의 설정을 받아도 좋다.
또한, 기대치 패턴 메모리 108에 있어서 동일한 명령에 대하여 단자마다 복수의 기대치 패턴이 대응되어 있는 경우에는, 비교 유효 범위 설정 레지스터 830은, 기대치 패턴 중 어느 것을 비교 윈도우의 개시점으로 하는가를 나타내는 파라미터를 더 격납하여도 좋다. 유사하게, 비교 유효 범위 설정 레지스터 830은, 기대치 패턴 중 어느 것을 비교 윈도우의 종료점으로 하는가를 나타내는 파라미터를 더 격납하여도 좋다. 이에 의하여, 비교 윈도우로 된 패턴의 범위를 더욱 상세히 지정할 수 있다. 또한, 이에 대신하여, 비교 유효 범위 설정 레지스터 830은, 비교 윈도우를 나타내는 파라미터로서, 시험 개시로부터 비교 윈도우의 개시까지 경과되는 명령 사이클 수, 및 시험 개시로부터 비교 윈도우의 종료까지 경과되는 명령 사이클 수를 격납하여도 좋다. 이렇게, 비교 윈도우의 지정 방법에는 여러 가지 방법을 사용할 수 있으므로, 각종 장해에 대하여 신속하고 적절한 장해 해석을 수행할 수 있다.
에러 판단 통지부 840은, 검출 개시 명령이 실행되고부터, 헤더 패턴 계열의 검출을 종료하는 검출 종료 명령이 실행될 때까지의 사이에, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 검출 개시 명령으로부터 검출 종료 명령까지의 명령이 헌트 윈도우 내인 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 이용자 등에게 통지한다.
선택기 850은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 기대치 비교부 810에 의한 비교 결과를 선택하여 페일 캡쳐 제어부 150에 보내고, 페일 캡쳐 제어부 150에 의하여 페일 캡쳐 메모리 152에 격납시킨다. 한편, 선택 기 850은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 비교기 180으로부터 취득한 출력 패턴 계열을 선택하여 페일 캡쳐 제어부 150으로 보내고, 페일 캡쳐 제어부 150에 의하여 페일 캡쳐 메모리 152에 격납시킨다. 이에 의하여, 헤더 패턴 계열이 검출되지 않는 장해의 발생시에 있어서, 장해의 원인 추구를 용이하게 할 수 있다.
도 15는 실시예 4에 관한 테스터 제어 장치 195의 구성을 도시한다. 테스터 제어 장치 195는, 헤더 검출 범위 설정부 900과, 비교 유효 범위 설정부 910을 포함한다. 헤더 검출 범위 설정부 900은, 명령 메모리 104에 격납된 복수의 명령 중에서, 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효하게 하는 유효 범위, 즉 헌트 윈도우를 설정한다. 구체적으로는, 헤더 검출 범위 설정부 900은, 이용자 등의 지시에 따라, 헌트 윈도우의 개시 어드레스 및 종료 어드레스를 가리키는 값을, 헤더 검출 범위 설정 레지스터 820에 격납한다.
또한, 헤더 검출 범위 설정부 900은, 검출 개시 명령으로부터 검출 종료 명령까지의 사이의 적어도 하나의 명령에, 비교 유효 범위 설정부 910에 의하여 비교 윈도우가 설정되어 있는 경우에, 당해 검출 개시 명령으로부터 당해 검출 종료 명령까지의 사이에 있어서 헤더 패턴 계열의 검출을 유효하게 설정하여도 좋다.
구체적으로는, 헤더 검출 범위 설정부 900은, 비교 윈도우가 새로이 설정될 때마다 다음의 처리를 수행하여도 좋다. 우선, 헤더 검출 범위 설정부 900은, 명령 메모리 104를 주사(走査)함으로써, 검출 개시 명령 및 검출 종료 명령의 전체 셋트를 검출한다. 다음으로, 헤더 검출 범위 설정부 900은, 각각의 검출 개시 명 령에 관하여, 그 검출 개시 명령으로부터 대응하는 검출 종료 명령까지의 적어도 하나의 명령에 새로이 비교 윈도우가 설정되었는가를 판단한다. 그리고, 헤더 검출 범위 설정부 900은, 새로이 비교 윈도우가 설정된 검출 개시 명령 및 대응하는 검출 종료 명령까지의 사이에 있어서, 헤더 패턴 계열의 검출을 유효로 한다.
도 16은 실시예 4에 관한 헌트 윈도우의 일예를 도시한다. 본 도면은, 벡터 생성 제어부 116에 의하여 독출되어 순차적으로 실행되는 복수의 명령의 각각에, 당해 명령이 실행되는 타이밍으로 피시험 디바이스 100으로부터 출력되는 출력 패턴을 대응시켜 도시한다. 예를 들면, 검출 개시 명령의 일예인 PKTST 명령이 실행되는 타이밍에서, 출력 데이터 D0가 출력되는 것을 도시한다. 또한, PKTST 명령의 다음에 실행되는 NOP 명령이 실행되는 타이밍에서, 출력 데이터 D1이 출력되는 것을 도시한다.
NOP 명령에 이어서 순차적으로 복수의 명령이 실행된 후에, 추가적으로 NOP 명령이 실행된다. 이 NOP 명령이 실행되는 타이밍에서, 출력 데이터 Dn이 출력된다. 다음으로, 검출 종료 명령의 일예인 PKTEND 명령이 실행된다. 여기서, 이 PKTST 명령으로부터 이 PKTEND 명령에 이르는 어느 명령에도, 헌트 윈도우가 설정되어 있지 않다. 이 때문에, 헤더 패턴 검출부 800은, 이 PKTST 명령으로부터 이 PKTEND 명령까지의 각각의 명령이 실행된 경우에 있어서는, 헤더 패턴 계열을 검출하지 않는다. 또한, 에러 판단 통지부 840은, 이 PKTST 명령으로부터 이 PKTEND 명령까지의 각각의 명령이 실행되는 경우에 있어서는, 헤더 패턴 계열이 검출되지 않는 경우에도, 헤더 패턴 계열이 검출되지 않는다는 취지를 나타내는 에러를 통지하지 않는다.
이어서, 벡터 생성 제어부 116은, PKTEND 명령 실행 후에 다른 명령을 순차적으로 실행하고, 다시 PKTST 명령을 실행한다. 이 PKTST 명령이 실행되는 타이밍에서, 출력 데이터 Dn이 피시험 디바이스 100으로부터 출력된다. 다음으로, NOP 명령이 실행되고, 이 NOP 명령이 실행되는 타이밍에서, 출력 데이터 Dm+1이 출력된다. 이 NOP 명령에 이어서 순차적으로 복수의 명령이 실행된 후에, 추가적으로 NOP 명령이 실행된다. 이 NOP 명령이 실행되는 타이밍에서, 출력 데이터 D1이 출력된다. 다음으로, PKTEND 명령이 실행되고, PKTEND 명령이 실행되는 타이밍에서 출력 데이터 Dl+1이 출력된다.
여기서, 헌트 윈도우의 개시 어드레스를 나타내는 파라미터인 HUNT_ST는, 이 PKTST 명령에 앞서 실행되는 명령의 어드레스를 나타내고 있다. 그리고, 헌트 윈도우의 종료 어드레스를 나타내는 파라미터인 HUNT_END는, 이 PKTEND 명령에 의하여 이후에 실행되는 명령의 어드레스를 나타내고 있다. 즉, 이 PKTST 명령 및 PKTEND 명령의 쌍방은, 헌트 윈도우의 범위 내이다. 따라서, 헤더 패턴 검출부 800은, 이 PKTST 명령으로부터 이 PKTEND 명령까지의 각각의 명령이 실행되는 경우에 있어서, 헤더 패턴 계열에 일치하는 출력 패턴 계열을 검출한다. 또한, 에러 판단 통지부 840은, 이 PKTST 명령으로부터 이 PKTEND 명령까지의 각각의 명령이 실행되는 경우에 있어서, 헤더 패턴 계열이 검출되지 않은 경우에는, 헤더 패턴 계열이 검출되지 않는다는 취지를 나타내는 에러를 통지한다.
이렇게, 벡터 생성 제어부 116이 PKTST 명령 및 PKTEND 명령의 복수의 셋트를 실행하는 경우에 있어서도, 헤더 검출 범위 설정 레지스터 820에 적절한 값을 격납함으로써, PKTST 명령 및 PKTEND 명령의 각 세트마다, 헤더 패턴 계열을 검출시킬 것인가 아닌가를 독립적으로 설정할 수 있다. 이에 의하여, 시험 프로그램을 바꾸어 적지 않고서 피시험 디바이스 100의 장해 해석을 용이하게 실현할 수 있다.
도 17은 실시예 4에 관한 비교 윈도우의 일예를 도시한다. 본 도면은, 벡터 생성 제어부 116에 의하여 독출되어 순차적으로 실행되는 복수의 명령의 각각에, 당해 명령이 실행되는 타이밍에서 피시험 디바이스 100으로부터 출력되는 출력 패턴을 대응시켜 도시한다. 예를 들면, 검출 개시 명령의 일예인 PKTST 명령이 실행되는 타이밍에서, 출력 데이터 D0가 출력되는 것을 도시한다. 또한, PKTST 명령의 다음에 실행되는 NOP 명령이 실행되는 타이밍에서, 출력 데이터 D1이 출력되는 것을 도시한다. 그 밖의 명령 및 출력 데이터의 대응 관계는, 도 16과 실질적으로 동일하므로, 설명을 생략한다.
여기서, 처음으로 실행되는 PKTST 명령으로부터, 대응하는 PKTEND 명령까지의 어느 명령에도, 비교 윈도우가 설정되어 있지 않다. 따라서, 헤더 검출 범위 설정부 900은, 이 PKTST 명령으로부터 이 PKTEND 명령까지의 사이에 있어서 헤더 패턴 계열의 검출을 무효로 한다. 한편, 다음에 실행되는 PKTST 명령으로부터, 대응되는 PKTEND 명령까지의 사이의 명령에는, 비교 윈도우가 설정되어 있다. 구체적으로는, CPEW_ST는, 비교 윈도우의 개시 어드레스를 나타내는 파라미터이며, 이 PKTST보다 이후에 실행되는 명령의 어드레스를 나타내고 있다. 또한, CPEW_END는 비교 윈도우의 종료 어드레스를 나타내는 파라미터이며, 이 PKTEND 명령에 앞서 실행되는 명령의 어드레스를 나타내고 있다.
따라서, 헤더 패턴 검출부 800은, 이 PKTST 명령으로부터 PKTEND 명령까지의 각각의 명령이 실행되는 경우에, 헤더 패턴 계열과 일치하는 출력 패턴 계열을 검출한다. 그리고, 에러 판단 통지부 840은, 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지한다. 이 결과, 비교 대상에 설정된 명령 부분에 관하여만, 헤더 패턴 계열의 검출 실패가 통지되므로, 피시험 디바이스 100의 장해 해석에 불필요한 정보를 제외하여 장해 해석의 효율을 높일 수 있다.
이상, 실시 형태를 이용하여 본 발명을 설명하였으나, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로 한정되지는 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있다. 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 명백하다.
상기로부터 명백한 바와 같이, 본 발명에 의하면, 피시험 디바이스로부터 출력되는 출력 신호의 마진을 적절히 시험할 수 있다. 또한, 출력 패턴 계열의 출력 타이밍이 부정인 경우에 있어서도, 출력 패턴 계열의 출력을 기대치 패턴 계열의 독출에 동기화시켜 비교할 수 있으며, 나아가, 시험의 개시를 나타내는 헤더 패턴이 검출되지 않은 경우에, 그 원인을 추구하기 쉽게 할 수 있다. 또한, 헤더 패턴 계열의 검출을 유효하게 하는 범위를 적절히 설정할 수 있다.

Claims (24)

  1. 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 상기 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제1 스트로브 타이밍에 있어서의 상기 출력 신호의 전압과 미리 정해진 제1 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 상기 출력 단자로부터 출력된 제1 출력 패턴 계열을 취득하는 제1 신호 비교기와,
    상기 피시험 디바이스의 상기 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제2 스트로브 타이밍에 있어서의 상기 출력 신호의 전압과 미리 정해진 제2 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 상기 출력 단자로부터 출력된 제2 출력 패턴 계열을 취득하는 제2 신호 비교기와,
    상기 제1 출력 패턴 계열이 미리 정해진 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출부와,
    상기 제1 출력 패턴 계열과 상기 헤더 패턴 계열의 일치가 검출된 경우에, 상기 제2 신호 비교기에 의하여 취득된 상기 제2 출력 패턴 계열과, 상기 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교부
    를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 제2 스트로브 타이밍 및 상기 제2 문턱값 전압에 대응하여, 상기 제2 출력 패턴 계열과 상기 기대치 패턴 계열의 비교 결과를 기억하는 비교 결과 기억부를 더 포함하는 시험 장치.
  3. 제1항에 있어서,
    상기 피시험 디바이스에 상기 헤더 패턴 계열과 동일한 출력 패턴 계열 및 상기 기대치 패턴 계열과 동일한 출력 패턴 계열을 출력시키는 시험을 복수회 실행하는 시험 제어부와,
    상기 제2 스트로브 타이밍 및 상기 제2 문턱값 전압의 적어도 일방의 파라미터를, 상기 제1 스트로브 타이밍 및 상기 제1 문턱값 전압의 값과 다른 값으로 변경하는 파라미터 변경부를 더 포함하는 시험 장치.
  4. 제3항에 있어서,
    상기 시험 제어부는, 상기 복수의 시험의 각각에 관하여 상기 기대치 비교부가 출력한 상기 비교 결과에 기초하여, 상기 제2 출력 패턴 계열이 상기 기대치 패턴 계열과 일치하는 상기 제2 스트로브 타이밍 및 상기 제2 문턱값 전압의 범위를 출력하는 시험 장치.
  5. 제1항에 있어서,
    상기 제1 스트로브 타이밍 및 상기 제2 스트로브 타이밍과, 상기 제1 문턱값 전압 및 상기 제2 문턱값 전압의 적어도 일방은 서로 다른 값으로 설정되는 시험 장치.
  6. 제1항에 있어서,
    상기 기대치 비교부는, 상기 제1 출력 패턴 계열이 상기 헤더 패턴 계열과 일치한 경우에, 상기 제1 출력 패턴 계열을 취득하고부터 미리 정해진 오프셋 시간 후에 취득한 상기 제2 출력 패턴 계열과 상기 기대치 패턴 계열의 비교 결과를 출력하는 시험 장치.
  7. 제1항에 있어서,
    상기 헤더 패턴 계열과 일치되어야 할 제1 출력 패턴 계열 및 상기 기대치 패턴 계열과 비교되어야 할 제2 출력 패턴 계열은, 상기 피시험 디바이스의 상기 출력 단자로부터 동일한 타이밍으로 출력되는 동일한 패턴 계열인 시험 장치.
  8. 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 상기 출력 단자로부터 미리 정해진 헤더 패턴 계열을 출력시키는 시험 패턴 계열을 상기 피시험 디바이스로 출력하는 시험 패턴 출력부와,
    상기 피시험 디바이스의 상기 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 스트로브 타이밍에 있어서의 상기 출력 신호의 전압과 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 상기 출력 단자로부터 출력된 출력 패턴 계열을 취득하는 신호 비교기와,
    상기 신호 비교기가 취득한 상기 출력 패턴 계열 중 제1 출력 패턴 계열이 상기 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출부와,
    상기 시험 패턴의 출력을 개시한 후, 상기 헤더 패턴 계열과 일치하는 상기 제1 출력 패턴 계열이 출력될 때까지의 지연 시간을 취득하는 지연 시간 취득부와,
    상기 지연 시간이 취득된 경우에, 상기 스트로브 타이밍 및 상기 문턱값 전압의 적어도 일방의 파라미터를 변경하는 파라미터 변경부와,
    상기 파라미터 변경부에 의하여 파라미터가 변경된 상태에 있어서, 상기 시험 패턴 출력부에 의하여 상기 시험 패턴 계열의 출력을 다시 수행시키는 시험 제어부와,
    상기 시험 패턴 계열의 출력을 다시 개시하고부터 상기 지연 시간이 경과한 시점으로부터 미리 지정된 오프셋 시간 후에 상기 신호 비교기가 취득한 제2 출력 패턴 계열과, 상기 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교부
    를 포함하는 시험 장치.
  9. 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험 장치에 의하여 시험하는 시험 방법에 있어서,
    상기 피시험 디바이스의 상기 출력 단자로부터 출력되는 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제1 스트로브 타이밍에 있어서의 상기 출력 신호의 전압과 미리 정해진 제1 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 상기 출력 단자로부터 출력된 제1 출력 패턴 계열을 취득하는 제1 신호 비교 단계와,
    상기 피시험 디바이스의 상기 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 제2 스트로브 타이밍에 있어서의 상기 출력 신호의 전압과 미리 정해진 제2 문턱값 전압을 비교한 결과에 기초하여 당 해 출력 패턴의 값을 취득하여 감으로써, 상기 출력 단자로부터 출력된 제2 출력 패턴 계열을 취득하는 제2 신호 비교 단계와,
    상기 제1 출력 패턴 계열이 미리 정해진 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출 단계와,
    상기 제1 출력 패턴 계열과 상기 헤더 패턴 계열의 일치가 검출된 경우에, 상기 제2 신호 비교 단계에 의하여 취득된 상기 제2 출력 패턴 계열과, 상기 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교 단계
    를 포함하는 시험 방법.
  10. 피시험 디바이스의 출력 단자로부터 출력된 출력 신호의 마진을 시험 장치에 의하여 시험하는 시험 방법에 있어서,
    상기 피시험 디바이스의 상기 출력 단자로부터 미리 정해진 헤더 패턴 계열을 출력시키는 시험 패턴 계열을 상기 피시험 디바이스에 출력하는 시험 패턴 출력 단계와,
    상기 피시험 디바이스의 상기 출력 단자로부터 출력된 출력 패턴 계열에 포함된 출력 패턴의 각각에 관하여, 미리 정해진 스트로브 타이밍에 있어서의 상기 출력 신호의 전압과 문턱값 전압을 비교한 결과에 기초하여 당해 출력 패턴의 값을 취득하여 감으로써, 상기 출력 단자로부터 출력된 출력 패턴 계열을 취득하는 신호 비교 단계와,
    상기 신호 비교 단계에 의하여 취득된 상기 출력 패턴 계열 중 제1 출력 패턴 계열이 상기 헤더 패턴 계열과 일치한 것을 검출하는 헤더 패턴 계열 검출 단계와,
    상기 시험 패턴의 출력을 개시한 후, 상기 헤더 패턴 계열과 일치하는 상기 제1 출력 패턴 계열이 검출될 때까지의 지연 시간을 취득하는 지연 시간 취득 단계와,
    상기 지연 시간이 취득된 경우에, 상기 스트로브 타이밍 및 상기 문턱값 전압의 적어도 일방의 파라미터를 변경하는 파라미터 변경 단계와,
    상기 파라미터 변경 단계에 의하여 파라미터가 변경된 상태에 있어서, 상기 시험 패턴 출력 단계에 의하여 상기 시험 패턴 계열의 출력을 다시 수행시키는 시험 제어 단계와,
    상기 시험 패턴 계열의 출력을 다시 개시하고부터 상기 지연 시간이 경과한 시점으로부터 미리 지정된 오프셋 시간 후에 상기 신호 비교 단계에 의하여 취득된 제2 출력 패턴 계열과, 상기 제2 출력 패턴 계열의 기대치 패턴 계열의 비교 결과를 출력하는 기대치 비교 단계
    를 포함하는 시험 방법.
  11. 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 상기 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어부와,
    미리 정해진 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출부와,
    상기 출력 패턴 계열 및 상기 기대치 패턴 계열을 비교하는 기대치 비교부와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 각각의 기대치 패턴과, 당해 기대치 패턴과 비교되어야 할 출력 패턴을 동기화시켜 동일 사이클에 있어서 상기 기대치 비교부에 입력시키는 타이밍 조정부
    를 포함하는 시험 장치.
  12. 제11항에 있어서,
    상기 시퀀스 제어부는, 상기 출력 패턴을 상기 기대치 패턴과 비교하는 비교 단계를 포함하는 복수의 단계로 이루어진 명령 실행 파이프 라인에 의하여, 각각의 상기 명령을 실행하며,
    상기 타이밍 조정부는, 상기 비교 단계에 상기 기대치 패턴이 입력된 타이밍에 있어서, 당해 기대치 패턴과 비교되어야 할 출력 패턴을 상기 비교 단계에 입력시키는 조정을 수행하는 시험 장치.
  13. 제11항에 있어서,
    상기 시퀀스 제어부에 의하여, 상기 헤더 패턴 계열의 검출 종료를 지시하는 검출 종료 명령이 실행된 경우에, 상기 타이밍 조정부는, 하나의 명령에 대응된 기대치 패턴과, 상기 하나의 명령의 실행시에 취득된 출력 패턴을, 동일 사이클에 있어서 상기 기대치 비교부에 입력시키는 시험 장치.
  14. 제11항에 있어서,
    복수의 상기 헤더 패턴 계열을 격납하는 헤더 패턴 격납부를 더 포함하되,
    상기 시퀀스 제어부는, 상기 검출 개시 명령으로서, 검출 대상인 헤더 패턴 계열을 상기 헤더 패턴 격납부로부터 선택하는 지시를 포함하는 명령을 실행하고,
    상기 헤더 패턴 검출부는, 상기 검출 개시 명령에 기초하여 선택된 헤더 패턴 계열에 관하여, 당해 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 시험 장치.
  15. 제11항에 있어서,
    상기 헤더 패턴 계열의 검출을 개시하고부터 미리 정해진 기간 내에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 상기 헤더 패턴 계열의 검출에 실패하였다는 취지를 통지하는 에러 통지부
    를 더 포함하는 시험 장치.
  16. 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 상기 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 시험 방법에 있어서,
    상기 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어 단계와,
    미리 정해진 헤더 패턴 계열에 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출 단계와,
    상기 출력 패턴 계열 및 상기 기대치 패턴 계열을 비교하는 기대치 비교 단계와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 각각의 기대치 패턴과, 당해 기대치 패턴과 비교되어야 할 출력 패턴을 동기화시켜 동일 사이클에 있어서 상기 기대치 비교 단계에 있어서 비교시키는 타이밍 조정 단계
    를 포함하는 시험 방법.
  17. 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 상기 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 시험 장치에 있어서,
    미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출부와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 상기 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 상기 기대치 패턴 계열과 비교하는 기대치 비교부와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 기대치 비교부에 의한 비교 결과를 페일 메모리에 격납하고, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 상기 피시험 디바이스의 출력 패턴 계열을 상기 페일 메모리에 격납하는 선택 기입부
    를 포함하는 시험 장치.
  18. 제17항에 있어서,
    상기 헤더 패턴 계열의 검출 개시를 지시하는 검출 개시 명령을 포함하는 복수의 명령을 명령 사이클마다 순차적으로 실행하는 명령 실행부를 더 포함하되,
    상기 선택 기입부는, 상기 검출 개시 명령이 실행된 경우에, 상기 피시험 디바이스로부터 출력된 출력 패턴을 상기 페일 메모리에 순차적으로 기입하는 출력 패턴 기입 처리를 개시하고, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 출력 패턴 기입 처리를 정지하여 상기 기대치 비교부에 의한 비교 결과를 상기 페일 메모리에 순차적으로 격납하는 처리를 개시하는 시험 장치.
  19. 제18항에 있어서,
    상기 선택 기입부는, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 상기 검출 개시 명령이 실행되고부터 미리 정해진 명령 사이클 수가 경과할 때까지 상기 피시험 디바이스로부터 출력된 출력 패턴 계열을, 상기 페일 메모리에 격납하고, 상기 미리 정해진 명령 사이클 수의 경과 후에 출력된 출력 패턴을 상기 페일 메모리에 격납하지 않는 시험 장치.
  20. 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 상기 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 시험 방법에 있어서,
    미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되었는가 아닌가를 검출하는 헤더 패턴 검출 단계와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 상기 피시험 디바이스로부터 출력된 출력 패턴 계열을, 상기 기대치 패턴 계열과 비교하는 기대치 비교 단계와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 기대치 비교 단계에 있어서의 비교 결과를 페일 메모리에 격납하고, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 상기 피시험 디바이스의 출력 패턴 계열을 상기 페일 메모리에 격납하는 선택 기입 단계
    를 포함하는 시험 방법.
  21. 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 상기 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어부와,
    미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출부와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 상기 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 상기 기대치 패턴 계열과 비교하는 기대치 비교부와,
    상기 복수의 명령 중에서, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효하게 하는 유효 범위를 설정하는 헤더 검출 범위 설정부와,
    상기 검출 개시 명령이 실행되고부터, 상기 헤더 패턴 계열의 검출을 종료하는 검출 종료 명령이 실행될 때까지 사이에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 상기 검출 개시 명령으로부터 상기 검출 종료까지의 명령이 상기 유효 범위 내인 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지하는 에러 판단 통지부
    를 포함하는 시험 장치.
  22. 제21항에 있어서,
    상기 유효 범위가 개시되는 명령의 어드레스인 개시 어드레스, 및 상기 유효 범위가 종료되는 명령의 어드레스인 종료 어드레스를 격납하는 헤더 검출 범위 설정 레지스터를 더 포함하되,
    상기 헤더 검출 범위 설정부는, 상기 헤더 검출 범위 설정 레지스터에 값을 격납함으로써 상기 유효 범위를 설정하고,
    상기 에러 판단 통지부는, 상기 헤더 검출 범위 설정 레지스터에 격납된 상기 개시 어드레스 및 상기 헤더 검출 범위 설정 레지스터에 격납된 상기 종료 어드레스 사이에 있어서, 상기 검출 개시 명령 또는 상기 검출 종료 명령이 실행된 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지하는 시험 장치.
  23. 제21항에 있어서,
    상기 복수의 명령 중에서 출력 패턴과의 비교가 유효하게 되는 기대치 패턴에 대응하는 적어도 하나의 명령의 범위를 나타내는 비교 윈도우를, 상기 적어도 하나의 명령에 대응시켜서 설정하는 비교 유효 범위 설정부를 더 포함하고,
    상기 헤더 검출 범위 설정부는, 상기 검출 개시 명령으로부터 검출 종료 명령까지 사이의 적어도 하나의 명령에 상기 비교 윈도우가 설정되어 있는 경우에, 당해 검출 개시 명령으로부터 당해 검출 종료 명령까지의 사이에 있어서 헤더 패턴 계열의 검출을 유효로 하는 시험 장치.
  24. 피시험 디바이스의 단자로부터 순차적으로 출력된 출력 패턴 계열과, 상기 출력 패턴 계열과 비교되어야 할 기대치 패턴 계열의 비교 결과에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 시험 방법에 있어서,
    상기 피시험 디바이스의 시험 프로그램에 포함된 복수의 명령을 순차적으로 실행하고, 실행된 각각의 명령에 대응된 기대치 패턴을 메모리로부터 독출하는 시퀀스 제어 단계와,
    미리 정해진 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출 개시를 지시하는 검출 개시 명령이 실행된 경우에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 상기 피시험 디바이스로부터 출력되는가 아닌가를 검출하는 헤더 패턴 검출 단계와,
    상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출된 경우에, 상기 헤더 패턴 계열과 일치하는 당해 출력 패턴 계열에 뒤이어 상기 피시험 디바이스로부터 출력되는 출력 패턴 계열을, 상기 기대치 패턴 계열과 비교하는 기대치 비교 단계와,
    상기 복수의 명령 중에서, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열의 검출을 유효하게 하는 유효 범위를 설정하는 헤더 검출 범위 설정 단계와,
    상기 검출 개시 명령이 실행되고부터, 상기 헤더 패턴 계열의 검출을 종료하는 검출 종료 명령이 실행될 때까지 사이에, 상기 헤더 패턴 계열과 일치하는 출력 패턴 계열이 검출되지 않은 경우에, 상기 검출 개시 명령으로부터 상기 검출 종료까지의 명령이 상기 유효 범위 내인 것을 조건으로 하여, 헤더 패턴 계열의 검출에 실패하였다는 것을 나타내는 에러를 통지하는 에러 판단 통지 단계
    를 포함하는 시험 장치.
KR1020057022862A 2004-06-17 2005-06-14 시험 장치 및 시험 방법 KR100856608B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00179857 2004-06-17
JP2004179857A JP4511880B2 (ja) 2004-06-17 2004-06-17 試験装置及び試験方法
JPJP-P-2004-00183067 2004-06-21
JP2004183067A JP4511882B2 (ja) 2004-06-21 2004-06-21 試験装置及び試験方法
JP2004192195A JP4340595B2 (ja) 2004-06-29 2004-06-29 試験装置及び試験方法
JPJP-P-2004-00192195 2004-06-29
JPJP-P-2004-00212234 2004-07-20
JP2004212234A JP4511889B2 (ja) 2004-07-20 2004-07-20 試験装置及び試験方法

Publications (2)

Publication Number Publication Date
KR20070020161A KR20070020161A (ko) 2007-02-20
KR100856608B1 true KR100856608B1 (ko) 2008-09-03

Family

ID=35509821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022862A KR100856608B1 (ko) 2004-06-17 2005-06-14 시험 장치 및 시험 방법

Country Status (5)

Country Link
US (1) US7286950B2 (ko)
EP (1) EP1757947A4 (ko)
KR (1) KR100856608B1 (ko)
TW (1) TWI317429B (ko)
WO (1) WO2005124378A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007172778A (ja) * 2005-12-26 2007-07-05 Nec Electronics Corp メモリテスト回路及びメモリテスト方法
JP4750730B2 (ja) * 2006-02-28 2011-08-17 パナソニック株式会社 データ解析装置、及びデータ解析方法
US7890830B1 (en) * 2006-03-06 2011-02-15 Anritsu Corporation Test signal generating apparatus
US7725782B2 (en) * 2007-01-04 2010-05-25 Gm Global Technology Operations, Inc. Linked random access memory (RAM) interleaved pattern persistence strategy
JP5113624B2 (ja) * 2007-05-24 2013-01-09 株式会社アドバンテスト 試験装置
US7890288B1 (en) * 2007-11-05 2011-02-15 Anadigics, Inc. Timing functions to optimize code-execution time
US7797593B2 (en) * 2007-12-18 2010-09-14 Faraday Technology Corp. Method and apparatus for memory AC timing measurement
WO2009150819A1 (ja) 2008-06-10 2009-12-17 株式会社アドバンテスト 試験モジュール、試験装置および試験方法
JP5153880B2 (ja) * 2008-09-04 2013-02-27 株式会社アドバンテスト 試験装置および試験方法
JP2014109453A (ja) * 2012-11-30 2014-06-12 Renesas Electronics Corp 半導体装置
US9600385B2 (en) * 2014-02-25 2017-03-21 Arrow Devices Pvt Ltd Analyzing behavior of a device under test
CN104637544B (zh) * 2015-01-31 2017-11-24 上海华虹宏力半导体制造有限公司 存储器的测试电路及测试方法
JP6688665B2 (ja) * 2016-04-11 2020-04-28 横河電機株式会社 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体
US9760477B1 (en) * 2016-04-12 2017-09-12 Linkedin Corporation Self-healing job executor pool
KR102039112B1 (ko) * 2017-06-20 2019-10-31 포스필 주식회사 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
CN113450866B (zh) * 2020-03-27 2022-04-12 长鑫存储技术有限公司 存储器测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248804A (ja) 1998-02-27 1999-09-17 Hewlett Packard Japan Ltd Ｉｃテスト用データ処理装置
US6021515A (en) 1996-04-19 2000-02-01 Advantest Corp. Pattern generator for semiconductor test system
US6182255B1 (en) 1997-09-26 2001-01-30 Ando Electric Co., Ltd. IC tester
JP2002139557A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1266515A (en) * 1986-09-04 1990-03-06 Nec Corporation Start pattern detecting apparatus
JP3937034B2 (ja) * 2000-12-13 2007-06-27 株式会社日立製作所 半導体集積回路のテスト方法及びテストパターン発生回路
US6658363B2 (en) * 2001-01-18 2003-12-02 Hewlett-Packard Development Company, L.P. Digital data pattern detection methods and arrangements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021515A (en) 1996-04-19 2000-02-01 Advantest Corp. Pattern generator for semiconductor test system
US6182255B1 (en) 1997-09-26 2001-01-30 Ando Electric Co., Ltd. IC tester
JPH11248804A (ja) 1998-02-27 1999-09-17 Hewlett Packard Japan Ltd Ｉｃテスト用データ処理装置
JP2002139557A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
WO2005124378A1 (ja) 2005-12-29
EP1757947A4 (en) 2010-07-14
KR20070020161A (ko) 2007-02-20
US20060036389A1 (en) 2006-02-16
EP1757947A1 (en) 2007-02-28
TWI317429B (en) 2009-11-21
US7286950B2 (en) 2007-10-23
TW200602653A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
KR100856608B1 (ko) 시험 장치 및 시험 방법
US20090024885A1 (en) Semiconductor integrated circuit and test system thereof
US8059547B2 (en) Test apparatus and test method
US7235995B2 (en) Test apparatus and testing method
US20120331346A1 (en) Test apparatus and test method
JP4006260B2 (ja) 半導体試験装置
KR101355140B1 (ko) 시험 장치 및 시험 방법
JP4511880B2 (ja) 試験装置及び試験方法
JP2012247318A (ja) 試験装置および試験方法
JP2012247316A (ja) 試験装置および試験方法
KR101375759B1 (ko) 시험 장치 및 시험 방법
JP4511889B2 (ja) 試験装置及び試験方法
US8949062B2 (en) Test module, test apparatus, and test method
JP4340595B2 (ja) 試験装置及び試験方法
JP4511882B2 (ja) 試験装置及び試験方法
EP2704151A2 (en) Semiconductor device and memory test method
CN117912533A (zh) 一种存储器故障注入与诊断电路及诊断方法
CN118197391A (zh) 分析和报告准确数据使存储芯片中的多个信号同步的技术
JP2001208805A (ja) 半導体測定装置
JP2002022800A (ja) Ｌｓｉのテスト装置及びその方法
JPH0688858A (ja) 波形取込機能を具備したｉｃ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee