JP4493681B2

JP4493681B2 - 液晶駆動装置

Info

Publication number: JP4493681B2
Application number: JP2007132197A
Authority: JP
Inventors: 厚志平間
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2007-05-17
Filing date: 2007-05-17
Publication date: 2010-06-30
Anticipated expiration: 2027-05-17
Also published as: US8514159B2; JP2008287035A; KR20080101661A; TWI438757B; CN101308638A; US20080284802A1; CN101308638B; TW200901153A; KR101433878B1

Description

本発明は、液晶表示装置などに用いられる液晶駆動装置に関するものである。

近年の液晶表示装置は、パネルの大型化に伴い、液晶駆動装置の様々な性能の向上が望まれている。パネルの大型化、及び画質の向上に対応するため、倍速駆動が用いられるようになり、液晶駆動装置にも高速化が要求されている。また、液晶表示装置には複数の液晶駆動装置が搭載されており、パネルの大型化に伴って搭載される液晶駆動装置の個数も増えている。

特開２００６−０５０５７２号公報図７は、３ビットのストリング抵抗方式のＤ／Ａ変換器である。ストリング抵抗方式のD／A変換器の場合単純に階調電圧のビット数が１つ増えるごとに素子数は倍になり面積も倍となる。特許文献１には、表示色数の増加や多階調化等により必要とされる階調電圧が増えた場合にも回路構成素子数の急激な増加をせずに実現できる発明が記載されている。

図１０に示すように、液晶表示装置１０００には、図７や、上述の特許文献１に開示された液晶駆動装置が多数搭載される。ソースドライバ１０１０はそれぞれストリング抵抗を有しており、ストリング抵抗には、基準電圧発生回路１０３０から複数の基準電圧が供給される。基準電圧発生回路１０３０に複数のソースドライバ１０１０のストリング抵抗が並列に接続されることとなる。一般的にストリング抵抗値は、１０ｋΩより低く設計されることが一般的であるが、基準電圧発生回路１０３０等を搭載する基板上の配線面積を削減していくと基板上の配線抵抗が非常に高くなり、ストリング抵抗値が配線抵抗の影響を受け、表示に影響が出てしまう。

図８に示すのは、図１０及び図７に適用されるソースドライバの簡易モデルである。また、図９に示すのは、図８の各所の電圧遷移を示すものである。基準電圧生成回路１０３０より電圧Ｖ１及びＶ２が供給される。電圧Ｖ１から電圧Ｖ２の間の電圧を画像データに応じてデコーダ８３０が選択し、アンプを介してデータに応じた電圧を出力する。データはＬｏａｄ信号に応じてラッチ回路よりデコーダ８３０に出力される。ここでオペアンプＡＭＰは入力容量を要しており、一般的に約１ｐＦ程度である。一つのソースドライバ当り４００出力有する場合、合計400pFを5kΩ/2本の並列抵抗で、充電する必要があることとなる。

しかしながら、近年の液晶表示装置では、フレーム周波数の増加や、各出力数の増加により液晶への書き込み速度を早くすることが要求されている。同様にオペアンプＡＭＰの入力容量への充電速度を早くすることも望まれている。図８に示す場合、特に配線抵抗の影響を減らすためにストリング抵抗を１０ｋΩ以上設定する場合には、RC時定数は
2.5kΩ x 400pF = 1.0us
となる。よって、90%充電にかかる時間は、約3usとなり、出力波形に遅延が生じてしまう。
本発明は、上記の点に鑑みてなされたものであり、ストリング抵抗の抵抗値を高く維持するよう要求された場合でも、出力用のオペアンプの入力容量を素早く充電することが可能な液晶駆動装置を提供する。

本発明の液晶駆動装置は、上述した課題を解決すべく、第１のストリング抵抗から複数の第１配線が引き出された第１の階調電圧生成回路と、第１のストリング抵抗より高い抵抗値を有する第２のストリング抵抗から複数の第２配線が引き出されると共に、第２配線がボルテージフォロア接続されたオペアンプの入力に接続された第２の階調電圧生成回路と、対応する第１配線とオペアンプの出力とが接続された複数のDA変換器と、DA変換器にそれぞれ接続された出力オペアンプと、を備え、第１配線とオペアンプの出力との接続点は、第１のストリング抵抗と第1配線との接続点と、DA変換器との間に取られている。

本発明の液晶駆動装置は、発明の構成をとることにより、高速に液晶表示装置を駆動することを可能とする。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明及び添付の図面において、略同一の機能及び構成を有する構成要素については、同一の符号を付すことにより重複説明を省略する。

図１は、本発明の第１の実施の形態における液晶駆動装置１００の回路図である。まず、本実施例の構成を説明する。液晶駆動装置１００は、３ビットのデジタル信号をアナログ信号へ変換する回路である。液晶駆動装置１００は、第１の階調電圧生成回路１１０、第２の階調電圧生成回路１２０、ＤＡ変換器１３０、及びオペアンプ１４０を最小構成要件とする。第１の階調電圧生成回路は、複数の階調電圧を生成する回路であって、電圧Ｖ7からストリング抵抗１１１により電圧降下させたＶ0〜Ｖ6を出力する。Ｖ０〜Ｖ7はＶ7からＶ0にかけて順次電圧が低くなっている。以後、Ｖ0〜Ｖ7を総称して階調電圧と呼ぶ。

第２の階調電圧生成回路１２０は、第１の階調電圧生成回路１１０に並列に接続されたストリング抵抗１２１を備えている。ストリング抵抗１２１の各ノードにはオペアンプ１２３が接続されている。オペアンプ１２３はボルテージフォロア接続されており、オペアンプ１２３の出力は、対応する第１の階調電圧生成回路のノードに接続されている。なお、ストリング抵抗１２１の合成抵抗値は、ストリング抵抗１１１の合成抵抗値より大きい値である。例えば、ストリング抵抗１１１の合成抵抗値は１０ｋΩであり、ストリング抵抗１２１の合成抵抗値は、１００ｋΩである。ストリング抵抗１１１は現実的には１０ｋΩ〜５０ｋΩで実現される。

また、ストリング抵抗１２１は、ストリング抵抗１１１との合成抵抗値が低くならないようある程度大きな値に設定される。発明者の経験則上５０ｋΩ以上は必要であると考える。ストリング抵抗１１１の抵抗値によるが、合成抵抗値が約１割程度の減少で済ませるにはストリング抵抗１１１の抵抗値に対してストリング抵抗１２１の抵抗値を１０倍にするのが望ましい。

ＤＡ変換器１３０は、第１の階調電圧生成回路１１０と第２の階調電圧生成回路１２０の出力を入力とし、デジタルデータに応じて階調電圧を選択して出力する。第１の階調電圧生成回路１１０と第２の階調電圧生成回路１２０は、それぞれストリング抵抗１１１、１２１から引き出し配線を介してＤＡ変換器と接続される。ストリング抵抗１１１とストリング抵抗１２１のガンマカーブは同一であることが望ましい。ＤＡ変換器１３０は複数備えられており、第１の階調電圧生成回路１１０及び第２の電圧生成回路１２０に対して並列に複数個接続される。オペアンプ１４０は、ＤＡ変換器１３０のそれぞれにそなえられており、ＤＡ変換器１３０で選択された電圧を出力端子１５０より出力する。

次に、動作の説明を行う。図２は、図１に示す液晶駆動装置の簡易モデルを示す液晶駆動装置である。また、図３は、図２に示す液晶駆動装置の電圧遷移を示すタイミングチャートである。図１に対して図２の符号の一と十の位が同一のものは同一の機能を有するものとして記載されている。

時刻ｔ１においてＬＯＡＤ信号にパルスが入力されることにより、ＤＡ変換器２３０は、デジタルデータに応じた階調電圧を選択し、オペアンプ２４０の入力容量の充電を開始する。第１の階調電圧生成回路２１０は、従来のストリング抵抗に相当する合成抵抗値を有するストリング抵抗２１１で構成されている。ノードＡは第１の階調電圧生成回路２１０の出力ノードであり、抵抗として低いため、オペアンプ２４０の入力容量を充電する際に一旦電圧降下が起きる。

それに対して、第２の階調電圧生成回路２２０は、第１の階調電圧生成回路２１０と比べて抵抗値の大きいストリング抵抗２２１で構成されているため、オペアンプ２４０の入力容量を充電する際にも電圧降下はほとんど生じない。よって、ノードＡの電圧降下を受けて、第２の階調電圧生成回路２２０のオペアンプ２２３が動作し、電位が供給されるため、ノードＡは素早く所定の電位に戻る。

第２の階調電圧発生回路２２０を設けたことで、第１の階調電圧生成回路２１０のストリング抵抗２１１を高抵抗値に維持しつつ、オペアンプ２４０の入力容量の充電速度を速めること可能とし、液晶表示装置の高速駆動が可能となる。

図４、図５、図６は本発明の第２の実施の形態における液晶駆動装置である。以下の説明おいて第１の実施の形態と異なる部分に関して説明する。
まず、図５及び図６を用いて本発明の第２の実施の形態の説明をする。図５は、第２の実施の形態を簡易的に示す液晶駆動装置である。また、図６は、図５に示す液晶駆動装置のタイミングチャートである。図５に示す液晶駆動装置５００は、第１の実施の形態とは、第２の階調電圧生成回路５２０について異なった構成となっている。第２の階調電圧生成回路５２０は、ストリング抵抗５２１と、オペアンプ５２３と、スイッチ５２５を備えている。ストリング抵抗５２１の所定のノードとオペアンプ５２３の入力が接続される。オペアンプ５２３は、ボルテージフォロア接続されている。オペアンプ５２３の出力は、スイッチ５２５を介して第１の階調電圧生成回路５１０及びＤＡ変換器５３０と接続されている。スイッチ５２５はオペアンプ５４０の入力容量の充電を開始する際に一時的にオン状態となるように制御される。

よって、一例としてＬＯＡＤ信号で制御されることが挙げられる。スイッチ５２５が入力容量を充電する際に一時的にオンすることでノードＡの変動を抑制することが可能となる。また、第２の階調電圧生成回路５２０と第１の階調電圧生成回路５１０とをＤＡ変換器５３０に並列に接続するのは一時的であり、例え、オペアンプ５２３に製造ばらつき等が合った場合でも、液晶表示にたいして影響を出すことは無い。また、本実施例では、ストリング抵抗４１１とストリング抵抗４２１のガンマカーブが多少異なっていてもオペアンプ４４０の入力容量を高速に充電することが可能となる。

なお、図４に示すようにオペアンプ４２３及びスイッチ４２５をｎ個置きに配置することも可能である。当然のことながら、第２の階調電圧生成回路４２０の回路面積削減が可能である。図１に示す第２の階調電圧生成回路１２０それぞれにスイッチ５２５を設ける構成も当然可能である。

本発明の第１の実施の形態における液晶駆動装置を示す回路図である。本発明の第１の実施の形態における液晶駆動装置を示す回路図である。図２に示す液晶駆動装置のタイミングチャートである。本発明の第２の実施の形態における液晶駆動装置を示す回路図である。本発明の第２の実施の形態における液晶駆動装置を示す回路図である。図５に示す液晶駆動装置のタイミングチャートである。従来の液晶駆動装置を示す回路図である。従来の液晶駆動装置を示す回路図である。図８に示す液晶駆動装置のタイミングチャートである。液晶表示装置を示すブロック図である。

符号の説明

１００液晶駆動装置
１１０第１の階調電圧生成回路
１１１ストリング抵抗
１２０第２の階調電圧生成回路
１２１ストリング抵抗
１２３オペアンプ
１３０ＤＡ変換器
１４０オペアンプ
４２５スイッチ

Claims

第１のストリング抵抗から複数の第１配線が引き出された第１の階調電圧生成回路と、
前記第１のストリング抵抗より高い抵抗値を有する第２のストリング抵抗から複数の第２配線が引き出されると共に、前記第２配線がボルテージフォロア接続されたオペアンプの入力に接続された第２の階調電圧生成回路と、
対応する前記第１配線と前記オペアンプの出力とが接続された複数のDA変換器と、
前記DA変換器にそれぞれ接続された出力オペアンプと、を備え、
前記第１配線と前記オペアンプの出力との接続点は、前記第１のストリング抵抗と前記第1配線との接続点と、前記DA変換器との間に取られていること、を有する液晶駆動装置。
前記オペアンプの出力と前記DA変換器とがスイッチを介して接続されていることを特徴とする請求項１に記載の液晶駆動装置。
第１のストリング抵抗から複数の第１配線が引き出された第１の階調電圧生成回路と、
前記第１のストリング抵抗より高い抵抗値を有する第２のストリング抵抗から複数の第２配線が引き出されると共に、前記第２配線がボルテージフォロア接続されたオペアンプの入力に接続された第２の階調電圧生成回路と、
対応する前記第１配線と前記オペアンプの出力とが接続された複数のDA変換器と、
前記DA変換器にそれぞれ接続された出力オペアンプと、を備え、
前記オペアンプは、複数個置きの階調電圧に対応する前記第２配線に対して設けられていると共に、複数の前記第１配線にスイッチを介して接続されていることを特徴とする液晶駆動装置。
前記スイッチは、前記出力オペアンプの入力容量に対して充電開始時に一時的にオン状態となることを特徴とする請求項２又は３のいずれかに記載の液晶駆動装置。
前記スイッチは、前記DA変換器の動作を開始させる制御信号で動作することを特徴とする請求項2乃至請求項４のいずれか記載の液晶駆動装置。
前記第１のストリング抵抗の抵抗値は１０ｋΩ以上かつ５０ｋΩ以下であり、前記第２のストリング抵抗の抵抗値は、５０ｋΩよりも高いことを特徴とする請求項１又は３のいずれかに記載の液晶駆動装置。
前記第１のストリング抵抗と前記第２のストリング抵抗は、同一のガンマカーブを有することを特徴とする請求項１又は３のいずれかに記載の液晶駆動装置。