JP2007171911A - 駆動装置及びこれを含む表示装置 - Google Patents

Abstract

【課題】駆動装置及びこれを含む表示装置を提供する。
【解決手段】
駆動装置７００及びこれを含む表示装置１０は、外部信号に応答して制御電圧信号の電圧レベルを変換する制御電圧信号発生部と、制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を発生するクロック信号発生部と、クロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧に出力するＤＣ−ＤＣコンバータと、を含む。これにより、歪曲された映像信号を修正できる。
【選択図】図１

Description

本発明は、駆動装置及びこれを含む表示装置に係り、より詳しくは、歪曲された映像信号を修正する駆動装置及びこれを含む表示装置に関する。

液晶表示装置は、画素電極が備えられた第１の表示板、共通電極が備えられた第２の表示板、第１の表示板と第２の表示板との間に注入された誘電率異方性を有する液晶層、多数のゲートラインを駆動するゲート駆動部、データ信号を出力するデータ駆動部、そして階調電圧、ゲート駆動電圧、及び共通電極電圧を発生して出力する駆動装置を含む。

データ駆動部は、ディジタル信号であるデータ信号が入力され、入力されたデータ信号に該当するアナログ形態である階調電圧を選択して画素電極に印加する。階調電圧が印加された画素電極と共通電極との間の電位差によって液晶が配列され、それによって所定の映像が表示される。

階調電圧発生部は、駆動電圧（ＡＶＤＤ）を電圧分配して多数のレベルの階調電圧を発生させる。ここで駆動電圧（ＡＶＤＤ）が一定していなければ、階調電圧の電圧レベルが変わるようになり、映像信号が歪曲する。

回路素子の誤差などの多様な原因によって、駆動電圧（ＡＶＤＤ）が変動して映像信号が歪曲されても、従来技術によれば、外部で駆動電圧（ＡＶＤＤ）を制御できなかった。従って、歪曲された映像信号を修正するために外部で駆動電圧（ＡＶＤＤ）を制御する必要がある。

本発明が解決しようとする技術的課題は、歪曲された映像信号を修正する駆動装置及びこれを含む表示装置を提供することにある。

本発明の技術的課題は、上記で言及した技術的課題で制限されないし、また上記で言及されない他の技術的課題は、以下の記載から当業者に明確に理解されることができることである。

前記技術的課題を達成するための本発明の一実施形態による駆動装置は、外部信号に応答して制御電圧信号の電圧レベルを変換する制御電圧信号発生部と、制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を発生するクロック信号発生部及びクロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧に出力するＤＣ−ＤＣコンバータを含む。

本発明の一実施形態による表示装置は、外部信号に応答して制御電圧信号の電圧レベルを変換する制御電圧信号発生部と、制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を発生するクロック信号発生部と、クロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧に出力するＤＣ−ＤＣコンバータ及び駆動電圧の電圧レベルを変換して階調電圧を発生する階調電圧発生部を含む。

その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。

上述したように本発明による駆動装置及びこれを有する表示装置によれば、歪曲された映像信号を修正することができる。

本発明の利点及び特徴、そして本発明の目的を達成する方法は、添付する図面と共に詳細に後述する実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものである。したがって、本実施形態は、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。

以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。

先ず、図１及び図２を参照して本発明の実施形態による液晶表示装置について詳細に説明する。

図１は本発明の実施形態による液晶表示装置のブロック図であり、図２は本発明の実施形態による液晶表示装置の一つの画素についての等価回路図である。

図１を参照すれば、本発明の実施形態による液晶表示装置は、液晶パネルアセンブリー３００、これに連結されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に連結された階調電圧発生部８００、そしてこれらを制御する信号制御部６００及び駆動装置７００を含む。

液晶パネルアセンブリー３００は、等価回路でみると、多数の表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）に連結されており、行列の形態に配列された多数の画素（ＰＸ）を含む。ここで、図２を参照すれば、液晶パネルアセンブリー３００は互いに対向する第１の表示板１００および第２の表示板２００と、この両板の間に入れられる液晶層１５０とを含む。

表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）は、ゲート信号を伝達する複数のゲート線（Ｇ１〜Ｇｎ）とデータ信号を伝達する複数のデータ線（Ｄ１〜Ｄｍ）とを含む。ゲート線（Ｇ１〜Ｇｎ）は、おおよそ行方向に延びて各ゲート線が互いに殆ど平行し、データ線（Ｄ１〜Ｄｍ）はおおよそ列方向に延びて各データ線が互いに殆ど平行する。

一方、色表示を実現するためには各画素が原色のうち一つを固有に表示するか（空間分割）、或いは各画素が時間によって交代に三原色を表示する（時間分割）ようにしてこれら三原色の空間的又は時間的和で所望の色相が認識されるようにする。原色の例としては、赤色、緑色及び青色を挙げることができる。

図２に空間分割の一つの例として液晶表示装置の一つの画素についての等価回路を示した。第１の表示板１００の画素電極（ＰＥ）と対向するように第２の表示板２００の共通電極（ＣＥ）の一部領域に色フィルター（ＣＦ）が形成されることができる。各画素、例えばｉ番目（ｉ＝１、２、・・・、ｎ）ゲート線（Ｇｉ）とｊ番目（ｊ＝１、２、・・・、ｍ）データ線（Ｄｊ）とに連結された画素は、信号線（Ｇｉ、Ｄｊ）に連結された第１のスイッチング素子（Ｑ）と、スイッチング素子（Ｑ）に連結された液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）と、を含む。ストレージキャパシタ（Ｃｓｔ）は必要に応じて省略されることができる。

一方、図１のゲート駆動部４００は、ゲート線（Ｇ１〜Ｇｎ）に連結されてゲートオン／オフ電圧（Ｖｏｎ、Ｖｏｆｆ）発生部７７０からのゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組合せからなるゲート信号をゲート線（Ｇ１〜Ｇｎ）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）に応じてゲートオン／オフ電圧発生部７７０からゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１〜Ｇｎ）に印加してこのゲート線（Ｇ１〜Ｇｎ）に連結された図２の第１のスイッチング素子（Ｑ）をターンオンさせる。そうすれば、データ線（Ｄ１〜Ｄｍ）に印加されたデータ信号がターンオンされた第１のスイッチング素子（Ｑ）を通じて当該画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）との差は、液晶キャパシタ（Ｃｌｃ）に充電して、画素電圧として作用する。液晶分子は、画素電圧の大きさによってその配列を異にし、これにより液晶層１５０を通過する光の偏光が変化し、これによって映像が表示される。

データ駆動部５００は、液晶パネルアセンブリー３００のデータ線（Ｄ１〜Ｄｍ）に連結されて階調電圧発生部８００からのデータに該当する階調電圧を選択し、選択された階調電圧をデータ電圧として画素に印加する。ここで、階調電圧発生部８００が全ての階調に関する電圧を全て提供することではなく、基本階調電圧のみを提供する場合に、データ駆動部５００は基本階調電圧を分配して全体階調に関する階調電圧を生成し、この中でデータ電圧を選択できる。

ゲート駆動部４００又はデータ駆動部５００は、多数の駆動集積回路チップの形態に液晶パネルアセンブリー３００上に直接装着されるか、或いは可撓性印刷回路膜（図示せず）上に装着されてテープキャリヤパッケージ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ：ＴＣＰ）の形態で液晶パネルアセンブリー３００に付着されてもよい。これとは異なり、ゲート駆動部４００又はデータ駆動部５００は表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）と第１のスイッチング素子（Ｑ）などと一緒に液晶パネルアセンブリー３００に集積されてもよい。

信号制御部６００は、外部のグラフィック制御器（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及び入力映像信号の表示を制御する入力制御信号を受信する。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、およびデータイネーブル信号（ＤＥ）などがある。

信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号とに基づいてゲート制御信号（ＣＯＮＴ１）とデータ制御信号（ＣＯＮＴ２）とを生成し、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に、データ制御信号（ＣＯＮＴ２）と映像信号（ＤＡＴ）とをデータ駆動部５００に送る。

一方、図１の駆動装置７００は、駆動電圧発生部７１０とゲートオン／オフ電圧（Ｖｏｎ、Ｖｏｆｆ）発生部７７０、及び共通電圧（Ｖｃｏｍ）発生部７８０を含む。

駆動電圧発生部７１０は、液晶表示装置の駆動に必要な電圧を生成する。すなわち、複数のレベルの階調電圧を生成するための基本階調電圧になる駆動電圧（ＡＶＤＤ）を生成して階調電圧発生部８００に送り、ゲートオン／オフ電圧（Ｖｏｎ、Ｖｏｆｆ）発生部７７０及び共通電圧（Ｖｃｏｍ）発生部７８０にも駆動電圧（ＡＶＤＤ）を送る。駆動電圧発生部７１０は、図３〜図６を参照して後述する。

階調電圧発生部８００は、駆動電圧発生部７１０から駆動電圧（ＡＶＤＤ）を受けて階調電圧を生成する。

図示していないが、階調電圧発生部８００は、駆動電圧（ＡＶＤＤ）が印加されるノードとグラウンドとの間に直列に連結された複数の抵抗を含んで、駆動電圧の電圧レベルを分配して階調電圧を生成する。階調電圧発生部８００の内部回路は、これに限定されず、多様に実現できる。

以下、図３〜図６を参照して本発明の一実施形態による駆動装置の駆動電圧発生部について詳細に説明する。

図３は駆動電圧発生部を示すブロック図であり、図４は図３のディジタルアナログコンバータの内部回路図であり、図５は図３のクロック発生部の内部回路図であり、図６は図３のＤＣ−ＤＣコンバータの内部回路図である。

図３を参照すれば、駆動電圧発生部７１０はディジタルアナログコンバータ７２０、貯蔵部７３０、クロック発生部７４０、及びＤＣ−ＤＣコンバータ７５０を含む。

駆動電圧（ＡＶＤＤ）を調節するための外部信号（ＥＸＴ）が入力されるが、ここで外部信号（ＥＸＴ）は、たとえば、３ビットのディジタル信号が並列に入力される。

ディジタルアナログコンバータ７２０は、外部信号（ＥＸＴ）を所定の電圧を有するアナログ形態の制御電圧信号（ＶＣＯＮＴ）に変換してクロック発生部７４０に送る。ディジタルアナログコンバータ７２０の詳細な動作は図４を参照して後述する。

貯蔵部７３０は、外部信号（ＥＸＴ）を貯蔵する。外部信号（ＥＸＴ）を通じて駆動電圧（ＡＶＤＤ）が調整され、その外部信号（ＥＸＴ）は貯蔵部７３０に貯蔵されて使用者などが外部信号（ＥＸＴ）を持続的に加えなくても貯蔵部７３０がディジタルアナログコンバータ７２０に外部信号（ＥＸＴ）を送るようになる。

貯蔵部７３０は、外部信号（ＥＸＴ）に応じて貯蔵されたデータが修正できるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）又はＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）などでなることができる。

クロック発生部７４０は、ディジタルアナログコンバータ７２０から制御電圧信号（ＶＣＯＮＴ）を受けて、制御電圧信号（ＶＣＯＮＴ）の電圧レベルによってデューティー比が変わるクロック信号（ＣＬＫ）を発生する。クロック発生部７４０の詳細な動作は図５を参照して後述する。

ＤＣ−ＤＣコンバータ７５０は、クロック発生部７４０から受けたクロック信号（ＣＬＫ）のデューティー比によって入力電圧（Ｖｉｎ）の電圧レベルを変換して駆動電圧（ＡＶＤＤ）に出力する。ＤＣ−ＤＣコンバータ７５０の詳細な動作は図６を参照して後述する。

図４を参照すれば、ディジタルアナログコンバータ７２０は、所定の基準電圧（Ｖｒｅｆ）のレベルを分配する直列に連結された複数の抵抗（Ｒ１〜Ｒ８）、それぞれの他のレベルの電圧を有するノード毎に連結された第２のスイッチング素子（Ｓ１〜Ｓ８）、デコーダー７２１として構成することができる。

外部信号（ＥＸＴ）が３ビットのディジタル信号「１０１」である場合を例に挙げてディジタルアナログコンバータ７２０の動作を説明する。デコーダー７２１に「１０１」が入力されれば、デコーダー７２１によって外部信号（ＥＸＴ）である「１０１」に該当する図面符号Ｓ５であるスイッチング素子のみがターンオンされる。この時、基準電圧（Ｖｒｅｆ）は４個の抵抗（Ｒ８、Ｒ７、Ｒ６、Ｒ５）を通じて電圧降下されて「１０１」に該当するレベルの電圧が生成し、生成された電圧がバッファ７２２を通じて制御電圧信号（ＶＣＯＮＴ）として出力される。

但し、ディジタルアナログコンバータ７２０は、これに限定されず、Ｒ−２Ｒ梯子形ディジタルアナログコンバータなどでなることができ、外部信号（ＥＸＴ）は３ビットに制限されない。

図５を参照すれば、クロック発生部７４０は、オシレータ（ｏｓｃｉｌｌａｔｏｒ）７４２と比較器７４４とを含み、制御電圧信号（ＶＣＯＮＴ）によってデューティー比が変わるクロック信号（ＣＬＫ）を発生する。

動作を説明すれば、オシレータ７４２は一定した周波数の基準クロック信号（ＲＣＬＫ）を発生する。比較器７４４は、オシレータ７４２から生成した基準クロック信号（ＲＣＬＫ）とディジタルアナログコンバータ７２０から提供された制御電圧信号（ＶＣＯＮＴ）を比較して、制御電圧信号（ＶＣＯＮＴ）のレベルが基準クロック信号（ＲＣＬＫ）のレベルより大きい場合に所定レベルの電圧を出力し、小さい場合には０ボルトを出力してクロック信号（ＣＬＫ）を生成する。ここで、基準クロック信号（ＲＣＬＫ）の周波数は一定にするため、制御電圧信号（ＶＣＯＮＴ）のレベルによってクロック信号（ＣＬＫ）のデューティー比が変わるようになる。

但し、クロック発生部７４０はこれに限定されず、制御電圧信号（ＶＣＯＮＴ）に応じてデューティー比が変わるクロック信号（ＣＬＫ）を発生する異なる種類の回路になることができる。

図６を参照すれば、ＤＣ−ＤＣコンバータ７５０は、ブーストコンバータであって、直流である入力電圧（Ｖｉｎ）が印加されるインダクタ７５１と、インダクタ７５１にアノードが連結され、駆動電圧（ＡＶＤＤ）の出力端子にカソードが連結されたダイオード７５２と、ダイオード７５２のカソードと接地との間に連結され、駆動電圧（ＡＶＤＤ）を出力するキャパシタ７５４と、ダイオード７５２のアノード端子と接地との間に連結されてクロック信号（ＣＬＫ）に応じてオン／オフされる第３のスイッチング素子７５３を含む。

動作を説明すれば、クロック信号（ＣＬＫ）によって第３のスイッチング素子７５３がオンされる場合、インダクタ７５１の電流、電圧特性によってインダクタ７５１の両端に印加される入力電圧（Ｖｉｎ）に比例してインダクタ７５１を流れる電流（Ｉ_Ｌ）が徐々に増加される。ここで、第３のスイッチング素子７５３がオンされる時間が長いほどインダクタ７５１を流れる電流（Ｉ_Ｌ）は大きくなる。この時、駆動電圧（ＡＶＤＤ）はキャパシタ７５４に充電した電圧が出力される。

第３のスイッチング素子７５３がオフされれば、インダクタ７５１を流れる電流（Ｉ_Ｌ）は、ダイオード７５２を通じて流れ、キャパシタ７５４の電流、電圧特性によってキャパシタ７５４に電圧が充電する。従って、入力電圧（Ｖｉｎ）が一定電圧に昇圧されて駆動電圧（ＡＶＤＤ）に出力される。

このように、第３のスイッチング素子７５３をオン／オフさせるクロック信号（ＣＬＫ）がデューティー比によってインダクタ７５１に流れる電流量が変わるようになり、これにより駆動電圧（ＡＶＤＤ）は昇圧されるか、又は減圧される。

但し、ＤＣ−ＤＣコンバータ７５０は、これに制限されず異なる種類のＤＣ−ＤＣコンバータでありうる。

図７は、本発明の他の実施形態による駆動装置に使用される駆動電圧発生部を示すブロック図であり、図８は図７のカウンターの内部回路図である。説明の便宜上図３に示した各部材と同一機能を有する部材は同一符号を示し、従ってその説明は省略する。

図７を参照すれば、駆動電圧発生部７１０は、カウンター７６０、ディジタルアナログコンバータ７２０、貯蔵部７３０、クロック発生部７４０、及びＤＣ−ＤＣコンバータ７５０を含む。

駆動電圧（ＡＶＤＤ）を調節するための外部信号（ＥＸＴ）が入力されるが、ここで外部信号（ＥＸＴ）はディジタル信号が直列に入力される。

直列に入力された外部信号（ＥＸＴ）は、カウンター７６０を経て並列にディジタルアナログコンバータ７２０に入力される。ディジタルアナログコンバータ７２０は、カウンター７６０の出力信号（ＣＯＵＴ）をアナログ形態の制御電圧信号（ＶＣＯＮＴ）に変換し、クロック発生部７４０は制御電圧信号（ＶＣＯＮＴ）に応じてデューティー比が変わるクロック信号（ＣＬＫ）を発生し、ＤＣ−ＤＣコンバータ７５０はクロック信号（ＣＬＫ）のデューティー比によって入力電圧（Ｖｉｎ）の電圧レベルを変換して駆動電圧（ＡＶＤＤ）に出力する。貯蔵部７３０は、カウンター７６０の出力信号（ＣＯＵＴ）を貯蔵する。

図８を参照すれば、カウンター７６０は３ビットアップカウンターとしてフリップフロップ７６１，７６２，７６３として構成できる。

動作を説明すれば、外部信号（ＥＸＴ）が直列にインバータ７６４に入力されれば、外部信号（ＥＸＴ）の立下り毎に一番目Ｄ−フリップフロップ７６１の出力信号（ＣＯＵＴ１）がトグルされ、一番目Ｄ−フリップフロップ７６１の出力信号（ＣＯＵＴ１）の立下り毎に二番目Ｄ−フリップフロップ７６２の出力信号（ＣＯＵＴ２）がトグルされ、二番目Ｄ−フリップフロップ７６２の出力信号（ＣＯＵＴ２）の立下り毎に三番目Ｄ−フリップフロップ７６３の出力信号（ＣＯＵＴ３）がトグルされて、外部信号（ＥＸＴ）のハイレベルの数をカウンティング（ｃｏｕｎｔｉｎｇ）する。すなわち、０から７まで１ずつ増加しながら外部信号（ＥＸＴ）のハイレベルの数をカウンティングする。ここで、各Ｄ−フリップフロップ７６１，７６２，７６３の出力信号（ＣＯＵＴ１，ＣＯＵＴ２，ＣＯＵＴ３）が並列にディジタルアナログコンバータ７２０に入力される。

一方、カウンター７６０はこれに限定されず、多様に実現できる。例えば、外部信号（ＥＸＴ）のハイレベルの数をカウンティングしながら１ずつ減少するダウンカウンター（ｄｏｗｎ ｃｏｕｎｔｅｒ）であるか、又は外部信号（ＥＸＴ）が所定の電圧を基準にハイレベルとローレベルとを有するパルスである場合、ハイレベル又はローレベルによって増加又は減少されるアップダウンカウンター（ｕｐ／ｄｏｕｗｎ ｃｏｕｎｔｅｒ）でありうる。

又は、直列に入力される外部信号（ＥＸＴ）を並列に変換する直列−並列変換器でありうる。

本発明の実施形態による駆動装置７１０は、共通電圧発生部７８０に駆動電圧（ＡＶＤＤ）を送り、共通電圧発生部７８０は、共通電圧（Ｖｃｏｍ）を生成するために、抵抗を用いて駆動電圧（ＡＶＤＤ）を電圧分配する。従って、共通電圧（Ｖｃｏｍ）が変動する場合にも前述したように外部信号（ＥＸＴ）を通じて共通電圧（Ｖｃｏｍ）を調整して歪曲された映像信号を修正できる。

また、ゲートオン／オフ電圧（Ｖｏｎ、Ｖｏｆｆ）が変動する場合にも、外部信号（ＥＸＴ）を通じてゲートオン／オフ電圧（Ｖｏｎ、Ｖｏｆｆ）も制御できる。

以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。

本発明は、表示装置及び表示装置に使用される駆動装置に適用されうる。

本発明の実施形態による表示装置のブロック図である。 本発明の実施形態による液晶表示装置の一つの画素についての等価回路図である。 本発明の一実施形態による駆動装置を説明するためのブロック図である。 図３のディジタルアナログコンバータの回路図である。 図３のクロック発生部を説明するためのブロック図である。 図３のＤＣ−ＤＣコンバータの回路図である。 本発明の他の実施形態による駆動装置を説明するためのブロック図である。 図７のカウンターの回路図である。

符号の説明

１０ 液晶表示装置、
１００ 第１の表示板、
１５０ 液晶層、
２００ 第２の表示板、
３００ 液晶パネルアセンブリー、
４００ ゲート駆動部、
５００ データ駆動部、
６００ 信号制御部、
７００ 駆動装置、
７１０ 駆動電圧発生部、
７２０ ディジタルアナログコンバータ、
７３０ 貯蔵部、
７４０ クロック発生部、
７５０ ＤＣ−ＤＣコンバータ、
７６０ カウンター、
７７０ ゲートオン／オフ電圧発生部、
７８０ 共通電圧発生部、
８００ 階調電圧発生部。

Claims (23)

1. 外部信号に応答して制御電圧信号の電圧レベルを変換する制御電圧信号発生部と、
   前記制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を発生するクロック信号発生部と、
   前記クロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧に出力するＤＣ−ＤＣコンバータと、を含むことを特徴とする表示装置の駆動装置。
2. 前記制御電圧信号発生部は、前記外部信号をアナログ形態の制御電圧信号に変換するディジタルアナログコンバータを含むことを特徴とする請求項１に記載の表示装置の駆動装置。
3. 前記制御電圧信号発生部は、前記外部信号を貯蔵する貯蔵部をさらに含むことを特徴とする請求項２に記載の表示装置の駆動装置。
4. 前記貯蔵部は、ＥＥＰＲＯＭであることを特徴とする請求項３に記載の表示装置の駆動装置。
5. 前記制御電圧信号発生部は、前記外部信号のハイレベル及び／又はローレベルの数をカウンティングするカウンターと、前記カウンターの出力信号をアナログ形態の制御電圧信号に変換するディジタルアナログコンバータと、を含むことを特徴とする請求項１に記載の表示装置の駆動装置。
6. 前記制御電圧信号発生部は、前記カウンターの出力信号を貯蔵する貯蔵部をさらに含むことを特徴とする請求項５に記載の表示装置の駆動装置。
7. 前記貯蔵部は、ＥＥＰＲＯＭであることを特徴とする請求項６に記載の表示装置の駆動装置。
8. 前記ＤＣ−ＤＣコンバータは、前記入力電圧の電圧レベルを上げるブーストコンバータであることを特徴とする請求項１に記載の表示装置の駆動装置。
9. 前記クロック信号発生部は、一定した周波数を有する基準クロック信号を出力するオシレータと、前記制御電圧信号と前記基準クロック信号とを比較して前記クロック信号を出力する比較器と、を含むことを特徴とする請求項８に記載の表示装置の駆動装置。
10. 外部信号に応答して制御電圧信号の電圧レベルを変換する制御電圧信号発生部と、
    前記制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を発生するクロック信号発生部と、
    前記クロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧に出力するＤＣ−ＤＣコンバータと、
    前記駆動電圧の電圧レベルを変換して階調電圧を発生する階調電圧発生部と、を含むことを特徴とする表示装置。
11. 前記制御電圧信号発生部は、前記外部信号をアナログ形態の制御電圧信号に変換するディジタルアナログコンバータを含むことを特徴とする請求項１０に記載の表示装置。
12. 前記制御電圧信号発生部は、前記外部信号を貯蔵する貯蔵部をさらに含むことを特徴とする請求項１１に記載の表示装置。
13. 前記貯蔵部は、ＥＥＰＲＯＭであることを特徴とする請求項１２に記載の表示装置。
14. 前記階調電圧発生部は、前記駆動電圧が印加されるノードとグラウンドとの間に直列に連結された複数の抵抗を含んで、前記駆動電圧の電圧レベルを分配して前記階調電圧を発生することを特徴とする請求項１０に記載の表示装置。
15. 前記制御電圧信号発生部は、前記外部信号のハイレベル及び／又はローレベルの数をカウンティングするカウンターと、前記カウンターの出力信号をアナログ形態の制御電圧信号に変換するディジタルアナログコンバータと、を含むことを特徴とする請求項１０に記載の表示装置。
16. 前記制御電圧信号発生部は、前記カウンターの出力信号を貯蔵する貯蔵部をさらに含むことを特徴とする請求項１５に記載の表示装置。
17. 前記貯蔵部は、ＥＥＰＲＯＭであることを特徴とする請求項１６に記載の表示装置。
18. 前記ＤＣ−ＤＣコンバータは、前記入力電圧の電圧レベルを上げるブーストコンバータであることを特徴とする請求項１０に記載の表示装置。
19. 前記クロック信号発生部は、一定した周波数を有する基準クロック信号を出力するオシレータと、前記制御電圧信号と前記基準クロック信号を比較して前記クロック信号を出力する比較器と、を含むことを特徴とする請求項１８に記載の表示装置。
20. 外部信号をアナログ形態の制御電圧信号に変換するディジタルアナログコンバータと、
    一定した周波数を有する基準クロック信号を出力するオシレータと、
    前記制御電圧信号の電圧レベルと前記基準クロック信号とを比較して、前記制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を出力する比較器と、
    前記クロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧に出力するブーストコンバータと、を含むことを特徴とする表示装置。
21. 前記表示装置は、前記外部信号を貯蔵するＥＥＰＲＯＭをさらに含むことを特徴とする請求項２０に記載の表示装置。
22. 外部信号のハイレベル及び／又はローレベルの数をカウンティングするカウンターと、
    前記カウンターの出力信号をアナログ形態の制御電圧信号に変換するディジタルアナログコンバータと、
    一定した周波数を有する基準クロック信号を出力するオシレータと、
    前記制御電圧信号の電圧レベルと前記基準クロック信号とを比較して、前記制御電圧信号の電圧レベルによってデューティー比が変化するクロック信号を出力する比較器と、
    前記クロック信号に応答して入力電圧の電圧レベルを変換して駆動電圧として出力するブーストコンバータと、を含むことを特徴とする表示装置。
23. 前記表示装置は、前記カウンターの出力信号を貯蔵するＥＥＰＲＯＭをさらに含むことを特徴とする請求項２２に記載の表示装置。