JP4443503B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4443503B2 JP4443503B2 JP2005357173A JP2005357173A JP4443503B2 JP 4443503 B2 JP4443503 B2 JP 4443503B2 JP 2005357173 A JP2005357173 A JP 2005357173A JP 2005357173 A JP2005357173 A JP 2005357173A JP 4443503 B2 JP4443503 B2 JP 4443503B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- chip
- semiconductor device
- mold
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title description 9
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005452 bending Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
上記フレームのパワーチップ搭載部の第1面に搭載されたパワーチップと、
上記フレームのICチップ搭載部の第1面に搭載されたICチップと、
上記パワーチップ搭載部の第1面と対向する第2面側に設置された矩形状で絶縁性の絶縁シートと、
上記リード端子を突出させ、上記絶縁シートの一面を外表面に露出させ、かつ、少なくとも上記ICチップ及びパワーチップを封止し、絶縁シートよりも熱伝導率の小さな封止樹脂とを含む半導体装置において、
上記絶縁シートの一部または全部の角部を面取りしたものである。
本発明では、絶縁シートの角部を面取りし、その部位に位置決めピンを設置するようにして、無効面積を必要最小限にすることによりスペース効率を向上し、装置の高性能化や小型化ができるようにしたものである。
図1は、本発明に係る半導体装置の実施の形態1を示す断面図であり、図2は、本発明に係る半導体装置の実施の形態1を示す平面図、図4は、本発明に係る半導体装置の実施の形態1と比較するための従来の半導体装置を示す断面図である。
フレーム1にパワーチップ2とICチップ3を、はんだで固着する。
図5及び図6は、トランスファモールド工程において、モールド金型に絶縁シートをセットした状況を示し、図5は断面図、図6は平面図である。
図7は、本発明に係る半導体装置の実施の形態2を示す平面図である。図7に示したように、本実施の形態2の半導体装置102では、略長方形の絶縁シート7の4つの角のすべてを面取りしている。
図8は、本発明に係る半導体装置の実施の形態3を示す断面図である。図8に示したように、本実施の形態3の半導体装置103は、高熱伝導性の絶縁材料71と、金属ブロック81とを一体化した構成である。
4 アルミワイヤ、5 金ワイヤ、6 モールド樹脂、7 絶縁シート、8 銅箔、
21 リード端子、22 ヒートシンク、31 角部、32 くぼみ、
41 面取りされた部位、42 角部、100,102,103 半導体装置。
Claims (7)
- リード端子を有する金属からなるフレームと、
上記フレームのパワーチップ搭載部の第1面に搭載されたパワーチップと、
上記フレームのICチップ搭載部の第1面に搭載されたICチップと、
上記パワーチップ搭載部の第1面と対向する第2面側に設置された矩形状で絶縁性の絶縁シートと、
上記リード端子を突出させ、上記絶縁シートの一面を外表面に露出させ、かつ、少なくとも上記ICチップ及びパワーチップを封止し、上記絶縁シートよりも熱伝導率の小さな封止樹脂とを含む半導体装置において、
上記絶縁シートの一部または全部の角部を面取りしたことを特徴とする電力用半導体装置。 - 上記面取りは、角部の頂点から両辺に沿って1.5mm以上であることを特徴とする請求項1記載の電力用半導体装置。
- 上記面取りは、角部の頂点から両辺に沿って3.5mm以上であることを特徴とする請求項1記載の電力用半導体装置。
- 少なくとも上記封止樹脂の外端部に近い側に位置する上記絶縁シートの両端の角部の面取りが行われていることを特徴とする請求項1記載の電力用半導体装置。
- 上記面取りが行われている上記封止樹脂の外端部側に、上記パワーチップへの入出力用のリード端子が突出していることを特徴とする請求項3記載の電力用半導体装置。
- 請求項1から5の装置において、
上記ICチップ搭載部が、上記パワーチップ搭載部と略平行に設置されており、かつ、上記パワーチップ搭載部の上記第1面側の上方に位置することを特徴とする請求項1ないし5のいずれかに記載の電力用半導体装置。 - 金属からなるフレームの所定の位置に半導体チップを搭載する工程と、
上記半導体チップを電気的に接続する工程と、
少なくとも1つ以上の角部が面取りされた絶縁シートを、上記モールド金型に設置された位置決めピンを用いて上記モールド金型内に位置決め載置する工程と、
上記半導体チップが搭載されたフレームを上記モールド金型内に載置する工程と、
上記モールド金型内にモールド樹脂を注入して上記絶縁シートと上記半導体チップが搭載されたフレームとを一体化させるモールド工程とを備え、
上記絶縁シートを載置する工程において、上記位置決めピンを上記絶縁シートの面取りされた角部に位置させることを特徴とする電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357173A JP4443503B2 (ja) | 2005-12-12 | 2005-12-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357173A JP4443503B2 (ja) | 2005-12-12 | 2005-12-12 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165427A JP2007165427A (ja) | 2007-06-28 |
JP4443503B2 true JP4443503B2 (ja) | 2010-03-31 |
Family
ID=38248032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005357173A Active JP4443503B2 (ja) | 2005-12-12 | 2005-12-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4443503B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6749262B2 (ja) * | 2016-02-17 | 2020-09-02 | 株式会社有沢製作所 | 放熱板 |
CN113875001A (zh) * | 2019-06-06 | 2021-12-31 | 三菱电机株式会社 | 半导体模块以及电力变换装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3674333B2 (ja) * | 1998-09-11 | 2005-07-20 | 株式会社日立製作所 | パワー半導体モジュール並びにそれを用いた電動機駆動システム |
-
2005
- 2005-12-12 JP JP2005357173A patent/JP4443503B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007165427A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455488B2 (ja) | 半導体装置 | |
JP4338620B2 (ja) | 半導体装置及びその製造方法 | |
US8952520B2 (en) | Power semiconductor device | |
JP3828036B2 (ja) | 樹脂モールド型デバイスの製造方法及び製造装置 | |
JP5306171B2 (ja) | 半導体装置 | |
JP2005109100A (ja) | 半導体装置およびその製造方法 | |
CN106298700B (zh) | 半导体装置 | |
JPH09260550A (ja) | 半導体装置 | |
JP2015041716A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP2008141140A (ja) | 半導体装置 | |
CN107039368B (zh) | 树脂密封型半导体装置 | |
JP2009194327A (ja) | 電力用半導体装置 | |
CN110914975B (zh) | 功率半导体模块 | |
JP7237647B2 (ja) | 回路基板および電子装置 | |
JP4917296B2 (ja) | 半導体装置の製造方法 | |
JP2006216641A (ja) | 半導体モジュール | |
JP2007165426A (ja) | 半導体装置 | |
JP5257229B2 (ja) | 半導体装置およびヒートシンク | |
JP4614107B2 (ja) | 半導体装置 | |
JP4443503B2 (ja) | 半導体装置及びその製造方法 | |
JP5009956B2 (ja) | 半導体装置 | |
JP4333505B2 (ja) | 半導体装置 | |
TWI399837B (zh) | 半導體裝置及製造半導體裝置的方法 | |
JP3215254B2 (ja) | 大電力用半導体装置 | |
JP2007288044A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4443503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |