JP4333505B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4333505B2
JP4333505B2 JP2004200448A JP2004200448A JP4333505B2 JP 4333505 B2 JP4333505 B2 JP 4333505B2 JP 2004200448 A JP2004200448 A JP 2004200448A JP 2004200448 A JP2004200448 A JP 2004200448A JP 4333505 B2 JP4333505 B2 JP 4333505B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
resin
wiring board
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004200448A
Other languages
English (en)
Other versions
JP2005328015A (ja
Inventor
斎藤  光弘
利博 永谷
豊 福田
寛 木内
貞洋 赤間
浩ニ 沼崎
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004200448A priority Critical patent/JP4333505B2/ja
Priority to DE102005016830A priority patent/DE102005016830A1/de
Priority to US11/105,548 priority patent/US7843700B2/en
Publication of JP2005328015A publication Critical patent/JP2005328015A/ja
Application granted granted Critical
Publication of JP4333505B2 publication Critical patent/JP4333505B2/ja
Priority to US12/923,968 priority patent/US8179688B2/en
Priority to US13/359,776 priority patent/US20120120610A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、制御素子などの第1の電子素子と、第1の電子素子よりも大電流が流れ且つ大きい発熱を行うパワー素子などの第2の電子素子とを備える半導体装置に関し、たとえばモータなどのアクチュエータを駆動するために適用される。
従来より、第1の電子素子と第1の電子素子よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子とを備える半導体装置としては、たとえば、第1の電子素子としてマイコンなどの制御素子、第2の電子素子として制御素子により制御されるパワーMOS素子やIGBTなどのパワー素子を備える半導体装置がある。
このような制御素子およびパワー素子を備える半導体装置は、たとえば、モータなどのアクチュエータを駆動するために適用される。
特開平7−67293号公報 特開平7−113376号公報 特開平7−76973号公報
ところで、上記した従来の半導体装置の場合、本発明者らの検討によれば、次に述べるような問題が生じることがわかった。
図5は、自動車のパワーウィンドウの駆動モータを駆動するHICとしての半導体装置の一般的な回路構成を示す回路ブロック図である。
図5において、第1の電子素子としての制御素子10は、マイコン11、制御回路13、駆動回路14、コンパレータ15などから構成されており、第2の電子素子としてのパワー素子は、パワーMOS素子20により構成されている。また、これら制御素子10およびパワーMOS素子20は、1つの共通した配線基板上に実装されている。
ここで、パワーMOS素子20は、Hブリッジ構成を採用した4個のパワーMOS素子21、22、23、24から構成されている。また、本半導体装置は、窓ガラスを駆動させるためのモータ80や装置の電源81の周辺部に設けられている。
このような半導体装置においては、図示しないマイコンから通信(例えばLIN)によってマイコン11に信号を伝え、その指示に従い、マイコン11は制御回路13と駆動回路14を介して、各パワーMOS素子21〜24を制御する。駆動回路14の出力は、各パワーMOS素子21〜24のゲートに入力される。
ここで、図6には、モータ80の作動状態における各パワーMOS素子21〜24のゲート入力のON・OFF状態を示している。上述したように、車の窓ガラスを上昇・下降するのがモータ80であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時のゲート入力の状態は、図6に示されるようになる。
モータ停止時では、4個のパワーMOS素子21〜24のすべてがOFF状態であり、上昇時(下降時)では、2個のパワーMOS素子21、23がON状態(下降時ではOFF状態)、2個のパワーMOS素子22、24がOFF状態(下降時ではON状態)となる。
ここで、上述した従来の半導体装置においては、制御素子10に対して、それよりも電流量および発熱量の大きいパワー素子20から、熱を伝えやすい配線基板を介して大きな熱が伝わり、制御素子10はその熱の影響を受けやすい。
制御素子10は、使用温度に制約があり、パワー素子20に比べて微細な構成を有するため動作温度が低いのが通常であることから、上述したようなパワー素子20からの熱の影響を抑制することは重要である。
ちなみに、単純には、制御素子10およびパワー素子20が実装される配線基板上において、制御素子10とパワー素子20との距離を離してやればよいが、そのような場合、装置の大型化を招くことになり、好ましくない。
そして、上記した問題は、第1の電子素子と第1の電子素子よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子とを備える半導体装置においては、共通したものと考えられる。つまり、このような半導体装置においては、第2の電子素子からの熱が第1の電子素子へ伝達するのを抑制することは、重要な問題となりうる。
本発明は、上記問題に鑑みてなされたものであり、第1の電子素子とそれよりも比較的大電流が流れ且つ発熱の大きい第2の電子素子とを備える半導体装置において、適切な放熱特性を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1の電子素子(10)と第1の電子素子(10)よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子(20)とを備える半導体装置において、ヒートシンク(30)と、ヒートシンク(30)の一面上に搭載され、それぞれ分離された第1の配線基板(41)、第2の配線基板(42)とを備え、第1の電子素子(10)は、第1の配線基板(41)の上に実装され、第2の電子素子(20)は、第2の配線基板(42)の上に実装されていることを特徴としている。
それによれば、第1の電子素子(10)と第2の電子素子(20)とを、分離されたそれぞれの配線基板(41、42)上に実装して、さらにヒートシンク(30)上に搭載しているため、第1の電子素子(10)と第2の電子素子(20)との距離をさほど大きくしなくても、第2の電子素子(20)の熱を第1の電子素子(10)へ伝えにくくすることができる。
また、請求項1に記載の発明では、ヒートシンク(30)は、Feからなり、第2の電子素子からの一時的な発熱を蓄熱して第1の電子素子(10)への熱伝導を抑制するものであることを特徴としている。
それによれば、ヒートシンク(30)を、Cuなどの通常のヒートシンク材料に比べて熱伝導性が低く熱容量が大きいFeとしているため、当該部位におけるヒートシンク(30)の蓄熱性が向上し、第2の電子素子(20)の熱が第1の電子素子(10)へより伝わりにくくなる。
また、請求項1に記載の発明では、第1の配線基板(41)および第2の配線基板(42)は、セラミックからなるセラミック基板であることが好ましい。
それによれば、第1の配線基板(41)および第2の配線基板(42)の熱膨脹率を、シリコンからなる第1の電子素子(10)及び第2の電子素子(20)や鉄系金属からなるヒートシンク(30)の熱膨脹率に近づけることができるため、各部材間を接着している接着材などの信頼性を向上することができる。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、ヒートシンク(30)は、第1の配線基板(41)と第2の配線基板(42)との間に位置する部位が、切り欠き部(32)となっているものであることを特徴としている。
それによれば、ヒートシンク(30)のうち第1の配線基板(41)と第2の配線基板(42)との間に位置する部位の熱抵抗を大きくすることができ、両配線基板(41、42)間の熱伝導性を低くできるため、第2の電子素子(20)の熱が第1の電子素子(10)へより伝わりにくくなる。
また、請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、ヒートシンク(30)の他面は、樹脂(70)から露出していることを特徴としている。
それによれば、ヒートシンク(30)のうち両電子素子(10、20)および両配線基板(41、42)が搭載されている一面とは反対側の他面を、樹脂(70)から露出させているため、ヒートシンク(30)に伝わった熱を外部へ適切に放熱してやることができる。
また、請求項4に記載の発明では、請求項3に記載の半導体装置において、ヒートシンク(30)における一面と他面との間の側面に、突起部(31)が形成されており、突起部(31)が樹脂(70)に食い込んでいることを特徴としている。
それによれば、ヒートシンク(30)における両配線基板(41、42)が搭載されている側の一面と樹脂(70)からの露出面である他面との間の側面に、突起部(31)を形成し、この突起部(31)が樹脂(70)に食い込んだ形となっているため、ヒートシンク(30)と樹脂(70)との剥離を防止するためには好ましい。
また、請求項5に記載の発明のように、請求項1〜請求項4に記載の半導体装置においては、第2の電子素子は、パワー素子(20)であり、第1の電子素子は、パワー素子(20)を制御するための制御素子(10)であるものにできる。
このような場合、第1の電子素子である制御素子(10)は、パワー素子(20)に比べて動作温度が低いのが通常である。そして、本発明によれば、パワー素子(20)に比べて高温側の動作保証温度が低い制御素子(10)を、パワー素子(20)の大きな発熱から保護することができる。
また、請求項6に記載の発明のように、請求項3〜請求項4に記載の半導体装置において、第2の電子素子がパワー素子(20)であり、第1の電子素子がパワー素子(20)を制御するための制御素子(10)である場合、樹脂(70)のガラス転移温度は、パワー素子(20)の動作可能な最高温度よりも高いことが好ましい。
樹脂固有の特性として、ガラス転移温度を超えると樹脂の熱膨張係数が急激に変化する。このように樹脂(70)の熱膨張係数が大きく変化した場合、樹脂(70)とヒートシンク(30)との間の熱膨張係数の不一致が大きくなり、熱応力が大きくなって、樹脂(70)とヒートシンク(30)とが剥離しやすくなる。
その点、本発明のように、樹脂(70)のガラス転移温度を、パワー素子(20)の動作可能な最高温度すなわち半導体装置の動作可能な最高温度よりも高いものとすれば、半導体装置の動作時において、樹脂(70)の熱膨張係数の大幅な変化を防止することができる。
よって、本発明によれば、ヒートシンク(30)と樹脂(70)との剥離を防止する点で、好ましい構成を実現することができる。
また、請求項7に記載の半導体装置では、請求項1ないし6のいずれか1つに記載の半導体装置において、複数の第2の電子素子(20)を備え、複数の第2の電子素子(20)には半導体化されたリレー素子が含まれていることを特徴としている。
従来は、プリント基板等にディスクリート素子であるリレー素子を搭載していたため、装置全体として非常に体格の大きいものであった。ところが、本発明のように、リレー素子を半導体化することにより、プリント基板等に搭載せずに、第1の素子(10)と1つのパッケージ内に収めることができようになるため、装置全体として小型化を図ることができる。また、リレー素子を半導体化することにより、発熱温度が上昇してしまうという課題を誘発してしまう。しかしながら、請求項1に記載のような構造を採用することにより、適切な放熱特性を実現することができるようなるため、半導体化したリレー素子を第1の素子(10)と1つのパッケージ内に収めるという構造を実現することができる。
また、請求項8に記載の半導体装置では、請求項7に記載の半導体装置において、第2の電子素子(20)と第2の配線基板(42)とを接合する接合部材の厚みを100μm以下にしたことを特徴としている。
それによれば、半導体化されたリレー素子の発熱を、適切に放熱することができる。
また、請求項9に記載の半導体装置では、請求項7に記載の半導体装置において、第1の電子素子(10)、第2の電子素子(20)、第1の配線基板(41)、第2の配線基板(42)およびヒートシンク(30)は樹脂(70)によってモールドされ、ヒートシンク(30)の他面は樹脂(70)から露出しており、ヒートシンク(30)の周囲に設けられた信号端子(51、52)と、ヒートシンク(30)と接合された信号端子(51、52)の吊りリード(232)とを備え、樹脂(70)の端部のうち吊りリード(232)の周囲に位置する部位では、吊りリード(232)の直上に位置する部分が、吊りリード(232)の直下に位置する部分よりも引っ込んでいることを特徴としている。
それによれば、本発明の半導体装置は、金型(200)の上型(220)によって吊りリード(232)のみを押さえることにより、ヒートシンク(10)の下面を金型(200)の下型(210)に押しつけるようにして樹脂(70)の封止工程が行われることとなる。従って、本発明によれば、ヒートシンク(30)または第1の配線基板(41)、第2の配線基板(42)には、デッドスペースが生じない。また、本発明によれば、樹脂封止を行うワークを金型(200)内に固定するために、吸引装置などの特別な装置が不要であるため、コストアップはほとんど生じることはない。よって、本発明によれば、ヒートシンク(30)の下面をモールド樹脂(40)から適切に露出させつつ、ヒートシンク(30)または第1の配線基板(41)、第2の配線基板(42)の上面におけるデッドスペースを小さくすることができる。
また、請求項10に記載の半導体装置では、請求項7に記載の半導体装置において、ヒートシンク(30)の周囲に設けられた信号端子(51、52)と検査端子(53、54)とを備え、信号端子(51、52)はヒートシンク(30)の搭載面(30c)と平行な方向に延びるように配置されているとともに、検査端子(53、54)は信号端子(51、52)の延在方向に対して直交する方向に延びるように配置されていることを特徴としている。
通常、信号端子(51、52)は高い電圧(12V)を扱う端子であり、検査端子(53、54)は低い電圧(5V)を扱う端子であり、検査端子(53、54)は外部からの電気ノイズに弱い端子である。そこで、本発明よれば、検査端子(53、54)を信号端子(51、52)の延在方向と直交する方向に延びるように配置しているため、装置の形状の変更及び拡大をしなくとも、検査端子(53、54)を信号端子(51、52)から遠ざけることができるので、検査端子(53、54)に対する電気ノイズの影響を防止することができる。
また、請求項11に記載の半導体装置では、請求項10に記載の半導体装置において、樹脂(70)のうち検査端子(53、54)が配置され部位には凹部(30d)が形成されており、検査端子(53、54)は奥まって配置されていることを特徴としている。
それによれば、検査端子(53、54)の周囲を樹脂(70)にて覆うことができるため、製品使用時には不要になる検査端子(53、54)を、外部からの電気ノイズ等から保護することができる。
ここで、請求項12に記載の半導体装置のように、請求項10または11に記載の半導体装置においては、樹脂(70)のうち互いに対向する端部の一方に第1の信号端子(51)が配置され、当該端部の他方に第2の信号端子(52)が配置され、第1および第2の信号端子(51、52)の突出方向が1方向にそろっているものにできる。
ここで、請求項13に記載の半導体装置のように、請求項10ないし12のいずれか1つに記載の半導体装置においては、樹脂(70)のうち互いに対向する端部の一方に第1の検査端子(53)が配置され、当該端部の他方に第2の検査端子(54)が配置され、第1および第2の検査端子(53、54)の突出方向が1方向にそろっているものにできる。
また、請求項14に記載の半導体装置では、請求項に記載の半導体装置は、第1の電子素子(10)及び第2の電子素子(20)により駆動される駆動体及びコネクターと電気的に接続されるとともに、コネクターと第1の電子素子(10)及び第2の電子素子(20)との間に接続され外部からのノイズを除去するコンデンサは、樹脂(70)の表面に直接搭載されることを特徴としてる。
従来、半導体装置は、プリント基板上にディスクリート素子であるリレー素子やコンデンサ素子とともに搭載されており、このプリント基板とモーター等の駆動体及びコネクターとが接続されていた。ところが、本発明によれば、リレー素子(20)を半導体化することにより半導体装置内に収めるとともに、コンデンサ(420)は樹脂(70)の表面に直接搭載されるため、装置全体としての小型化を図ることができるようになる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る第1の電子素子10と第2の電子素子20とを備える半導体装置100の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A線に沿った断面図である。
限定するものではないが、本実施形態では、半導体装置100は、上記図5に示したものと同様に、自動車のパワーウィンドウの駆動モータを駆動するHICに適用されるものとして説明する。
[装置構成等]
本例では、第1の電子素子10は、制御素子としてのマイコン11および制御IC12からなる。これらは、シリコン半導体などの半導体基板(半導体チップ)に対して半導体プロセスを用いて、トランジスタなどの素子を形成してなるものである。
また、第2の電子素子20は、第1の電子素子よりも大きい電流が流れ且つ大きい発熱を行うものであり、パワーMOS素子やIGBT素子などのパワー素子からなる。
本例では、第2の電子素子20は、パワー素子としての4個のパワーMOS素子20(21、22、23、24)から構成されている。このパワーMOS素子20は、上記制御素子10によって制御されるものであるとともに上記モータを駆動する駆動素子として構成されている。
また、この半導体装置100は、ヒートシンク30を備えている。このヒートシンク30は矩形板状のもので、本例では、図1においてヒートシンク30の平面サイズは、たとえば50mm□程度であり、ヒートシンク30の厚さth(図1(b)参照)は、1.5mm程度である。
本実施形態では、このヒートシンク30は、全体が鉄系金属からなるものであり、本例では、純鉄(Fe)からなるものである。また、図1(b)に示されるように、ヒートシンク30の上面と下面との間の側面には、いわゆるコイニングといわれる突起部31が設けられている。
そして、ヒートシンク30の上面には、それぞれ分離された第1の配線基板41、第2の配線基板42が搭載されている。これら第1および第2の配線基板41、42は、たとえば、図示しないが、電気絶縁性を有し且つ熱伝導性に優れた樹脂などからなる接着剤により、ヒートシンク30の上面に固定されている。
ここで、第1の配線基板41としては、2層以上の配線が施されたセラミック層を積層したセラミック積層基板またはプリント配線基板などを採用することができる。一方、第2の配線基板42としては、単層または2層程度の厚膜配線からなる厚膜配線基板などを採用することができる。
具体的には、両配線基板41、42は、アルミナからなるアルミナ基板であることが好ましい。本例では、第1の配線基板41は、アルミナからなる積層配線基板、第2の配線基板42としては、アルミナの単層配線基板を採用することができる。
そして、第1の電子素子としての制御素子10は、第1の配線基板41の上に実装され、第2の電子素子としてのパワーMOS素子20は、第2の配線基板42の上に実装されている。ここで、各制御素子10、パワーMOS素子20は、各配線基板41、42の上に、たとえば図示しないはんだなどを介して固定されている。
また、図1に示されるように、ヒートシンク30の外周において制御素子10の周囲には、複数本の信号端子51が設けられており、パワーMOS素子20の周囲には、複数本の電流端子52が設けられている。これらリード部材51、52すなわち信号端子51および電流端子52は、たとえばCuや42アロイなどのリードフレームを用いて形成することができる。
信号端子51は、制御素子10であるマイコン11や制御IC12と電気的に接続されるものであり、電流端子52は、パワー素子である各パワーMOS素子20と電気的に接続されるものである。
そして、これら端子51、52と各素子10、20とは、図1(b)に示されるように、ボンディングワイヤ60により結線され、電気的に接続されている。なお、このボンディングワイヤ60は、図1(a)では、省略してある。
そして、制御素子10、パワーMOS素子20、第1の配線基板41、第2の配線基板42、ボンディングワイヤ60、各端子51、52におけるボンディングワイヤ60との接続部、および、ヒートシンク30は、樹脂70によってモールドされている。
この樹脂70は、通常の半導体パッケージに用いられるエポキシ系樹脂などのモールド樹脂材料からなり、成形型を用いたトランスファーモールド法などにより成形されるものである。
ここで、図1(b)に示されるように、ヒートシンク30のうち両電子素子10、20および両配線基板41、42が搭載されている上面とは反対側の下面は、樹脂70から露出している。そして、上記したヒートシンク30の突起部31は、樹脂70に食い込んだ形となっている。
また、この半導体装置100は、図1(b)に示されるように、ケース200に搭載されている。このケース200は、上記したパワーウィンドウを駆動するためのモータ80(図5参照)が収納された金属などからなるモータ筐体として構成されている。
たとえば、半導体装置100は、ヒートシンク30の下面とケース200との間に、電気絶縁性を有し且つ熱伝導性に優れたグリスなどを介在させて、ケース200に接している。そして、半導体装置100の熱は、ヒートシンク30を介してケース200に放熱されるようになっている。
このような半導体装置100は、たとえば、制御素子10が実装された第1の配線基板41およびパワー素子20が実装された第2の配線基板42を、ヒートシンク30上に搭載し、その周囲にリード部材51、52を配置してワイヤボンディングを行った後、これを樹脂モールドすることにより、製造することができる。
[回路構成および作動等]
また、本実施形態の半導体装置100回路構成は、上記図5に示されるものと同様である。多少繰り返しになるが、本実施形態の半導体装置100の回路構成等について、上記図5および上記図6を参照して簡単に述べておく。
図5に示されるように、本半導体装置100において、第1の電子素子としての制御素子10は、マイコン11と、制御回路13、駆動回路14、コンパレータ15を含む制御IC12から構成されており、第2の電子素子としてのパワー素子は、4個のパワーMOS素子20(21〜24)により構成されている。
ここで、4個のパワーMOS素子21、22、23、24は、Hブリッジ回路を構成している。また、本半導体装置100において、窓ガラスを駆動させるための上記モータ80や装置の電源81が設けられている。
このような半導体装置100においては、図示しないマイコンから通信(たとえばLIN)によってマイコン11に信号を伝え、その指示に従い、マイコン11は制御回路13と駆動回路14を介して、各パワーMOS素子21〜24を制御する。駆動回路14の出力は、各パワーMOS素子21〜24のゲートに入力される。
ここで、車の窓ガラスを上昇・下降するのがモータ80であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時の各時におけるゲート入力の状態は、図6に示されるようなものになる。
すなわち、図6に示されるように、モータ停止時では、4個のパワーMOS素子21〜24のすべてがOFF状態であり、上昇時では、Hブリッジにおける一方の対角線上に位置する2個のパワーMOS素子21、23がON状態、他方の対角線上に位置する2個のパワーMOS素子22、24がOFF状態となる。
また、下降時では、Hブリッジにおける一方の対角線上に位置する2個のパワーMOS素子21、23がOFF状態、他方の対角線上に位置する2個のパワーMOS素子22、24がON状態となる。つまり、上昇時と下降時とでは、Hブリッジ回路によってモータ80へ流れる電流が逆転し、モータ80の回転も逆転する。
[効果等]
このように、本半導体装置100においては、制御素子10に対して、それよりも電流量および発熱量の大きいパワー素子20から、大きな熱が伝わる。
制御素子10としてのマイコン11等を構成するLSIは、ロジックの駆動電流が微小であることから、高温環境において少ないリーク電流によって誤動作を起こしやすく、複雑な動作保証が困難である。
そのことから、制御素子10は、パワー素子20に比較して高温での動作保証温度が低い設定となる。そのため、上述したようなパワー素子20からの制御素子10への熱の影響を抑制することは重要である。
このようなパワー素子20からの制御素子10への熱の影響を抑制し、適切な放熱特性を実現するために、本実施形態では、上述したように、制御素子10とそれによって制御されるパワー素子20とを備える半導体装置100において、ヒートシンク30と、ヒートシンク30の一面上に搭載され、それぞれ分離された第1の配線基板41、第2の配線基板42とを備え、制御素子10は第1の配線基板41の上に実装され、パワー素子20は第2の配線基板42の上に実装されていることを特徴とする半導体装置100を提供している。
それによれば、制御素子10とパワー素子20とを、離間配置されたそれぞれの配線基板41、42上に実装して、さらにヒートシンク30上に搭載しているため、制御素子10とパワー素子20との距離L(図1(b)参照)をさほど大きくしなくても、パワー素子20の熱を制御素子10へ伝えにくくできる。
よって、本実施形態によれば、制御素子10とそれよりも大きい電流が流れ且つ大きい発熱を行うパワー素子20とを備える半導体装置100において、装置の大型化を極力抑えつつ適切な放熱特性を実現することができる。
特に、本実施形態では、第2の電子素子としてパワー素子20を採用し、第1の電子素子としてパワー素子20を制御するための制御素子10を採用している。
そのため、上述したように、本実施形態によれば、パワー素子20に比べて高温側の動作保証温度が低い制御素子10を、パワー素子20の過渡的な大きな発熱から、保護することができる。
また、本実施形態では、ヒートシンク30を鉄系金属から構成することにより、パワー素子20の熱が制御素子10へ伝わることを、より適切に抑制している。鉄系金属の採用は、上述したパワー素子20からの過渡的な発熱に対応すべくヒートシンク30において熱伝導よりも熱容量を重視すること、および、大規模回路化に対応することを考慮したものである。
鉄系金属は、Cuなどの通常のヒートシンク材料に比べて熱伝導性が低く且つ熱容量が大きいため、ヒートシンク30の蓄熱性が向上し、パワー素子20の熱が制御素子10へより伝わりにくくなる。
ここで、CuとFeとの具体的な特性をみてみると、たとえば、Cuについては、密度:0.00889g/mm3、モル比熱:24.5J/mol・K、比熱:0.38J/g・K、密度*比熱(すなわち熱容量):0.0034J/mm3・K、熱伝導率:0.391W/mm・K、熱膨張係数α:17×10-6/℃である。
また、Feについては、密度:0.00785g/mm3、モル比熱:25.2J/mol・K、比熱:0.46J/g・K、密度*比熱(すなわち熱容量):0.0036J/mm3・K、熱伝導率:0.071W/mm・K、熱膨張係数α:12×10-6/℃である。
このように、FeはCuに比べて、熱伝導性が低く且つ熱容量が大きいため、Feからなるヒートシンク30とすれば、蓄熱性が向上する。
つまり、本実施形態の半導体装置100においては、配線基板41、42を分離し且つFeからなるヒートシンク30とすることによって、ヒートシンク30を、熱伝導を抑えた上で熱容量を持たせた構造とすることができ、パワー素子20の熱が制御素子10に伝わりにくい構成としている。
ここで、図2は、本実施形態の半導体装置100における熱抵抗モデルを示す図である。上述したように、FeはCuに比べて熱伝導は劣るが、密度*比熱(すなわち熱容量)は同等以上の物性を持つ。
発熱体であるパワー素子20からの熱は、第2の配線基板42、ヒートシンク30を介して、さらに第1の配線基板41を介して制御素子10に伝わろうとする。
このとき、パワー素子20を実装するアルミナ基板42と制御素子10を実装するアルミナ基板41とは、分離した構造としているため、アルミナ基板41、42を介した熱伝導は少ない。
また、図2に示される熱抵抗モデルにおいて、各部の間の熱抵抗同士を相対的に比較したとき、樹脂70の熱抵抗Rjは十分大きく、ヒートシンク30の熱抵抗Rhは比較的大きく、ヒートシンク30のケース200に対する熱容量Cも比較的大きい。
そのため、パワー素子20の熱は、制御素子10へ伝わりにくく、主として、ヒートシンク30に蓄熱されてケース200へ放熱される。このように、本実施形態では、発熱源であるパワー素子20からの一時的な発熱を、直下のアルミナ基板42とヒートシンク30とで蓄熱することにより、制御素子10への熱伝達を防止している。
よって、このような熱抵抗モデルに鑑みて、Cuよりも蓄熱効果でやや優れ且つ熱伝導で1/5程度とかなり劣っている物性を持つFeを、ヒートシンク30の構成材料としたことは、適切な処置である。
さらに、上述したように、ヒートシンク30の平面サイズがたとえば50mm□であるのに対して、ヒートシンク30の厚さth(図1(b)参照)は、たかだか1.5mmである。そのため、ヒートシンク30の下のケース(モータ筐体)200へ熱を伝える際の熱抵抗の寄与は、十分に小さいものである。
しかし、制御素子10とパワー素子20との距離L(図1(b)参照)は、ボンディングワイヤ60の接続等のために、たとえば10mm以上要する。
熱抵抗の寄与についていうならば、パワー素子20からケース200への熱伝導に対して、制御素子10への熱伝導は約10倍の寄与率がある。よって、ヒートシンク30をFeにして、ヒートシンク30の熱伝導をCuの1/5にしても、その効果の大半は、制御素子10への熱伝導を低減することになる。
また、本実施形態では、上記図1に示したように、第1の電子素子である制御素子10、第2の電子素子であるパワー素子20、第1の配線基板41、第2の配線基板42およびヒートシンク30は、樹脂70によってモールドされており、ヒートシンク30の下面(他面)が、樹脂70から露出していることも特徴点である。
それによれば、ヒートシンク30のうち両電子素子10、20および両配線基板41、42が搭載されている上面とは反対側の下面を、樹脂70から露出させているため、ヒートシンク30に伝わった熱を外部のケース200へ適切に放熱することができる。
[耐ヒートサイクル性の向上などについて]
ここで、本実施形態の半導体装置100のように、制御素子10とパワー素子20とを内蔵した大規模トランスファーモールドにおいては、耐ヒートサイクル性に関連する熱応力が課題となる。
つまり、本実施形態のような半導体装置100においては、大規模な回路となり、また、パッケージが大きくなるため、耐ヒートサイクル性向上のために熱ひずみを改善する必要が生じる。
そこで、本実施形態では、この耐ヒートサイクル性(耐冷熱サイクル性)に関連する熱応力への対策として、次に述べるような種々の構成を採用している。
上述したように、本実施形態では、好ましい例としてヒートシンク30をFeから構成している。ここで、制御素子10やパワー素子20を構成するSiの熱膨張係数α(×10-6/℃)は、4程度である。このとき、上述したように、熱膨張係数α(×10-6/℃)は、Cuが17、Feが12であり、Feの方がSiに熱膨張係数が近い。
そして、本実施形態では、樹脂70の熱膨張係数α(×10-6/℃)を、Feに近い11程度とすることが好ましい。ここで、樹脂70の硬化収縮と硬化温度などを考慮し、樹脂70の熱膨張係数αをFeと同等もしくはやや小さくすることが好ましい。
このように半導体装置100の各部の熱膨張係数を互いに近いものにすることにより、樹脂70とヒートシンク30との間など各部の間における熱膨張の差を小さくすることができ、ヒートサイクルによる樹脂70の剥離防止の対策となる。
ちなみに、本実施形態の樹脂70としては、エポキシ系樹脂にシリカフィラーを含有させたものを採用することができる。このような樹脂70においては、フィラーの量を制御することなどにより熱膨張係数αを制御することが可能である。具体的には、樹脂70として、熱伝導率:0.0006W/mm・K、熱膨張係数α:11×10-6/℃程度のものを採用できる。
また、上述したように、本実施形態では、第1の配線基板41および第2の配線基板42は、アルミナからなるアルミナ基板であることが好ましいとしている。
これは、アルミナは、熱膨張係数αがSiとFeの間の大きさであることから、ヒートシンク30、配線基板41、42および各素子10、20間の熱膨張バランスをととのえ、樹脂70の剥離防止に対して効果的であるためである。また、アルミナは、比較的熱伝導性が良好であることも利点である。
たとえば、両配線基板41、42に採用されるアルミナ基板としては、密度:0.0035g/mm3、モル比熱:79J/mol・K、比熱:0.77J/g・K、密度*比熱(すなわち熱容量):0.0027J/mm3・K、熱伝導率:0.021W/mm・K、熱膨張係数α:7×10-6/℃のものを使用できる。
また、本実施形態においては、樹脂70のガラス転移温度すなわちガラス転移点(Tg点)を、パワー素子20の動作可能な最高温度Tjmaxよりも高いものにすることが好ましい。
この温度Tjmaxは、Siジャンクション温度であり、半導体装置100の実動作の最高温度に相当する。たとえば、本実施形態において、Tg点は165℃程度、Tjmaxは150℃程度にできる。
一般に、樹脂においては、Tg点以上の高温域は弾性率が急激に低下する領域であって、熱膨張係数αが急激に大きくなる領域である。つまり、樹脂の弾性率または熱膨張係数の温度特性において、変曲点がTg点である。
そのTg点の温度が、半導体装置100の動作可能最高温度Tjmaxよりも小さいと、高温時に樹脂70の熱膨張係数αが極端に大きくなる。すると、熱歪の影響が大きくなり、Feからなるヒートシンク30と樹脂70との熱膨張係数のミスマッチが大きくなり、結果として、これが樹脂70の剥離の原因となり、装置の信頼性が低下する。
たとえば、本実施形態に用いる樹脂70では、Tg点以下(たとえば165℃以下)では、熱膨張係数α(×10-6/℃)は11であったのが、Tg点以上では熱膨張係数α(×10-6/℃)は48となり、約4倍となってしまう。
パワー素子20の周囲温度がTg点を超えると、その周辺の樹脂70の熱膨張係数αが大きくなり、ヒートシンク30との間で熱膨張係数αのアンバランスが大きくなり、熱応力が大きくなる。
これを避けるため、本実施形態では、Tg>Tjmaxの関係を保持することが望ましい。なお、Tjmaxの保証は過電流制限と温度検出機能が担保する。
そして、Tg>Tjmaxの関係を保持することにより、半導体装置100の動作時において、樹脂70の熱膨張係数αが大幅に変化するのを防止することができる。このことは、ヒートシンク30と樹脂70との剥離を防止する点で、好ましい
また、本実施形態では、上記図1(b)に示したように、ヒートシンク30における一面と他面との間の側面に、突起部31が形成されており、突起部31が樹脂70に食い込んでいる。そして、このことも、耐ヒートサイクル性に関連する熱応力に対する対策の1つである。
それによれば、ヒートシンク30における突起部31が樹脂70に食い込んだ形となっているため、樹脂70とヒートシンク30との食いつきを良くし、湿気の進入や樹脂70の剥離を防止し、耐ヒートサイクル性を向上することができる。
樹脂70中には、Siなどからなる各素子10、20やアルミナ基板などからなる各配線基板41、42といった熱膨張係数αが異なる材料が含まれている。そのため、上述したように樹脂70とヒートシンク30とで熱膨張係数αを整合させても、ヒートサイクルによる樹脂70の剥離防止の対策としては十分とは言えない可能性がある。
そこで、このようにヒートシンク30に突起部31を設けた構成を採用することにより、樹脂70の剥離防止を図ることは好ましい。
また、本実施形態においては、上記図1(b)に示されるように、電子素子10、20、両配線基板41、42およびヒートシンク30の積層方向すなわち半導体装置100の厚さ方向における両電子素子10、20よりも上側の樹脂70の厚さtjと、ヒートシンク30の厚さthとが、実質的に同じであることが好ましい。
それによれば、上記積層方向における樹脂70とヒートシンク30との熱膨張のバランスを良くし、耐冷熱サイクル性を向上させることができる。具体的には、装置の各部における熱応力の均等化、ヒートサイクルでの伸び縮みによるそりの防止などが図られ、結果として、ヒートシンク30と樹脂70との間等の異種材料間での歪を低減することができる。
これらの耐ヒートサイクル性に関連する熱応力への対策は、マイコンを内蔵してインテリジェント化しモータ(アクチュエータ)と一体化する本半導体装置100のようなものにおいては、温度環境が厳しくなる方向のニーズに対し、重要である。
また、本実施形態のように、動作保証がなされる温度環境が低い(つまり、厳しい)制御素子10と比較的温度環境が高いパワー素子20とを、同一パッケージとする構成においては、熱設計に係る構造設計もまた重要となる。
半導体装置100を小型化する例として、半導体装置100の総厚さを5mmとしたとき、tj=th≒1.5mm程度とすることが目安である。また、製品に合せて、熱容量が必要なものについては、さらに厚みを大きくし、さらに小型化が要求されるものについては、さらに薄くすることができる。
また、上述したように、本実施形態の半導体装置100においては、モータ停止時では、Hブリッジ構成となっている4個のパワーMOS素子21〜24のすべてがOFF状態であり、上昇時(下降時)では、2個のパワーMOS素子21、23がON状態(下降時ではOFF状態)、2個のパワーMOS素子22、24がOFF状態(下降時ではON状態)となる。
このような作動状態を鑑みて、本半導体装置100においては、図1(a)に示されるように、4個のパワーMOS素子21〜24は、隣り合うパワー素子同士が同時にON状態とならないように配置されている。
つまり、図1(a)に示されるように、上昇時および下降時において、ON状態となるパワーMOS素子とOFF状態となるパワーMOS素子とが、交互に配置された形となっている。
この配置形態について、さらに言うならば、本実施形態では、4個のパワー素子21〜24の少なくとも1つの素子をONさせるときにおいて、同時期に隣り合うパワー素子同士の一方がON状態、他方がOFF状態となるように、4個のパワー素子21〜24の配置がなされている。
それによれば、4個のパワーMOS素子21〜24において隣り合うパワーMOS素子同士が同時にON状態とならないため、局所的に熱がこもるのを極力防止することができる。そして、パワーMOS素子21〜24の熱を第2の配線基板42に広く分散させ、ヒートシンク30に放熱可能な構成を実現することができ、好ましい。
[変形例等]
ここで、本実施形態の種々の変形例について述べておく。図3は、上記図1に示したヒートシンク30以外に、本実施形態に適用可能なヒートシンク30の種々の例を示す概略断面図である。
この図3に示される各ヒートシンク30は、上記図1に示したヒートシンク30と同様に、制御素子10とパワー素子20との熱的分離、およびケース200への熱伝導を考慮したものである。
上記図1に示されるヒートシンク30は、全体がFeからなる矩形板状のものであったが、本実施形態のヒートシンク30としては、図3(a)、(b)、(c)に示されるように、少なくとも第1の配線基板41と第2の配線基板42との間に位置する部位が鉄系金属からなるものであればよい。
図3(a)に示されるヒートシンク30では、当該ヒートシンク30のうち第2の配線基板42の下すなわちパワー素子20の下に位置する部位を、FeからなるFe構成部30aとCuからなるCu構成部30bの2層としている。
このようなヒートシンク30は、FeとCuのクラッド材を用いることなどにより形成することができる。そして、このヒートシンク30においては、下層のCu構成部30bはケース200への熱伝導を良好としつつ、樹脂70と接触しないものにすることで、熱膨張のアンバランスによる剥離に対し、考慮がなされている。
図3(b)に示されるヒートシンク30では、当該ヒートシンク30のうちパワー素子20の下に位置する部位において、Fe構成部30aにCu構成部30bを埋め込んだ構成としており、ヒートシンク30においてパワー素子20の下部における縦方向の熱伝導性を向上したものである。
図3(c)に示されるヒートシンク30では、上記図3(b)に示されるヒートシンク30において、さらに、制御素子10の下に位置する部位においても、Fe構成部30aにCu構成部30bを埋め込んだ構成としたものである。
これら図3に示されるヒートシンク30では、ヒートシンク30のうち第1の配線基板41と第2の配線基板42との間に位置する部位が、Cuなどの通常のヒートシンク材料に比べて熱伝導性が低く熱容量が大きい鉄系金属となっている。
そのため、これらのヒートシンク30においては、当該部位におけるヒートシンク30の蓄熱性が向上し、上記図1に示したヒートシンク30と同様に、パワー素子20の熱が制御素子10へより伝わりにくくなる。
図3(d)に示されるヒートシンク30では、第1の配線基板41と第2の配線基板42との間に位置する部位が、切り欠き部32となっている。それにより、ヒートシンク30のうち両配線基板41、42の間に位置する部位は、ヒートシンク30のその他の部位に比べて薄肉部となっている。
このヒートシンク30によれば、ヒートシンク30のうち第1の配線基板41と第2の配線基板42との間に位置する部位、すなわち、切り欠き部32の熱抵抗を大きくすることができ、両配線基板41、42間の熱伝導性を低くできるため、パワー素子20の熱が制御素子10へより伝わりにくくなる。
そのため、この図3(d)に示されるヒートシンク30は、Cuからなるものとすることができる。しかしながら、本ヒートシンク30もFeからなるものとしてもよいことは、もちろんである。
また、図4は、本実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。この図4に示される半導体装置においては、装置の平面方向すなわちヒートシンク30の平面方向の熱応力バランスを考慮した平面構成を採用している。
図4では、第1の配線基板41と第2の配線基板42とで平面サイズを同等としており、さらに、信号端子51、電流端子52といったリード部材を、矩形板状のヒートシンク30における4辺のそれぞれに設けた構成としている。それにより、半導体装置における構成の対称性が良くなり、熱応力バランスに優れたものになる。
また、図1(a)に示す本実施形態の半導体装置において、複数のパワーMOS素子20を備え、複数のパワーMOS素子20には半導体化されたリレー素子20が含まれるように構成すると好ましい。なお、このような構成を採用した場合、半導体化されたリレー素子は、少なくとも4つ搭載されることとなる。
従来は、プリント基板等にディスクリート素子であるリレー素子を搭載していたため、装置全体として非常に体格の大きいものであった。ところが、本実施形態のように、リレー素子を半導体化することにより、プリント基板等に搭載せずに、制御素子10と1つの半導体装置100内に収めることができようになるため、装置全体として小型化を図ることができる。また、リレー素子を半導体化することにより、発熱温度が上昇してしまうという課題を誘発してしまう。しかしながら、上記実施形態のような構造を採用することにより、適切な放熱特性を実現することができるようなるため、半導体化したリレー素子20を制御素子10と1つの半導体装置100内に収めるという構造を実現することができる。
また、図1(a)に示す本実施形態の半導体装置において、第2の電子素子(20)と第2の配線基板(42)とは、接着剤(本発明言う、接合部材)により接合されるが、この接着剤の厚みを100μm以下にすると好ましい。それによれば、図10に示されるように、半導体化されたリレー素子20の発熱を、適切に放熱することができる。
また、図7(a)及び図7(b)は、本実施形態の半導体装置において、構成を変形した例を示す概略図である。図7(c)は、本実施形態の半導体装置装置の製造方法におけるモールド樹脂の封止工程を説明するための図である。
図7(a)に示されるように、ヒートシンク30と吊りリード232とが、接合部233にて接合されている。ここでは、ヒートシンク30の上面にて吊りリード232をかしめることにより接合部233が形成されている。具体的には、ヒートシンク30の上面に形成された突起に吊りリード232の穴を嵌合させ、上記突起をかしめて潰すなどの方法により、かしめ固定が行われる。
そして、図7(b)に示されるように、モールド樹脂70の端部のうち吊りリード232の周囲に位置する部位では、吊りリード232の直上に位置する部分が、吊りリード232の直下に位置する部分よりも引っ込んだ引っ込み部234として構成されている。なお、この引っ込み部234の引っ込み寸法dは、限定するものではないが、たとえば、吊りリード232の板厚(たとえば0.数mm程度)と同程度もしくはそれ以上であり、好ましくは、1mm程度以内とすることができる。
次に、この半導体装置100の製造方法について、図7(c)を用いて述べる。
まず、ヒートシンク30の上面に第1の配線基板41、第2の配線基板42、制御素子10、パワーMOS素子20を搭載し、制御素子10、パワーMOS素子20の周囲に各端子51、52を設けるとともにヒートシンク30と吊りリード232とをかしめなどにより接合する。また、制御素子10、パワーMOS素子20と各端子51、52とをボンディングワイヤ60などにより電気的に接続する。
こうして、ヒートシンク30、制御素子10、パワーMOS素子20および各端子51、52が一体化した一体化部材101を、金型200に設置する。なお、金型200は、下型210と上型220とを合致させることにより、その内部に、モールド樹脂70の形状に対応したキャビティ230が形成されるものである。具体的には、上記一体化部材101を金型200の下型210に設置し、上型220を合致させる。それにより、上記一体化部材101が金型200のキャビティ230内に設置される。
次に、モールド樹脂70の封止工程では、金型200の上型210によって吊りリード232のみを押さえることにより、ヒートシンク30を金型200の下型210に押しつけるようにする。
ここで、本実施形態では、上型220により吊りリード232を押さえる部分すなわち押さえ部221は、上型220の一部が下型210よりもキャビティ230内へ突出した突出部221として構成されている。
このような突出部221の突出寸法d(図7(b)参照)は、上記図7(a)に示される引っ込み部234の引っ込み寸法dに相当するものであり、たとえば、吊りリード232の板厚(たとえば0.数mm程度)と同程度もしくはそれ以上であり、好ましくは、1mm程度以内とすることができる。
そして、一体化部材101を金型200内に設置した状態では、この突出部221が上方から吊りリード232を押さえるが、このとき、吊りリード232の下部は支えが無いため、吊りリード232は若干たわみ、吊りリード232ひいては一体化部材101は下方に押さえつけられる。
そのため、一体化部材101におけるヒートシンク30の下面は、金型200の下型210に押しつけられて密着する。そして、この状態で、キャビティ230内に溶融状態にあるモールド樹脂70を注入して充填することにより、ヒートシンク30の下面が露出するように、一体化部材101がモールド樹脂70によって封止される。
その後は、モールド樹脂70を冷却して固化させ、モールド樹脂70によって封止された一体化部材101を金型200から取り出す。こうして、上記半導体装置100ができあがる。
以上のように、このような製造方法によれば樹脂封止を行うワークを金型200内に固定するために、吸引装置などの特別な装置が不要であるため、コストアップはほとんど生じることはない。よって、本実施形態によれば、ヒートシンク30の下面をモールド樹脂70から適切に露出させつつ、ヒートシンク30または第1の配線基板41、第2の配線基板42の上面におけるデッドスペースを小さくすることができる。
また、図8は、本実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。
図8に示されるように、ヒートシンク30の搭載面30aには、複数の検査端子53、54が設けられている。この検査端子53、54は、制御素子10、パワーMOS素子20の初期不良を検査するための端子であり、製品使用時に不要となる端子であるため、検査終了後には、製品を実装する際に邪魔にならない程度にカットされるものである。なお、図8に示す検査端子53、54は、カットした状態を示すものである。
ここで、本実施形態では、信号端子51、52はヒートシンク30の搭載面30cと平行な方向に延びるように配置されているとともに、検査端子53、54は信号端子51、52の延在方向に対して直交する方向に延びるように配置されている。
通常、信号端子51、52は高い電圧(12V)を扱う端子であり、検査端子53、54は低い電圧(5V)を扱う端子であり、検査端子53、54は外部からの電気ノイズに弱い端子である。
そこで、本実施形態よれば、検査端子53、54を信号端子51、52の延在方向と直交する方向に延びるように配置しているため、装置の形状の変更及び拡大をしなくとも、検査端子53、54を信号端子51、52から遠ざけることができるので、検査端子53、54に対する電気ノイズの影響を防止することができる。
また、本実施形態では、樹脂70のうち検査端子53、54が配置され部位には凹部30dが形成されており、検査端子(53、54)はこの凹部30dに奥まって配置されている。それによれば、検査端子53、54の周囲を樹脂70にて覆うことができるため、製品使用時には不要になる検査端子53、54を、外部からの電気ノイズ等から保護することができる。
また、本実施形態においては、樹脂70のうち互いに対向する端部の一方に第1の信号端子51が配置され、当該端部の他方に第2の信号端子52が配置され、第1および第2の信号端子51、52の突出方向が1方向にそろっているものにできる。
また、本実施形態においては、樹脂70のうち互いに対向する端部の一方に第1の検査端子53が配置され、当該端部の他方に第2の検査端子54が配置され、第1および第2の検査端子53、54の突出方向が1方向にそろっているものにできる。
また、図11(a)及び図11(b)は、本実施形態の実装構造示す概略図である。この図11(a)及び図11(b)に示されるように、上述の半導体装置100は、半導体装置100のコネクター側端子151を介して、外部と接続するコネクター400に設けられた端子153と溶接などにより電気的に接続されている。また、半導体装置100は、半導体装置100のモータ側端子152を介して、第1の電子素子10及び第2の電子素子20により駆動されるモーター駆動体410に設けられた端子154と溶接などにより電気的に接続されている。
そして、このような実装構造において、コネクター400と第1の電子素子(10)及び第2の電子素子20との間に接続され外部からのノイズを除去するコンデンサ420は、半導体装置100における樹脂70の表面に直接搭載すると好ましい。また、コンデンサ420以外にも、コイル430などの素子を、半導体装置100における樹脂70の表面に直接搭載してもよい。
従来の実装構造の概略構造を示す図である図9(a)および図9(b)に示されるように、従来の制御素子310、パワーMOS素子320は、プリント基板300上に、ディスクリート素子であるリレー素子330、電解コンデンサ素子340、コンデンサ素子350、コイル360、チップ抵抗380とともに搭載されていた。そして、このプリント基板300上の一部にコネクター370が配置され、このコネクター370とモーター等の駆動体(図示せず)とが、ワイヤーハーネスなどにより電気的に接続されていた。
このような実装構造に対して、本実施形態のような実装構造によれば、リレー素子20を半導体化することにより半導体装置100内に収めるとともに、コンデンサ420やコイル430は半導体装置100における樹脂70の表面に直接搭載されるため、装置全体としての小型化を図ることができるようになる。
(他の実施形態)
なお、上記実施形態では、第1の電子素子が制御素子であり、第2の電子素子がパワー素子であったが、本発明における各電子素子としては、第2の電子素子が第1の電子素子よりも大電流が流れ且つ大きい発熱を行うものであればよく、制御素子やパワー素子などに限定されない。
また、上記実施形態に示される半導体装置では、樹脂30にてモールドされた装置構成を採用しているが、樹脂モールドされない構成であってもよい。たとえば、上記図1に示される半導体装置100において上記樹脂30を省略した構成を採用してもよい。
要するに、本発明は、第1の電子素子と第1の電子素子よりも大電流が流れ且つ大きい発熱を行う第2の電子素子とを備える半導体装置において、第1の電子素子、第2の電子素子を分離されたそれぞれの配線基板上に実装し、さらに各配線基板を離間させてヒートシンク上に搭載した構成を採用することを要部とするものであり、その他の部分については、適宜設計変更が可能である。
本発明の実施形態に係る半導体装置の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A断面図である。 図1に示される半導体装置における熱抵抗モデルを示す図である。 上記実施形態におけるヒートシンクの種々の変形例を示す概略断面図である。 上記実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。 パワーウィンドウの駆動モータを駆動するための半導体装置の一般的な回路構成を示す回路ブロック図である。 図5中のモータの作動状態における各パワーMOS素子のゲート入力のON・OFF状態を示す図である。 上記実施形態の半導体装置において、構成を変形した例を示す概略図であり、(a)は平面図、(b)は(a)中のB−B断面図であり、(c)は本実施形態の半導体装置装置の製造方法におけるモールド樹脂の封止工程を説明するための図である。 上記実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。 従来の実装構造の概略構成を示す図であり、(a)は平面図、(b)は(a)中のC−C断面図である。 接着剤の厚みと熱抵抗との関係を示すグラフである。 本実施形態の実装構造の概略構成を示す図であり、(a)は平面図、(b)は(a)中のD−D断面図である。
符号の説明
10 制御素子
20、21、22、23、24 パワーMOS素子(リレー素子)、
30 ヒートシンク
30c ヒートシンクの搭載面
30d ヒートシンクの凹部
31 ヒートシンクの突起部
41 第1の配線基板
42 第2の配線基板
53、54 検査端子
70 樹脂
232 吊りリード

Claims (14)

  1. 第1の電子素子(10)と前記第1の電子素子(10)よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子(20)とを備える半導体装置において、
    ヒートシンク(30)と、
    前記ヒートシンク(30)の一面上に搭載され、それぞれ分離された第1の配線基板(41)、第2の配線基板(42)とを備え、
    前記第1の電子素子(10)及び前記第2の電子素子(20)はSiから構成されているとともに、前記第1の配線基板(41)および前記第2の配線基板(42)は、セラミックからなるセラミック基板であり、
    前記第1の電子素子(10)、前記第2の電子素子(20)、前記第1の配線基板(41)、前記第2の配線基板(42)および前記ヒートシンク(30)は、樹脂(70)によってモールドされているものであって、
    前記第1の電子素子(10)は、前記第1の配線基板(41)の上に実装され、前記第2の電子素子(20)は、前記第2の配線基板(42)の上に実装されており、
    前記ヒートシンクは、Feからなり、前記第2の電子素子(20)からの一時的な発熱を蓄熱して前記第1の電子素子(10)への熱伝導を抑制するものであることを特徴とする半導体装置。
  2. 前記ヒートシンク(30)は、前記第1の配線基板(41)と前記第2の配線基板(42)との間に位置する部位が、切り欠き部(32)となっているものであることを特徴とする請求項1に記載の半導体装置。
  3. 前記ヒートシンク(30)の他面は、前記樹脂(70)から露出していることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記ヒートシンク(30)における前記一面と前記他面との間の側面に、突起部(31)が形成されており、前記突起部(31)が前記樹脂(70)に食い込んでいることを特徴とする請求項3に記載の半導体装置。
  5. 前記第2の電子素子は、パワー素子(20)であり、
    前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記第2の電子素子は、パワー素子(20)であり、
    前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であり、
    前記樹脂(70)のガラス転移温度が、前記パワー素子(20)の動作可能な最高温度よりも高いことを特徴とする請求項3または4に記載の半導体装置。
  7. 複数の前記第2の電子素子(20)を備え、該複数の前記第2の電子素子(20)には半導体化されたリレー素子が含まれていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。
  8. 前記第2の電子素子(20)と前記第2の配線基板(42)とを接合する接合部材の厚みを100μm以下にしたことを特徴とする請求項7に記載の半導体装置。
  9. 前記第1の電子素子(10)、前記第2の電子素子(20)、前記第1の配線基板(41)、前記第2の配線基板(42)および前記ヒートシンク(30)は樹脂(70)によってモールドされ、前記ヒートシンク(30)の他面は前記樹脂(70)から露出しており、前記ヒートシンク(30)の周囲に設けられた信号端子(51、52)と、前記ヒートシンク(30)と接合された前記信号端子(51、52)の吊りリード(232)とを備え、前記樹脂(70)の端部のうち前記吊りリード(232)の周囲に位置する部位では、前記吊りリード(232)の直上に位置する部分が、前記吊りリード(232)の直下に位置する部分よりも引っ込んでいることを特徴とする請求項7に記載の半導体装置。
  10. 前記ヒートシンク(30)の周囲に設けられた信号端子(51、52)と検査端子(53、54)とを備え、前記信号端子(51、52)は前記ヒートシンク(30)の前記搭載面(30c)と平行な方向に延びるように配置されているとともに、前記検査端子(53、54)は前記信号端子(51、52)の延在方向に対して直交する方向に延びるように配置されていることを特徴とする請求項7に記載の半導体装置。
  11. 前記樹脂(70)のうち前記検査端子(53、54)が配置され部位には凹部(30d)が形成されており、前記検査端子(53、54)は奥まって配置されていることを特徴とする請求項10に記載の半導体装置。
  12. 前記樹脂(70)のうち互いに対向する端部の一方に前記第1の信号端子(51)が配置され、当該端部の他方に前記第2の信号端子(52)が配置され、前記第1および第2の信号端子(51、52)の突出方向が1方向にそろっていることを特徴とする請求項10または11に記載の半導体装置。
  13. 前記樹脂(70)のうち互いに対向する端部の一方に前記第1の検査端子(53)が配置され、当該端部の他方に前記第2の検査端子(54)が配置され、前記第1および第2の検査端子(53、54)の突出方向が1方向にそろっていることを特徴とする請求項10ないし12のいずれか1つに記載の半導体装置。
  14. 請求項7に記載の半導体装置は、前記第1の電子素子(10)及び前記第2の電子素子(20)により駆動される駆動体及びコネクター(301)と電気的に接続されるとともに、前記コネクターと前記第1の電子素子(10)及び前記第2の電子素子(20)との間に接続され外部からのノイズを除去するコンデンサ(420)は、前記樹脂(70)の表面に直接搭載されることを特徴とする。
JP2004200448A 2004-04-14 2004-07-07 半導体装置 Expired - Fee Related JP4333505B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004200448A JP4333505B2 (ja) 2004-04-14 2004-07-07 半導体装置
DE102005016830A DE102005016830A1 (de) 2004-04-14 2005-04-12 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US11/105,548 US7843700B2 (en) 2004-04-14 2005-04-14 Semiconductor device
US12/923,968 US8179688B2 (en) 2004-04-14 2010-10-19 Semiconductor device
US13/359,776 US20120120610A1 (en) 2004-04-14 2012-01-27 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004118889 2004-04-14
JP2004200448A JP4333505B2 (ja) 2004-04-14 2004-07-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009113480A Division JP5257229B2 (ja) 2004-04-14 2009-05-08 半導体装置およびヒートシンク

Publications (2)

Publication Number Publication Date
JP2005328015A JP2005328015A (ja) 2005-11-24
JP4333505B2 true JP4333505B2 (ja) 2009-09-16

Family

ID=35474088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200448A Expired - Fee Related JP4333505B2 (ja) 2004-04-14 2004-07-07 半導体装置

Country Status (1)

Country Link
JP (1) JP4333505B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5257229B2 (ja) * 2004-04-14 2013-08-07 株式会社デンソー 半導体装置およびヒートシンク
JP2007184424A (ja) * 2006-01-06 2007-07-19 Nec Electronics Corp 半導体装置
JP4609504B2 (ja) * 2008-03-04 2011-01-12 株式会社豊田自動織機 電子機器
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP6057498B2 (ja) * 2011-03-09 2017-01-11 株式会社三社電機製作所 半導体装置
CN102354688A (zh) * 2011-10-11 2012-02-15 深圳市威怡电气有限公司 一种功率模块
DE112017007890B4 (de) * 2017-09-28 2023-05-11 Mitsubishi Electric Corporation Halbleitervorrichtung, Hochfrequenz-Leistungsverstärker und Verfahren zum Herstellen einer Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2005328015A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
US20070075419A1 (en) Semiconductor device having metallic lead and electronic device having lead frame
US7439452B2 (en) Multi-chip module packaging with thermal expansion coefficiencies
JP2008118067A (ja) パワーモジュール及びモータ一体型コントロール装置
JP5257229B2 (ja) 半導体装置およびヒートシンク
JP2008141140A (ja) 半導体装置
JP4333505B2 (ja) 半導体装置
JP4552810B2 (ja) 半導体装置
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP5065864B2 (ja) 電力制御モジュール
JP2002222903A (ja) 半導体パッケージ及び半導体装置
JP4305356B2 (ja) 半導体装置
JP2009141150A (ja) 半導体装置
JP2005332918A (ja) 電子装置
JP2007184475A (ja) 半導体装置
WO2022138068A1 (ja) 半導体パッケージおよびこれを用いた電子装置
JP2007288044A (ja) 半導体装置
JP4400575B2 (ja) 電子装置の製造方法
JP2004048084A (ja) 半導体パワーモジュール
JP4443503B2 (ja) 半導体装置及びその製造方法
JP4534613B2 (ja) 電子装置
JP7469969B2 (ja) パワーモジュール
JP6887476B2 (ja) 半導体パワーモジュール
JP2007158288A (ja) 負荷駆動用電子装置
JP4225246B2 (ja) 電子装置の製造方法
JP5256128B2 (ja) 電子回路封入装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4333505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees