JP2006216641A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2006216641A JP2006216641A JP2005026025A JP2005026025A JP2006216641A JP 2006216641 A JP2006216641 A JP 2006216641A JP 2005026025 A JP2005026025 A JP 2005026025A JP 2005026025 A JP2005026025 A JP 2005026025A JP 2006216641 A JP2006216641 A JP 2006216641A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor module
- metal electrode
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】一対の金属電極による両面放熱構造をなし,両金属電極間の隙間が狭く,封止樹脂の充填量が少ない半導体モジュールを提供すること。
【解決手段】半導体モジュール100は,エミッタ電極1と,コレクタ電極2と,両電極に挟み込まれた半導体素子10とを有している。また,半導体モジュール100には,凹カットによって形成された切欠き11からなる収容スペース12が設けられている。さらに,この収容スペース12内にボンディングワイヤ4を配置している。これにより,エミッタ電極1とボンディングワイヤ4との接触を回避しつつ,エミッタ電極1とコレクタ電極2との隙間を狭くすることができる。
【選択図】 図3
【解決手段】半導体モジュール100は,エミッタ電極1と,コレクタ電極2と,両電極に挟み込まれた半導体素子10とを有している。また,半導体モジュール100には,凹カットによって形成された切欠き11からなる収容スペース12が設けられている。さらに,この収容スペース12内にボンディングワイヤ4を配置している。これにより,エミッタ電極1とボンディングワイヤ4との接触を回避しつつ,エミッタ電極1とコレクタ電極2との隙間を狭くすることができる。
【選択図】 図3
Description
本発明は,電力制御に供する半導体モジュールに関する。さらに詳細には,一対の金属電極によって半導体素子を挟み込むことにより両面放熱構造をなす半導体モジュールに関するものである。
従来から,高耐圧・大電流用のパワーICには,使用時の発熱が大きいことから,素子からの放熱性を向上させるための構成が必要になる。この問題を解決する一例として,例えば特許文献1に,素子の両面に放熱板を兼ねた板状電極を有する半導体装置が提案されている。この構成によれば,両面からの放熱を図ることができるため,半導体装置の放熱性が向上するとしている。
図7は,特許文献1で提案されたような両面放熱構造を有するパワーモジュールの一例を示している。半導体モジュール900は,半導体素子90を内蔵し,半導体素子90がエミッタ電極91およびコレクタ電極92の間に挟まれた構造を有している。また,エミッタ電極91およびコレクタ電極92は,それぞれ平板状の銅電極となっており,放熱板を兼ねている。また,半導体素子90は,ボンディングワイヤ94によってリード線95と接続されている。
また,半導体素子90の直上にエミッタ電極91を配置するとエミッタ電極91とボンディングワイヤ94とが接触してしまう。この問題を回避するため,従来の半導体モジュール900では,半導体素子90とエミッタ電極91との間にブロック電極93を設けている。そして,エミッタ電極91とコレクタ電極92との隙間は,トランスファモールド法により封止樹脂96にて充填されている。
トランスファモールド法では,上下に分かれた成形型内に,コレクタ電極91およびエミッタ電極92が半田付けされた状態の半導体素子90を入れ,型を締めてから大きな圧力をかける。その後,熱で軟化した熱硬化性樹脂96(例えば,エポキシ樹脂)を流し込むことにより半導体モジュール900が形成される。
特開2003−110064号公報
しかしながら,前記した従来の半導体モジュール900には,次のような問題があった。すなわち,ボンディングワイヤ94の高さにはばらつきがある。そのため,ボンディングワイヤ94がエミッタ電極91に触れないようにするためには,そのばらつきを考慮してエミッタ電極91とコレクタ電極92との隙間を設計する必要がある。従って,封止樹脂の充填量が多くなり,コストアップを招く。
さらに,封止樹脂として利用されるエポキシ樹脂では,熱硬化の際に硬化収縮を生じる。この硬化収縮は,体積が大きいほど収縮量が大きい。このことから,エミッタ電極91とコレクタ電極92との隙間が大きいと板状電極と封止樹脂との界面に剥離が生じ,耐圧が低下するおそれがある。また,素子にかかる圧縮応力が過大となる。
また,ブロック電極93の板厚は,エミッタ電極91とコレクタ電極92との隙間が大きいほど大きい。しかしながら,ブロック電極93の板厚が大きいほど,半導体素子90からの熱がブロック電極95を通過する際,ブロック電極93内に熱が籠もってしまい,結果として熱抵抗として作用してしまう。すなわち,ブロック電極93の板厚が大きいほど,放熱を阻害してしまう。
本発明は,前記した従来のパワーモジュールが有する問題点を解決するためになされたものである。すなわちその課題とするところは,一対の金属電極による両面放熱構造をなし,両金属電極間の隙間が狭く,封止樹脂の充填量が少ない半導体モジュールを提供することにある。
この課題の解決を目的としてなされた半導体モジュールは,半導体素子と,半導体素子の一方の面側に位置する第1金属電極と,半導体素子群の他方の面側に位置し,半導体素子を挟んで第1金属電極と対向する第2金属電極とを備えた半導体モジュールであって,半導体素子と接合し,第1金属電極に向けて湾曲するワイヤを有し,第1金属電極内には,ワイヤの頂上部を収容する収容スペース部が設けられていることを特徴とするものである。
すなわち,本発明の半導体モジュールは,第1金属電極および第2金属電極によって半導体素子を挟み込む両面放熱構造をなしている。つまり,放熱板の機能を兼ねた一対の板状金属電極によって半導体素子を挟み,半導体素子の上面および下面の2方向から放熱を図るものである。
さらに,本発明の半導体モジュールは,一方の端部が半導体素子と接合し,他方の端部がリードと接合するワイヤを備えている。ワイヤは,例えばワイヤボンディング法によって取り付けられたものであり,第1金属電極側に湾曲した状態で設置されている。さらに,第1金属電極には,ワイヤの頂上部を収容する収容スペースが設けられている。この収納スペースは,第1金属電極の側面の凹みからなる領域であり,例えば第1金属電極の側面を凹カットすることによって形成される。この収容スペースをワイヤ上に設けることにより,第1金属電極と第2金属電極との隙間を狭くしても,ワイヤと第1金属電極との接触が回避される。そのため,本発明の半導体モジュールでは,第1金属電極と第2金属電極との隙間を狭くすることができる。よって,封止樹脂の低減が図られる。
なお,第1金属電極の収容スペースとしては,例えば第1金属電極を厚さ方向に貫通する切欠きからなる領域が該当する。すなわち,第1金属電極の一部に貫通スペースを設けることによって,ワイヤと第1金属電極と接触を確実に回避する。さらに,貫通スペースであるため,ワイヤの高さにばらつきがあってもワイヤの頂上部と第1金属電極とは接触しない。よって,高精度なワイヤの取付けは要求されず,作製が容易である。
また,第1金属電極の収容スペースとしては,例えば第1金属電極の半導体素子側の面に開口部を有する窪みからなる領域が該当する。すなわち,第1金属電極の一部に非貫通スペースを設けることによって,ワイヤと第1金属電極と接触を回避する。さらに,非貫通スペースであるため,第1金属電極内の幅方向に熱を拡散することができ,高放熱性が確保される。
また,第1金属電極は,接着部材を介して半導体素子と接合していることとするとよりよい。つまり,第1金属電極は,半導体素子の直上に設けられていることとするとよりよい。接着部材としては,半田等の導電性の接着剤が該当する。本発明の半導体モジュールでは,ワイヤと第1金属電極との接触を回避し,第1金属電極と第2金属電極との隙間を狭くすることができることから,従来の形態のようにブロック電極を設ける必要はない。よって,ブロック電極を省くことができ,半導体素子の直上に金属電極を設けることができる。このように配置することで,熱抵抗の低減を図ることができ,熱拡散がスムーズになる。従って,放熱性が向上する。
本発明によれば,第1金属電極と第2金属電極との隙間を狭くすることができる。そのため,封止樹脂の充填量が少ない。また,封止樹脂の充填量が少ないことから,封止樹脂の硬化収縮量が少ない。よって,界面の剥離の問題が解消される。また,両面放熱構造であるため,高放熱性を有している。従って,一対の金属電極による両面放熱構造をなし,両金属電極間の隙間が狭く,封止樹脂の充填量が少ない半導体モジュールが実現されている。
以下,本発明を具体化した実施の形態について,添付図面を参照しつつ詳細に説明する。なお,以下の形態では,両面放熱構造のパワーモジュール(半導体モジュール)として本発明を適用する。また,図1には本形態の半導体モジュール100の平面図,図2には平面透視図,図3には断面図をそれぞれ示す。なお,図3中,各電極内の矢印は,熱の流れを意味している(図4,図7も同様)。
本形態の半導体モジュール100は,図1ないし図3に示すように半導体素子10と,エミッタ電極1と,コレクタ電極2とを有している。半導体素子10は,IGBTやサイリスタ等のパワー半導体素子から構成されている。また,半導体素子10は,エミッタ電極1とコレクタ電極2の間に挟まれており,半導体素子10と各電極との間はそれぞれ半田あるいは導電性の接着剤により接合されている。
エミッタ電極1およびコレクタ電極2は,それぞれ熱伝導性および電気伝導性に優れた金属(例えば,Cu,Cu系合金,Al,Al系合金)で構成されている。さらにこれらの電極は,矩形状の板材(本形態では,図1中,縦22mm×横39mm×厚さ1.5mm)であり,放熱板としての機能を兼ねている。すなわち,半導体モジュール100では,金属によって各半導体素子を挟み込むことにより,各半導体素子から発生した熱が上面と下面との両面から放熱される。そのため,本形態の半導体モジュール100は,高放熱性を備える。
また,エミッタ電極1には,図1に示すように,縁辺を凹カットすることによって形成された切欠き11が設けられている。この切欠き11を設けることにより,エミッタ電極1の側面に開口部を有し,エミッタ電極1を厚さ方向に貫通する収容スペース12が設けられる。なお,本形態でのカット幅(図1中のZ)は,4mmとする。
また,半導体モジュール100は,ボンディングワイヤ4を介して半導体素子10と接続するリード線5を有している。具体的に,ボンディングワイヤ4は,図3に示したように一方の端部が半導体素子10と他方の端部がリード線5とそれぞれ接合されている。すなわち,ボンディングワイヤ4は,半導体10とリード線5とを結線している。また,ボンディングワイヤ4は,エミッタ電極1側に湾曲するように設けられている。
さらに,ボンディングワイヤ4は,エミッタ電極1に設けられた収容スペース12内にその頂上部が収容されるように配置される。そのため,ボンディングワイヤ4とエミッタ電極1とは非接触である。また,ボンディングワイヤ4の高さ(図3中のX:コレクタ電極2の上面からワイヤ4の頂上部までの距離)寸法は,ワイヤ4の頂上部がエミッタ電極の上面からはみ出さない程度である。具体的に本形態では,1.0mm〜1.5mm程度であり,およそ±0.5mmの範囲内でばらつきがある。
本形態の半導体モジュール100では,ボンディングワイヤ4を収容スペース12内に配置することにより,ボンディングワイヤ4とエミッタ電極1との接触を回避することができる。そのため,従来の半導体モジュールのようにエミッタ電極1とコレクタ電極2との隙間を広くするためのブロック電極を設けていない。従って,両電極の隙間(図3中のY)は極めて狭い。具体的に本形態での隙間は,2.3mm程度であり,この寸法は半導体素子10の厚さに半田等の接着材の厚さを加えた厚さと同等である。また,ボンディングワイヤ4の取付け精度によっては,ボンディングワイヤ4の高さに±0.5mm程度のばらつきが生じる。しかし,収容スペース12がエミッタ電極1を貫通する領域であるため,ボンディングワイヤ4とエミッタ電極1とは接触しない。そのため,ボンディングワイヤ4の高さのばらつきは,エミッタ電極1とコレクタ電極2との隙間の大きさに影響しない。また,ボンディングワイヤ4とエミッタ電極1とが接触しないことから,ボンディングワイヤ4の高精度の取付けは要求されない。
さらに,ブロック電極が設けられていないことから,エミッタ電極1が半導体素子10の直上に位置している。そのため,半導体モジュール100は,熱拡散がスムーズであり,高放熱性を備える。
また,エミッタ電極1とコレクタ電極2との間の隙間,半導体素子10の周囲部分,ならびに収容スペース12内には,樹脂(例えば,エポキシ樹脂)6が充填されている。すなわち,半導体素子10は,樹脂6でモールドされている。なお,本形態の半導体モジュール100は,エミッタ電極1とコレクタ電極2との隙間が狭い。そのため,封止樹脂6の充填量が従来の半導体モジュール(図7参照)と比較して少ない。よって,封止樹脂6の硬化収縮量が低減され,エミッタ電極1ないしコレクタ電極2と封止樹脂6との界面の剥離が抑制される。また,半導体素子10への応力の低減が図られる。
[応用例]
応用例の半導体モジュール101では,図4に示すように,エミッタ電極1の裏面(半導体素子10側の面)に有低穴状の窪み13が設けられている。すなわち,エミッタ電極1の側面および裏面に開口部を有する窪み13によってなる収容スペース14が設けられる。この点,エミッタ電極1を貫通する切欠き11によってなる収容スペース12が設けられている半導体モジュール100(図3参照)と異なる。
応用例の半導体モジュール101では,図4に示すように,エミッタ電極1の裏面(半導体素子10側の面)に有低穴状の窪み13が設けられている。すなわち,エミッタ電極1の側面および裏面に開口部を有する窪み13によってなる収容スペース14が設けられる。この点,エミッタ電極1を貫通する切欠き11によってなる収容スペース12が設けられている半導体モジュール100(図3参照)と異なる。
応用例にかかる半導体モジュール101では,窪み13が設けられた面が半導体素子10側となるようにエミッタ電極1が配置されている。さらに,ボンディングワイヤ4は,その頂上部がエミッタ電極1に設けられた収容スペース14内に位置するように配置されている。さらに,窪み13の深さは,ワイヤ4の頂上部を収容可能なサイズとなっている。従って,本応用例の半導体モジュール101においても,ボンディングワイヤ4を収容スペース14内に配置することにより,ボンディングワイヤ4とエミッタ電極1との接触を回避することができる。このことから,両電極の隙間は半導体モジュール100と同様に狭い。
また,本応用例の収容スペース14は,エミッタ電極1を厚さ方向に貫通していない。つまり,ボンディングワイヤを収容することが可能な最小サイズのスペースとなっている。そのため,エミッタ電極1の体積が実施例の半導体モジュール100と比較して大きく,図4に示したように収容スペース14上の領域についても熱を伝達することができる。よって,半導体モジュール101は,半導体モジュール100と比較してより高放熱である。
[シミュレーション]
続いて,本形態の半導体装置100のシミュレーション結果について説明する。本シミュレーションでは,熱抵抗と金属電極のカット幅(図5中の矢印:金属電極の縁辺からの切れ込みの深さ)との関係について調べた。さらに,本シミュレーションでは,金属電極のカット形状として,全幅カット(図5(a))の場合と,凹カット(図5(b))の場合との2パターンについてシミュレーションを実施した。
続いて,本形態の半導体装置100のシミュレーション結果について説明する。本シミュレーションでは,熱抵抗と金属電極のカット幅(図5中の矢印:金属電極の縁辺からの切れ込みの深さ)との関係について調べた。さらに,本シミュレーションでは,金属電極のカット形状として,全幅カット(図5(a))の場合と,凹カット(図5(b))の場合との2パターンについてシミュレーションを実施した。
なお,本シミュレーションにおいては,エミッタ電極(Cu)をカットの対象とし,コレクタ電極(Cu)を熱抵抗の測定対象とする。さらに,両電極ともに,絶縁フィルムを挟んで放熱器と対向している。
本シミュレーションの結果を図6に示す。図6中,横軸はエミッタ電極のカット幅を,縦軸はコレクタ電極のターミナル部の熱抵抗をそれぞれ示している。また,図6中,破線は全幅カットでのシミュレーション結果を,実線は凹カットでのシミュレーション結果をそれぞれ示している。図6に示したように,全幅カットであっても凹カットであってもカット幅が大きくなるほど熱抵抗が大きくなる。
また,全幅カットは凹カットと比較して熱抵抗が大きい。このことから,ボンディングワイヤとの接触を回避するために,単純にエミッタ電極のサイズを小さくしただけでは熱抵抗が高くなってしまうことがわかる。従って,金属電極のカット幅は最小限とし,カット形状は凹カットであることが放熱の点で望ましいといえる。
以上詳細に説明したように本形態の半導体モジュール100では,エミッタ電極1内に収容スペース12を設けることとしている。さらに,この収容スペース12内にボンディングワイヤ4を配置することとしている。これにより,エミッタ電極1とボンディングワイヤ4との接触が回避される。さらに,両者の接触が回避可能であることから,エミッタ電極1とコレクタ電極2との隙間を狭くすることができる。そして,両電極の隙間が狭くなることによって,両電極の隙間を充填する封止樹脂6の充填量を低減することができる。さらに,封止樹脂6の充填量が少なくなることによって,封止樹脂6の硬化収縮量を軽減することができる。そのため,結果として電極1,2と封止樹脂6との界面剥離の問題が解消される。また,封止樹脂6の充填量が少ないため,半導体素子10にかかる応力も小さい。また,両電極の隙間が狭いことから,半導体素子1の直上にエミッタ電極1を設けることができる。そのため,熱抵抗を抑制し,高放熱化を図ることができる。従って,一対の金属電極による両面放熱構造をなし,両金属電極間の隙間が狭く,封止樹脂の充填量が少ない半導体モジュールが実現している。
また,エミッタ電極1側の収容スペース12は,エミッタ電極1の縁辺を凹カットすることによってなる領域である。そのため,エミッタ電極1は全幅カットする場合と比較して高放熱性が確保される。
なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,カットの対象となる金属電極はエミッタ電極1に限るものではない。すなわち,ボンディングワイヤ4がコレクタ電極2側に湾曲している場合にはコレクタ電極2をカットする。
また,本実施の形態の半導体モジュール100には1つの半導体素子しか含まれていないが,複数個の半導体素子が含まれていてもよい。さらには,本形態のパワーモジュールを複数個組み合わせて1つのパワーモジュールとしてもよい。例えば,上アームと下アームとが一体となったパワーモジュールであって,各アームを構成するパワーモジュールに本発明を適用してもよい。
1 エミッタ電極(第1金属電極)
2 コレクタ電極(第2金属電極)
4 ボンディングワイヤ(ワイヤ)
5 リード線
6 樹脂(樹脂)
10 半導体素子(半導体素子)
11 切欠き
12 収容スペース(収容スペース)
13 窪み
14 収容スペース(収容スペース)
100 半導体モジュール(半導体モジュール)
2 コレクタ電極(第2金属電極)
4 ボンディングワイヤ(ワイヤ)
5 リード線
6 樹脂(樹脂)
10 半導体素子(半導体素子)
11 切欠き
12 収容スペース(収容スペース)
13 窪み
14 収容スペース(収容スペース)
100 半導体モジュール(半導体モジュール)
Claims (5)
- 半導体素子と,前記半導体素子の一方の面側に位置する第1金属電極と,前記半導体素子群の他方の面側に位置し,前記半導体素子を挟んで前記第1金属電極と対向する第2金属電極とを備えた半導体モジュールにおいて,
前記半導体素子と接合し,前記第1金属電極に向けて湾曲するワイヤを有し,
前記第1金属電極内には,ワイヤの頂上部を収容する収容スペース部が設けられていることを特徴とする半導体モジュール。 - 請求項1に記載する半導体モジュールにおいて,
前記収容スペース部は,前記第1金属電極を厚さ方向に貫通する切欠きによってなる領域であることを特徴とする半導体モジュール。 - 請求項1に記載する半導体モジュールにおいて,
前記収容スペース部は,前記第1金属電極の前記半導体素子側の面に開口部を有する窪みによってなる領域であることを特徴とする半導体モジュール。 - 請求項1から請求項3のいずれか1つに記載する半導体モジュールにおいて,
前記第1金属電極は,接着部材を介して前記半導体素子と接合していることを特徴とする半導体モジュール。 - 請求項1から請求項4のいずれか1つに記載する半導体モジュールにおいて,
前記第1金属電極と前記第2金属電極との隙間が樹脂で充填されていることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026025A JP2006216641A (ja) | 2005-02-02 | 2005-02-02 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026025A JP2006216641A (ja) | 2005-02-02 | 2005-02-02 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216641A true JP2006216641A (ja) | 2006-08-17 |
Family
ID=36979618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005026025A Withdrawn JP2006216641A (ja) | 2005-02-02 | 2005-02-02 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006216641A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224560A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2011249364A (ja) * | 2010-05-21 | 2011-12-08 | Denso Corp | 半導体モジュールおよびその製造方法 |
WO2012043149A1 (ja) * | 2010-09-30 | 2012-04-05 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュール及びその製造方法 |
JP2017054877A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社村田製作所 | 半導体モジュール |
US11329080B2 (en) | 2014-06-11 | 2022-05-10 | Sony Corporation | Solid state imaging element and electronic device |
JP7118205B1 (ja) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | 半導体装置及びそれを用いた半導体モジュール |
JP7118204B1 (ja) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | 半導体装置 |
-
2005
- 2005-02-02 JP JP2005026025A patent/JP2006216641A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224560A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2011249364A (ja) * | 2010-05-21 | 2011-12-08 | Denso Corp | 半導体モジュールおよびその製造方法 |
WO2012043149A1 (ja) * | 2010-09-30 | 2012-04-05 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュール及びその製造方法 |
JP2012074648A (ja) * | 2010-09-30 | 2012-04-12 | Hitachi Automotive Systems Ltd | パワー半導体モジュール及びその製造方法 |
CN103081104A (zh) * | 2010-09-30 | 2013-05-01 | 日立汽车***株式会社 | 功率半导体模块及其制造方法 |
US8847374B2 (en) | 2010-09-30 | 2014-09-30 | Hitachi Automotive Systems, Ltd. | Power semiconductor module and manufacturing method thereof |
US11329080B2 (en) | 2014-06-11 | 2022-05-10 | Sony Corporation | Solid state imaging element and electronic device |
JP2017054877A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社村田製作所 | 半導体モジュール |
JP7118205B1 (ja) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | 半導体装置及びそれを用いた半導体モジュール |
JP7118204B1 (ja) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | 半導体装置 |
JP2022162192A (ja) * | 2021-04-12 | 2022-10-24 | 三菱電機株式会社 | 半導体装置及びそれを用いた半導体モジュール |
JP2022162190A (ja) * | 2021-04-12 | 2022-10-24 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455488B2 (ja) | 半導体装置 | |
JP3740117B2 (ja) | 電力用半導体装置 | |
US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
US8129225B2 (en) | Method of manufacturing an integrated circuit module | |
JP2001156219A (ja) | 半導体装置 | |
WO2018146933A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006216641A (ja) | 半導体モジュール | |
CN111052353A (zh) | 半导体装置 | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP2020038914A (ja) | 半導体装置 | |
JP7237647B2 (ja) | 回路基板および電子装置 | |
US10541219B2 (en) | Semiconductor module, base plate of semiconductor module, and method of manufacturing semiconductor device | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP2007165426A (ja) | 半導体装置 | |
CN111406316B (zh) | 电子部件 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
WO2019163941A1 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2005116963A (ja) | 半導体装置 | |
JP2007299817A (ja) | 半導体装置 | |
JP2022162192A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP4443503B2 (ja) | 半導体装置及びその製造方法 | |
JP2006319084A (ja) | 半導体装置 | |
CN113056813A (zh) | 半导体装置 | |
US10784176B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
CN218414552U (zh) | 芯片散热结构及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |