JP2009194327A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2009194327A
JP2009194327A JP2008036320A JP2008036320A JP2009194327A JP 2009194327 A JP2009194327 A JP 2009194327A JP 2008036320 A JP2008036320 A JP 2008036320A JP 2008036320 A JP2008036320 A JP 2008036320A JP 2009194327 A JP2009194327 A JP 2009194327A
Authority
JP
Japan
Prior art keywords
insulating layer
resin
heat sink
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008036320A
Other languages
English (en)
Other versions
JP5071719B2 (ja
Inventor
Shingo Sudo
進吾 須藤
Tatsuo Ota
達雄 太田
Hiroshi Yoshida
博 吉田
Nobutake Taniguchi
信剛 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008036320A priority Critical patent/JP5071719B2/ja
Publication of JP2009194327A publication Critical patent/JP2009194327A/ja
Application granted granted Critical
Publication of JP5071719B2 publication Critical patent/JP5071719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】回路部が搭載される放熱板が、封止樹脂から脱落するのを確実に防止する電力用半導体装置を提供する。
【解決手段】電力用半導体装置５０では、所定の厚さの放熱板６の一方の主表面上に、ＩＧＢＴ４およびＦＷＤｉ５を含む回路が形成されている。放熱板６上に形成された回路は、放熱板６の他方の主表面を露出する態様で成型された樹脂筐体１によって封止されている。放熱板６の外周部に沿って樹脂枠１３が形成されている。樹脂枠１３には、絶縁層１２に接触している部分よりも高いに位置において、絶縁層に接触している部分の断面方向の幅よりも幅の広い部分が形成されている。
【選択図】図３

Description

本発明は電力用半導体装置に関し、特に、熱可塑性樹脂によって封止される電力用半導体装置に関するものである。
樹脂封止型の電力用半導体装置では、外部端子が取り付けられた樹脂製のケースが適用される従来の電力用半導体装置とは異なり、ケースを接続する工程やゲルによる封止工程を省くことができる。また、耐振動性を向上させることができる。さらに、モールドの方法として、熱可塑性樹脂を適用したインジェクションモールドを採用した場合には、熱硬化性樹脂を適用したトランスファモールドを採用した場合に比べて、成型時間を半分以下に短縮することができる。そして、金型に接触すると樹脂が硬化する特性から、端子の導出部へ樹脂が流れ込みにくく、そのため、樹脂バリの発生が抑制されて端子の取り出しの自由度が高められる。
インジェクションモールド方式に適用され、電力用半導体装置に使用可能な耐熱性を有する樹脂としては、ＰＰＳ（Poly Phenylene Sulfide：ポリフェニレンサルファイド）やＰＢＴ（Poly Buthylene Terephthalete：ポリブチレンテレフタレート）がある。ところが、これらの樹脂は、他の樹脂や金属などの部品との密着性に劣るため、電力用半導体装置が特に温度サイクルの厳しい環境において使用される場合には、回路部を搭載した放熱板が封止樹脂から脱落するのを防止する必要があった。たとえば、特許文献１には、回路部を搭載した放熱板に傾斜部を設けて、放熱板が封止樹脂から脱落するのを防止する構造が提案されている。
特開２００３−３１８３３４号公報
しかしながら、上述した電力用半導体装置では、次のような問題点があった。電力用半導体装置の回路部が搭載される放熱板は、製造コストや製造の安定性の点から金属板をプレスによって打ち抜くことによって所定の形状に加工される。その放熱板が封止樹脂から離脱するのをより確実に防止するには、放熱板に追加の加工を施す必要があった。また、回路基板のサイズに対して放熱面積が減少して、放熱特性が悪化することがあった。
本発明は、上記問題点を解決するためになされたものであり、その目的は、回路部が搭載される放熱板が、封止樹脂から脱落するのを確実に防止する電力用半導体装置を提供することである。
本発明に係る電力用半導体装置は、放熱板と絶縁層と回路部と樹脂枠と樹脂筐体とを有している。放熱板は所定の厚さを有し、互いに対向する第１主表面および第２主表面を有している。絶縁層は放熱板の第１主表面上に形成されている。所定の半導体素子を含む回路部は絶縁層上に形成されている。樹脂枠は、絶縁層上において、回路部を取り囲むように形成されている。樹脂筐体は、放熱板の第２主表面を露出する態様で、放熱板、絶縁層、回路部および樹脂枠を封止する。そして、樹脂枠は、断面方向に所定の幅を有して絶縁層に接触する接触部と、接触部よりも高い部分に位置し、断面方向に所定の幅よりも広い幅を有する幅広部とを備えている。
本発明に係る他の電力用半導体装置は、放熱板と絶縁層と回路部と樹脂枠と樹脂筐体とを備えている。放熱板は所定の厚さを有し、互いに対向する第１主表面および第２主表面を有している。絶縁層は放熱板の第１主表面上に形成されている。所定の半導体素子を含む回路部は絶縁層上に形成されている。樹脂枠は回路部を取り囲む態様で、絶縁層の表面と放熱板の厚さ方向の端面とが交差する外周角部を覆うように形成されている。樹脂筐体は、放熱板の第２主表面を露出する態様で、放熱板、絶縁層、回路部および樹脂枠を封止する。
本発明に係るさらに他の電力用半導体装置は、放熱板と絶縁層と回路部と樹脂枠と接着層と樹脂筐体とを備えている。放熱板は所定の厚さを有し、互いに対向する第１主表面および第２主表面を有している。絶縁層は放熱板の第１主表面上に形成されている。所定の半導体素子を含む回路部は絶縁層上に形成されている。樹脂枠は熱可塑性であり、絶縁層上において回路部を取り囲むように形成されている。接着層は熱硬化性であり、樹脂枠を絶縁層に固着する。樹脂筐体は熱可塑性であり、放熱板の第２主表面を露出する態様で、放熱板、絶縁層、回路部、接着層および樹脂枠を封止している。
本発明に係る半導体装置によれば、幅広部と絶縁層（接触部）とによって挟まれた領域に樹脂筐体をなす樹脂部分が押し付けられて、放熱板から筐体樹脂が離れようとする力が受け止められることになる。その結果、熱膨張に伴って、放熱板が樹脂筐体から脱落するのを阻止することができる。
本発明に係る他の半導体装置によれば、樹脂枠が外周角部に形成されていることで、樹脂筐体の樹脂が樹脂枠に引っ掛かって、放熱板から樹脂筐体が脱落するのを阻止することができる。
本発明のさらに他の半導体装置によれば、樹脂枠と樹脂筐体とが熱可塑性であることで、樹脂筐体を成型する際の熱によって樹脂枠の樹脂と樹脂筐体の樹脂と溶着した状態となり、放熱板から樹脂筐体が脱落するのを阻止することができる。
実施の形態１
図１、図２および図３に示すように、電力用半導体装置５０では、所定の厚さの放熱板６の一方の主表面上に、半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）４およびＦＷＤｉ（Free Wheel Diode）５を含む回路が形成されている。図３に示すように、その放熱板６上に形成された回路は、放熱板６の他方の主表面を露出する態様で成型された樹脂筐体１によって封止されている。樹脂筐体１は、たとえば、ガラス繊維を配合することによって強度を向上させたガラス繊維強化のＰＰＳからなり、電力用半導体装置５０の外形をなす。
放熱板６は、たとえば、縦４０ｍｍ×横６０ｍｍ×厚さ２ｍｍのアルミニウムを基材とする高熱伝導材料から形成されている。放熱板６の一方の主表面上には絶縁層１２を介在させて所定の銅パターン９が形成されている。絶縁層１２は、たとえば、シリカ、アルミナ、窒化アルミニウムなどの絶縁体よりなる熱伝導フィラーを混合したエポキシを基材とする材料からなり、銅パターン９を放熱板に固着させる接着剤としての機能を有する。
銅パターン９の上には、ＩＧＢＴ４およびＦＷＤｉ５が搭載されている。ＩＧＢＴ４には、表面にゲート電極とエミッタ電極が形成され、裏面にコレクタ電極（いずれも図示せず）が形成されて、コレクタ電極が、はんだ８によって銅パターン９に接続されている。ＦＷＤｉ５には、表面にアノード電極が形成され、裏面にカソード電極（いずれも図示せず）が形成されて、カソード電極が、はんだ８によって銅パターン９に接続されている。ＩＧＢＴ４のサイズは、たとえば、縦７．５ｍｍ×横９ｍｍ×厚さ２５０μｍとされ、ＦＷＤｉ５のサイズは、縦４ｍｍ×横９ｍｍ×厚さ２５０μｍとされる。
ＩＧＢＴ４のエミッタ電極とＦＷＤｉ５のアノード電極は、リード１０によって他の銅パターン９に接続されている。そのリード１０は、たとえば厚さ０．３ｍｍの鋼から形成されている。また、ＩＧＢＴ４のゲート電極はアルミニウムワイヤ１１を介してさらに他の銅パターン９に接続されている。外部端子３あるいは信号端子３は、はんだ付けにより所定の銅パターン９に接続されている。
この電力用半導体装置５０では、その銅パターン９を取り囲むように、放熱板６の外周部に沿って樹脂枠１３が形成されている。図４に示すように、樹脂枠１３の高さＬ３は約１．０ｍｍとされる。また、絶縁層１２に接触している断面方向の幅Ｌ１は約１．０ｍｍとされ、高さ約０．５ｍｍにおける断面方向の幅Ｌ２は約１．４ｍｍとされる。なお、断面とは、樹脂枠１３が延在する方向と略直交する方向の断面をいう。
この樹脂枠１３は、次のようにして形成される。まず、あらかじめ放熱板６を温度７０℃〜８０℃程度に加熱する。次に、たとえば、約５００Ｐａ・ｓ（２５℃）の粘度を有する樹脂をディスペンサによって塗布する。このとき、ディスペンサのシリンジ先端のニードルを放熱板６上から約１ｍｍ程度の位置から銅パターン６を取り囲むようにディスペンサを移動させながら塗布することで、絶縁層１２と樹脂枠１３との密着性が図られる。また、絶縁層１２に接触している部分よりも高い位置における幅が、絶縁層に接触する部分の幅よりも広くなる。その後、温度１２０℃のもとで約３０分間の加熱処理を行うことで樹脂枠１３が完成する。
樹脂枠１３が形成され、ＩＧＢＴ４およびＦＷＤｉ５が搭載された放熱板６は、インジェクションモールド方式により、放熱板６の他方の主表面（裏面）、外部端子２、信号端子３露出させるようにして、樹脂筐体１となる熱可塑性樹脂によって封止されている。
上述した電力用半導体装置５０では、次のような効果が得られる。まず、ＰＰＳなどの熱可塑性樹脂を用いたインジェクションモールド方式による封止では、成型時間はおよそ約３０秒であり、この成型時間は、従来から使用されているトランスファーモールド方式による封止の場合の約５分の１とされ、比較的短時間で封止が完了する。また、樹脂を硬化させるためのキュアを必要せず、生産性が高いとされる。
その反面、ＰＰＳなど接着力をほとんど有しない樹脂によって筐体を成型した場合、温度サイクルによって樹脂筐体と放熱板とが離れる方向に力が加わることになる。図５に示すように、温度が上昇する場合（加熱時）には、放熱板６は矢印２１に示す向きに膨張し、また、樹脂筐体１も矢印２２に示す向きに膨張する。一方、図６に示すように、温度が下降する場合（冷却時）には、放熱板６は矢印３１に示す方向に収縮し、また、樹脂筐体１も矢印３２に示す向きに収縮する。
このとき、樹脂筐体１と放熱板６とでは、樹脂筐体１の熱膨張係数が放熱板６の熱膨張係数よりも高い。そのため、図５に示すように、温度が上昇する際に、樹脂筐体１と放熱板６との界面には、樹脂筐体１と放熱板６とを引き離そうとする力（矢印２３）が作用することになる。熱膨張に伴って樹脂筐体１に生じる応力は、放熱板６に搭載された半導体素子（ＩＧＢＴ４、ＦＷＤｉ５）や配線（リード１０、アルミニウムワイヤ１１）に及ぶと、電力用半導体装置としての信頼性が損なわれるおそれがある。なお、矢印２１，２２，３１，３２の長さの違いは、膨張と収縮の大きさの違いを相対的に示す。
上述した電力用半導体装置５０では、放熱板６の外周部に沿って樹脂枠１３が配設され、その樹脂枠１３には接触部よりも幅の広い部分（幅広部）が形成されている。これにより、その幅広部と絶縁層１２とによって挟まれた領域（点線丸枠４１）に樹脂筐体をなす樹脂部分が押し付けられて、放熱板６から筐体樹脂１が離れようとする力が受け止められることになる。その結果、熱膨張に伴って、放熱板６が樹脂筐体１から脱落してしまうのを阻止することができる。また、ＩＧＢＴ４、ＦＷＤｉ５、リード１０、アルミニウムワイヤ１１等に作用する応力が分散されて、電力用半導体装置５０としての信頼性を確保することができる。
また、図７に示すように、樹脂枠１３の内側と外側との双方において、幅広部と絶縁層１２（接触部）とによって挟まれた領域に樹脂筐体１の樹脂が充填されることで、この部分がアンカーとしての機能を発揮することになる。これにより、放熱板６が樹脂筐体１から脱落してしまうのを確実に阻止することができる。
さらに、図７に示すように、仮に、放熱板６と樹脂筐体１との界面（Ｐ１）から界面Ｐ２を経て界面Ｐ３に水分が浸入したとしても、樹脂枠１３が絶縁層２に接着されていることで、水分が界面（Ｐ３）よりも内側の領域へ侵入するのが阻止される。これにより、絶縁層１２の樹脂として、比較的吸湿性の高い樹脂（たとえばエポキシ樹脂など）を適用しても、水分の侵入を阻止して耐吸湿性を確保することができる。
また、たとえば１ｋＶ以上で駆動する従来の電力用半導体装置では、放熱板と樹脂筐体との隙間から侵入する水分によって、放熱板と銅パターンとの絶縁特性を劣化させないために、銅パターンの端から放熱板（絶縁層）の端部までの距離として３〜４ｍｍ程度の距離を確保する必要があった。これに対して、上述した電力用半導体装置５０では、図８に示すように、放熱板の６の外周部に沿って樹脂枠１３を設けたことで、銅パターン９の端から放熱板（絶縁層１２）６の端部までの距離Ｗ１を、約２ｍｍ程度にまで縮めることができる。
つまり、これは、同じサイズの銅パターンに対して放熱板のサイズを小さくすることができることを意味し、上述した電力用半導体装置５０では、従来の放熱板に対して放熱板の面積を約２０％縮小できることができて、電力用半導体装置５０の小型化と低コスト化を実現することができる。また、放熱板６のサイズを縮小することで、放熱板（放熱面）の反りも抑制されて、樹脂筐体１の割れなどに対する信頼性（耐性）も向上する。
また、樹脂枠１３の高さをより高くすることで、樹脂枠１３に対しては、樹脂筐体１の成型収縮と放熱板６の熱収縮の差に対応した圧縮応力が作用することになる。この圧縮応力によって、樹脂筐体１と樹脂枠１３とは接着しないまでも密着して、水分の浸入を確実に阻止することができる。そして、樹脂枠１３の高さをより高くすることで、沿面距離を確保することができ、沿面放電に対する耐圧を向上させることができる。
また、上述した電力用半導体装置５０では、放熱板６の表面上に絶縁層１２によって固着された銅パターン９にＩＧＢＴやＦＷＤｉが接続される構造（回路部）場合を例に挙げて説明したが、アルミナ、窒化アルミニウム、窒化ケイ素などの熱伝導率の比較的高いセラミック絶縁基板に銅パターンを貼り付けた基板を適用してもよい。そして、この場合には、この基板（絶縁層）よりも放熱板のサイズを大きく設定することで、はんだ付けによる組み立ての安定化を図ることができる。
さらに、上述した電力用半導体装置５０では樹脂筐体１となる樹脂として、ＰＰＳを例に挙げて説明した。樹脂筐体１の樹脂としては、ＰＰＳに限られるものではなく、ＰＢＴやＬＣＰ（液晶ポリマー）なども適用が可能である。
また、半導体素子やアルミニウムワイヤ等を保護するために、コーティング材（図示せず）を適用してもよい。コーティング材としては、樹脂筐体を成型する際の温度を考慮すると、特に、形状安定性が高い材料が好ましいが、基材としては所望の電気的特性を満たすものであればよく、たとえば、エポキシ系材料でもよいし、シリコーン系材料でもよい。また、ポリイミド系材料も適用可能であるが、コストや熱処理条件に制約があることを考慮すると、エポキシ系材料またはシリコーン系材料が好ましい。さらに、ポリアミド系材料などの熱可塑性樹脂も適用可能であるが、成型中に溶融しないように、少なくとも半導体素子を接合するはんだの融点以上の融点を有する材料を用いる必要がある。
なお、上述した電力用半導体装置５０では、ＩＧＢＴ４およびＦＷＤｉ５を搭載した場合を例に挙げて説明したが、大電流を扱うことで半導体素子が発熱することとなるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）モジュールやダイオードモジュールなどの電力用半導体装置にも適用が可能で、上述した各効果を期待することができる。
実施の形態２
ここでは、樹脂枠の配設位置のバリエーションについて説明する。図９に示すように、この電力用半導体装置５０では、樹脂枠１３は、放熱板６の主表面（絶縁層１２）と端面とに接触するように、放熱板６の外周角部に形成されている。なお、これ以外の構成については図３等に示す電力用半導体装置５０と同様なので同一部材には同一符号を付し、その説明を省略する。
図１０に示すように、樹脂枠１３の絶縁層１２の表面からの高さＬ４は約１．５ｍｍとされる。また、放熱板６（および絶縁層１２）の端面から突出している長さＬ５は約１．０ｍｍとされる。この樹脂枠１３は、形状安定性の高い比較的粘度の高い樹脂をディスペンサによって塗布することで形成される。
上述した電力用半導体装置５０では、次のような効果が得られる。まず、樹脂枠１３が放熱板６の端面から突出するように外周角部に形成されていることで、樹脂筐体１の樹脂が樹脂枠１３に引っ掛かって、放熱板６から樹脂筐体１が脱落するのを阻止することができる。
また、接着力を有しない樹脂によって樹脂筐体を形成した電力用半導体装置では、放熱板の面積が大きくなるほど反りの絶対量や収縮の絶対量が大きくなるため、放熱板にはより大きな負荷が作用することになる。このとき、放熱板６（絶縁層１２）の表面（１面）だけに樹脂枠１３を接着した構造では、十分な強度をもたせるには樹脂枠を太くする必要がある。
ところが、樹脂枠を太くしようとすると、銅パターン９の端から放熱板６（絶縁層１２）の外端までの距離を確保しなければならず、電力用半導体装置の小型化には不利となり、また、コストの上昇を招くことになる。
これに対して、上述した電力用半導体装置５０では、樹脂枠１３を放熱板６の主表面（絶縁層１２）と端面とに接触するように外周角部に形成することで、樹脂筐体１が樹脂枠１３を抱えるような構造を維持しながら、樹脂枠１３と放熱板６等との接触面積を確保することができる。これにより、銅パターン９の端から放熱板６（絶縁層１２）の外端までの距離を伸ばす必要がなくなって、電力用半導体装置のサイズを大きくする必要がなくなる。
また、沿面放電を考慮すると、樹脂枠１３の断面形状を略円形と仮定して、樹脂枠１３の円周の約４分の３の距離を沿面距離として余分に確保することができる。これにより、銅パターン９の端から放熱板６（絶縁層１２）の外端までの距離を縮めることができ、電力用半導体装置５０の小型化に寄与することができる。
さらに、図１１に示すように、放熱板６の外周角部に樹脂枠１３，１３ａを形成することで、放熱板６の内側に樹脂枠１３，１３ｂを形成する場合と比べて、樹脂筐体１の成型後の収縮応力が放熱板６の外周にまで及び、樹脂筐体１と放熱板６との密着性が向上する。また、同じサイズの放熱板に対して、樹脂筐体１と放熱板６との接触面積を増やすことができる。これにより、樹脂筐体１と放熱板６との界面から侵入した水分の進行を阻止して、耐湿性も向上させることができる。
実施の形態３
ここでは、絶縁層のバリエーションについて説明する。図１２に示すように、この電力用半導体装置５０では、絶縁層１２は厚さ約０．５ｍｍのアルミナセラミックスによって構成される。その絶縁層１２の表面には、厚さ約０．３ｍｍの銅パターン９ａが活性金属ろう材などによって接続されている。一方、絶縁層１２の裏面にも、厚さ約０．３ｍｍの銅パターン９ｂが接続されている。その銅パターン９ｂが、たとえばＳｎ−Ａｇ−Ｃｕ系のはんだ１５によって放熱板６に接続されている。
銅パターン９ａから絶縁層１２の外端までの距離は、たとえば２ｍｍとされ、銅パターン９ｂから絶縁層１２の端（端面）までの距離は、たとえば０．１ｍｍとされる。図１３に示すように、樹脂枠１３は、絶縁層１２（アルミナセラミックス）の表面からその端面、銅パターン９ｂの端面、はんだ１５の端面を経て放熱板６の端面に接触するように形成されている。なお、これ以外に構成については、図９に示す電力用半導体装置５０と同様なので同一部材には同一符号を付し、その説明を省略する。
上述した電力用半導体装置５０では、次のような効果が得られる。まず、絶縁層１２として、アルミナ等の熱伝導性の比較的高いセラミックス材料を適用した場合には、電力用半導体装置の熱抵抗が小さくなるため、より大きな電流を扱う装置に適用することができ、また、より高温の環境下で使用することが可能となる。その反面、エポキシなどの接着性を有する材料とは異なり、熱を拡散するための放熱板を接続するにははんだ付けが必要とされる。
一般に、アルミナ、窒化アルミニウム、窒化ケイ素など、高い熱伝導率を有するセラミックス材料と熱の良導体である銅やアルミニウムとは、熱膨張率が大きく異なる。たとえば、アルミナセラミックスからなる絶縁層１２の熱膨張率は４〜７ｐｐｍ／℃であり、銅からなる放熱板６の熱膨張率は１６〜２２ｐｐｍ／℃である。そのため、温度サイクルの環境下では、アルミナと放熱板とを接続するはんだにクラックが進展し、そのクラックがＩＧＢＴ４やＦＷＤｉ５に接近すると放熱性が著しく低下することが懸念される。
特に、熱膨張率の差に起因して発生する反りによって、放熱板６の外端における放熱板６と絶縁層１２との隙間の大きさが変化することになる。図１４に示すように、高温（加熱）下では、放熱板６等は放熱板６の裏面が凸（紙面に向かって下向きに凸）となるように反るため、放熱板６の外端には圧縮する向きに応力が作用して隙間Ｓ１が狭められることになる。
一方、図１５に示すように、低温（降温）下では、放熱板６等は放熱板６の裏面が凹（紙面に向かって上向きに凸）となるように反るため、放熱板６の外端には引っ張る向きに応力が作用して隙間Ｓ１が広げられることになる。この間隙の変化がはんだ１５のクラックの進展を加速させる要因となるため、このような隙間の変化を小さくすることが重要とされる。
上述した電力用半導体装置５０では、その隙間を覆うように樹脂枠１３が形成されていることで、隙間の変化を抑えてはんだ１５のクラックの進展を抑制することができる。この電力用半導体装置５０では、温度サイクルの幅−４０℃〜＋１２５℃において発生したクラックの進展量は、従来の電力用半導体装置において発生したクラックの進展量の半分程度にまで抑えられていることが確認され、温度サイクルに対する信頼性が著しく向上することが実証された。これは、隙間に樹脂枠１３となる樹脂が入り込むことで、昇温および降温のいずれの場合においても放熱板６の外端部分が保持されて、隙間の変化が抑えられるためであると考えられる。
また、前述したように、樹脂枠１３が、放熱板６の外端よりも外へはみ出すことで、樹脂筐体１と放熱板６との間に作用する力も緩和することができる。
なお、上述した電力用半導体装置５０では、銅パターン９ｂを活性金属ロウ付けにより絶縁層１２に接続する場合を例に挙げて説明したが、接続方法としてはこれに限られず、たとえば、セラミックの焼結時にモリブデンなどを併せて焼結し、そのモリブデンにメッキを施してリードフレームをはんだ付けするようにしてもよい。
実施の形態４
ここでは、樹脂枠のバリエーションについて説明する。図１６および図１７に示すように、この電力用半導体装置５０では、樹脂枠１３は、熱可塑性樹脂であるＰＰＳから形成されて、熱硬化性樹脂であるエポキシ系の接着層１４によって放熱板６（絶縁層１２）に固着されている。なお、これ以外に構成については、図３に示す電力用半導体装置５０と同様なので同一部材には同一符号を付し、その説明を省略する。
上述した電力用半導体装置５０では、次のような効果が得られる。半導体素子が搭載された放熱板６をインジェクションモールド方式によって樹脂封止する際に、金型に注入された樹脂筐体となる高温の樹脂が樹脂枠１３に接触すると、樹脂枠１３の薄い端部などが軟化し溶解して、樹脂筐体１をなす樹脂に溶着された状態となる。これにより、樹脂筐体１と放熱板６（絶縁層１２）とは、樹脂枠１３を介して接着された状態となって、温度サイクルによる放熱板６および樹脂筐体１等の反りによって、樹脂筐体１と放熱板６とが離れる方向に応力が作用しても、放熱板６が樹脂筐体１から脱落するのを防止することができる。
また、樹脂枠１３が樹脂筐体１に溶着された状態となることで、たとえ、放熱板６と樹脂筐体１との界面から水分が浸入したとしても、樹脂枠１３の部分において水分の侵入が阻止されることになる。これにより、長期的でかつ過酷な温度サイクルの下でも、電力用半導体装置５０の電気的な不具合を抑制することができる。
このような効果をより確実に発現させるには、図１８に示すように、樹脂枠１３としては、あらかじめ先端が尖った尖端部１３ｃを有する樹脂枠１３を形成しておくことが好ましい。これは、尖端部１３ａでは樹脂の厚みが薄く、高温の樹脂に接触すると尖端部１３ｃがすぐに溶解して、樹脂枠１３を樹脂筐体１の樹脂に容易に溶着させることができるからである。
また、接着層４としては、耐熱性を有し、樹脂枠１３と放熱板６（絶縁層１２）との間に隙間が形成されにくい材料が好ましく、粘度が比較的低い材料が好ましい。さらに、接着層４の材料として、熱伝導性が高いと樹脂枠の温度が上昇しにくくなることが想定されるため、熱伝導率の低い材料を用いることが望ましい。また、樹脂枠１３（底面）と絶縁層１２との間に接着層４を介在させて樹脂枠１３を絶縁層１２に固着させる他に、絶縁層１２の上面に直接接するように樹脂枠１３を形成し、その樹脂枠１３の側面から絶縁層１２の表面にかけて裾野を引くように接着層を形成して固着するようにしてもよい。
また、樹脂枠１３の材料としては、樹脂筐体１となる樹脂と同等の材料を用いることがもっとも好ましいが、熱可塑性樹脂であるため、融点の接近した材料あれば適用することが可能である。たとえば、樹脂筐体１の樹脂としてＰＰＳを適用する場合には、樹脂枠１３としてＰＢＴなどの材料も適用することができる。さらに、上述した電力用半導体装置５０では、絶縁層２としてセラミックス基板も適用してもよい。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明の実施の形態１に係る電力用半導体装置の斜視図である。 同実施の形態において、図１に示す電力用半導体装置の樹脂筐体を除いた内部の構造を示す斜視図である。 同実施の形態において、図１に示す断面線ＩＩＩ−ＩＩＩにおける断面図である。 同実施の形態において、樹脂枠とその近傍の構造を示す部分拡大断面図である。 同実施の形態において、電力用半導体装置の加熱時における放熱板と樹脂筐体の膨張の様子を示す模式断面図である。 同実施の形態において、電力用半導体装置の降温時における放熱板と樹脂筐体の収縮の様子を示す模式断面図である。 同実施の形態において、樹脂枠のアンカーとしての機能を説明するための部分拡大断面図である。 同実施の形態において、樹脂枠による水分の侵入阻止の効果を説明するための部分拡大断面図である。 本発明の実施の形態２に係る電力用半導体装置の断面図である。 同実施の形態において、樹脂枠の形成態様を示す部分拡大断面図である。 同実施の形態において、樹脂枠の形成態様を示す平面図である。 本発明の実施の形態３に係る電力用半導体装置の断面図である。 同実施の形態において、樹脂枠とその近傍の構造を示す部分拡大断面図である。 同実施の形態において、加熱時の反りの様子を示す模式断面図である。 同実施の形態において、降温時の反りの様子を示す模式断面図である。 本発明の実施の形態４に係る電力用半導体装置の樹脂筐体を除いた内部の構造を示す斜視図である。 同実施の形態において、電力用半導体装置の断面図である。 同実施の形態において、樹脂枠とその近傍の構造を示す部分拡大断面図である。
符号の説明
１ 樹脂筐体、２ 外部端子、３ 信号端子、４ ＩＧＢＴ、５ ＦＷＤｉ、６ 放熱板、７ 穴、８ はんだ、９ 銅パターン、１０ リード、１１ アルミニウムワイヤ、１２ 絶縁層、１３，１３ａ，１３ｂ 樹脂枠、１３ｃ 尖端部、１４ 接着層、１５ はんだ、２１，２２，２３，３１，３２，３３ 矢印、４１ 丸枠、５０ 電力用半導体装置、Ｐ１，Ｐ２，Ｐ３ 界面、Ｓ１，Ｓ２ 隙間。

Claims (10)

  1. 所定の厚さを有し、互いに対向する第１主表面および第２主表面を有する放熱板と、
    前記放熱板の前記第１主表面上に形成された絶縁層と、
    前記絶縁層上に形成された、所定の半導体素子を含む回路部と、
    前記絶縁層上において、前記回路部を取り囲むように形成された樹脂枠と、
    前記放熱板の前記第２主表面を露出する態様で、前記放熱板、前記絶縁層、前記回路部および前記樹脂枠を封止する樹脂筐体と
    を有し、
    前記樹脂枠は、
    断面方向に所定の幅を有して前記絶縁層に接触する接触部と、
    前記接触部よりも高い部分に位置し、前記断面方向に前記所定の幅よりも広い幅を有する幅広部と
    を備えた、電力用半導体装置。
  2. 前記回路部は前記絶縁層によって前記放熱板に固着された、請求項１記載の電力用半導体装置。
  3. 前記樹脂枠は熱硬化性樹脂であり、
    前記樹脂筐体は熱可塑性樹脂である、請求項１または２に記載の電力用半導体装置。
  4. 所定の厚さを有し、互いに対向する第１主表面および第２主表面を有する放熱板と、
    前記放熱板の前記第１主表面上に形成された絶縁層と、
    前記絶縁層上に形成された、所定の半導体素子を含む回路部と、
    前記回路部を取り囲む態様で、前記絶縁層の表面と前記放熱板の厚さ方向の端面とが交差する外周角部を覆うように形成された樹脂枠と、
    前記放熱板の前記第２主表面を露出する態様で、前記放熱板、前記絶縁層、前記回路部および前記樹脂枠を封止する樹脂筐体と
    を備えた、電力用半導体装置。
  5. 前記樹脂枠は、前記放熱板の前記端面上に形成され、前記絶縁層の前記表面の外周端から前記絶縁層の表面が延在する方向に張出すように形成された張出し部を含む、請求項４記載の電力用半導体装置。
  6. 前記回路部は前記絶縁層によって前記放熱板に固着された、請求項４また５に記載の電力用半導体装置。
  7. 前記絶縁層ははんだによって前記放熱板に固着された、請求項４または５に記載の電力用半導体装置。
  8. 前記樹脂枠は熱硬化性樹脂であり、
    前記樹脂筐体は熱可塑性樹脂である、請求項４〜７のいずれかに記載の電力用半導体装置。
  9. 所定の厚さを有し、互いに対向する第１主表面および第２主表面を有する放熱板と、
    前記放熱板の前記第１主表面上に形成された絶縁層と、
    前記絶縁層上に形成された、所定の半導体素子を含む回路部と、
    前記絶縁層上において、前記回路部を取り囲むように形成された熱可塑性の樹脂枠と、
    前記樹脂枠を前記絶縁層に固着する熱硬化性の接着層と、
    前記放熱板の前記第２主表面を露出する態様で、前記放熱板、前記絶縁層、前記回路部、前記接着層および前記樹脂枠を封止する熱可塑性の樹脂筐体と
    を備えた、電力用半導体装置。
  10. 前記樹脂枠は尖端部を含む、請求項９記載の電力用半導体装置。
JP2008036320A 2008-02-18 2008-02-18 電力用半導体装置 Active JP5071719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008036320A JP5071719B2 (ja) 2008-02-18 2008-02-18 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008036320A JP5071719B2 (ja) 2008-02-18 2008-02-18 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2009194327A true JP2009194327A (ja) 2009-08-27
JP5071719B2 JP5071719B2 (ja) 2012-11-14

Family

ID=41076041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008036320A Active JP5071719B2 (ja) 2008-02-18 2008-02-18 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP5071719B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123914A (ja) * 2008-10-20 2010-06-03 Denso Corp 電子制御装置
JP2010199516A (ja) * 2009-02-27 2010-09-09 Denso Corp 電子装置
JP2012023233A (ja) * 2010-07-15 2012-02-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2014122908A1 (ja) * 2013-02-05 2014-08-14 パナソニック株式会社 半導体装置およびその製造方法
JP2015195415A (ja) * 2015-08-10 2015-11-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2017063105A (ja) * 2015-09-24 2017-03-30 トヨタ自動車株式会社 半導体モジュール
WO2021151949A1 (en) 2020-01-30 2021-08-05 Abb Power Grids Switzerland Ag Power semiconductor module with accessible metal clips
WO2022209765A1 (ja) * 2021-03-29 2022-10-06 株式会社富士通ゼネラル 電動機
WO2023175823A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340374A (ja) * 1998-05-28 1999-12-10 Hitachi Ltd 半導体装置
JP2003318333A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置
JP2003318334A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340374A (ja) * 1998-05-28 1999-12-10 Hitachi Ltd 半導体装置
JP2003318333A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置
JP2003318334A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123914A (ja) * 2008-10-20 2010-06-03 Denso Corp 電子制御装置
JP2010199516A (ja) * 2009-02-27 2010-09-09 Denso Corp 電子装置
JP2012023233A (ja) * 2010-07-15 2012-02-02 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US9640460B2 (en) 2013-02-05 2017-05-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device with a heat-dissipating plate
WO2014122908A1 (ja) * 2013-02-05 2014-08-14 パナソニック株式会社 半導体装置およびその製造方法
JP2015195415A (ja) * 2015-08-10 2015-11-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2017063105A (ja) * 2015-09-24 2017-03-30 トヨタ自動車株式会社 半導体モジュール
WO2021151949A1 (en) 2020-01-30 2021-08-05 Abb Power Grids Switzerland Ag Power semiconductor module with accessible metal clips
WO2022209765A1 (ja) * 2021-03-29 2022-10-06 株式会社富士通ゼネラル 電動機
JP2022152646A (ja) * 2021-03-29 2022-10-12 株式会社富士通ゼネラル 電動機
JP7255622B2 (ja) 2021-03-29 2023-04-11 株式会社富士通ゼネラル 電動機
WO2023175823A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5071719B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
JP5071719B2 (ja) 電力用半導体装置
JP4455488B2 (ja) 半導体装置
JP5602077B2 (ja) 半導体装置
US9991220B2 (en) Semiconductor device
JP4254527B2 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US9466542B2 (en) Semiconductor device
JP4146785B2 (ja) 電力用半導体装置
JP6057927B2 (ja) 半導体装置
JP2006066813A (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
JP2008263210A (ja) 電力用半導体装置
JP2005167075A (ja) 半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP2010050395A (ja) 半導体装置およびその製造方法
US8686545B2 (en) Semiconductor device and method for manufacturing the same
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP4861200B2 (ja) パワーモジュール
JP2021027150A (ja) 半導体装置
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
JP4258391B2 (ja) 半導体装置
JP4055700B2 (ja) 半導体装置
US11581229B2 (en) Power semiconductor module with adhesive filled tapered portion
JP2009277959A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5071719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250